WO2016167625A2 - 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 - Google Patents

메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 Download PDF

Info

Publication number
WO2016167625A2
WO2016167625A2 PCT/KR2016/004004 KR2016004004W WO2016167625A2 WO 2016167625 A2 WO2016167625 A2 WO 2016167625A2 KR 2016004004 W KR2016004004 W KR 2016004004W WO 2016167625 A2 WO2016167625 A2 WO 2016167625A2
Authority
WO
WIPO (PCT)
Prior art keywords
electrodes
insulating layer
conductor patterns
forming
gap
Prior art date
Application number
PCT/KR2016/004004
Other languages
English (en)
French (fr)
Other versions
WO2016167625A3 (ko
Inventor
이영수
차승진
Original Assignee
주식회사 엘리텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘리텍 filed Critical 주식회사 엘리텍
Publication of WO2016167625A2 publication Critical patent/WO2016167625A2/ko
Publication of WO2016167625A3 publication Critical patent/WO2016167625A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Definitions

  • the present invention relates to a metal printed circuit board (Metal PCB), and more particularly, to a metal PCB capable of improving heat radiation efficiency of electronic components and a method of manufacturing the same. will be.
  • the present invention also relates to an LED package structure in which an LED chip (LED) is packaged on a metal PCB having high heat dissipation performance and a method of manufacturing the same.
  • LED LED
  • LED has been used in various fields due to its many advantages such as long life, easy miniaturization and light weight, and low power consumption.
  • the LED used as a light source for illumination is increasing luminous efficiency, it is generally known that 50% or more of the supply power is consumed for heat generation. Therefore, it is very important to solve problems such as deterioration of characteristics and shortened life due to heat generation of the LED chip.
  • LED packages or LED modules are generally mounted on PCBs, metal PCBs, etc. by surface mount technology (SMT).
  • Metal PCB is also referred to as a metal circuit board (Metal circuit board), a metal core PCB (Metal core PCB).
  • the metal PCB is a heat radiating substrate that transmits and radiates heat of the LED chip to a metal base having high thermal conductivity.
  • a chip-on-board (COB) LED package is packaged by directly mounting an LED chip, that is, a bare chip or a bare die on a heat dissipation board, thereby packaging the LED package. There is an advantage that can improve the productivity by shortening the manufacturing process.
  • U.S. Patent No. 8,138,512 LED package with metal PCB refers to a first sheet metal plate, a second sheet metal plate, an insulating layer on which an LED chip is mounted; It has a hole cup.
  • the insulating layer is interposed between the first and second electrode patterns of the first sheet metal plate and the first and second terminals of the second sheet metal plate.
  • the first and second electrode patterns are connected by via conductive portions formed in via holes. Heat from the LED chip is transferred to and discharged from the first and second terminals through the first and second electrode patterns and the via conductor portions.
  • the thermal conductivity through the via conductor portions is low.
  • Metal core printed circuit board and electronic package structure refers to a circuit layer in which electronic components are mounted on a surface and a circuit layer. It consists of a metal layer arrange
  • LED-related technologies have been actively focused on researches to improve the luminous efficiency of LED chips and extract them efficiently.
  • peripheral technologies such as packaging technology, PCB structure, and module technology that can efficiently transfer heat generated from LED chips to the outside and maintain light efficiency are barriers to the expansion of LED application market. It is becoming. Therefore, the research on the metal PCB that can increase the heat dissipation performance of the LED chip is being actively conducted.
  • the present invention is to solve the various problems occurring in the conventional metal PCB and LED package as described above.
  • An object of the present invention is to provide a new metal PCB and a method of manufacturing the same that can improve the heat dissipation performance of high heat generating electronic components such as LED chips.
  • Another object of the present invention is to provide a metal PCB and a method of manufacturing the same, which are simple in construction and easy to manufacture, thereby lowering the production cost.
  • Another object of the present invention is to provide an LED package structure and a method of manufacturing the LED chip is mounted on a metal PCB with high heat dissipation performance and easy manufacturing.
  • a method of manufacturing a metal PCB comprises the steps of forming the first and second electrodes spaced apart from each other on the metal base; Forming an insulating layer to fill the gap between the first and second electrodes; Forming first and second gas conductor patterns on the upper surfaces of the first and second electrodes, respectively; Forming first and second bottom conductor patterns spaced apart from each other on the bottom surface of each of the first and second electrodes.
  • a method of manufacturing an LED package structure includes packaging an LED chip in a first and a second upper conductor pattern of a metal PCB.
  • the step of forming an insulating layer the step of stacking the first and second insulating sheets on the upper and lower surfaces of each of the first and second electrodes; Thermocompressing the first and second insulating sheets so that the first and second insulating sheets are filled in the gap between the first and second electrodes; Removing residues of the first and second insulating sheets remaining on the top and bottom surfaces of the first and second electrodes, respectively.
  • the insulating layer may be formed in the gap between the first, second, and second electrodes and at least one of the top and bottom surfaces thereof.
  • the manufacturing method of the metal PCB and LED package structure according to the present invention further comprises the step of forming a heat radiation pad disposed between the first and second lower conductor patterns. Heat from the LED chip is quickly transferred to the heat dissipation pad through the metal base and released into the air.
  • a metal PCB may include: a metal base having first and second electrodes formed to be spaced apart from each other; An insulating layer filled in the gap between the first and second electrodes; First and second upper conductor patterns formed on an upper surface of each of the first and second electrodes; The first and second lower conductive patterns are formed on the bottom surface of each of the first and second electrodes.
  • An LED package structure according to another aspect of the present invention includes an LED chip packaged in the first and second upper conductor patterns of the metal PCB.
  • the insulating layer is formed between the first and the second electrode by thermocompression bonding the first and second insulating sheets stacked on the upper and lower surfaces of the first and second electrodes, respectively. It is filled in the gap and formed.
  • the heat dissipation pad is disposed between the first and second lower conductor patterns to receive heat from any one or more of the first and second electrodes to heat dissipation.
  • the metal PCB according to the present invention since heat of a high heat generating electronic component such as an LED chip is efficiently transferred to a heat dissipation pad through a metal base, the heat dissipation performance and reliability can be improved.
  • the configuration is simple and easy to manufacture can improve the productivity.
  • the insulating layer is formed between the first and second intervals by thermocompression of the insulating sheet, defects of the insulating layer can be prevented, and the shape of the insulating layer can be easily changed and manufactured.
  • the LED package structure and the method of manufacturing the same according to the present invention have a useful effect that the LED chip is mounted on a metal PCB having high heat dissipation performance and easy to manufacture, thereby improving reliability and productivity.
  • FIG. 1 is a perspective view showing a metal PCB and the LED package structure of the first embodiment according to the present invention.
  • FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.
  • FIG 3 is a plan view showing the first and second upper conductor patterns in the metal PCB of the first embodiment according to the present invention.
  • Figure 4 is a bottom view showing the first and second lower conductor patterns and the heat radiation pad in the metal PCB of the first embodiment according to the present invention.
  • FIG. 5 is a perspective view showing the metal PCB of the first embodiment according to the present invention separately.
  • FIG. 6 is a view showing for explaining the manufacturing method of the metal base in the metal PCB of the first embodiment according to the present invention.
  • FIG. 7 is a view showing for explaining a manufacturing method of the insulating layer in the metal PCB of the first embodiment according to the present invention.
  • FIG 8 is a view illustrating a method of manufacturing the first and second upper and lower conductor patterns and the upper and lower pattern plating layers in the metal PCB of the first embodiment according to the present invention.
  • FIG. 9 is a cross-sectional view showing the metal PCB and the LED package structure of the second embodiment according to the present invention.
  • FIG. 10 is a perspective view showing the metal PCB of the second embodiment according to the present invention separately.
  • FIG. 11 is a cross-sectional view showing the metal PCB and the LED package structure of the third embodiment according to the present invention.
  • FIG. 12 is a perspective view showing the metal PCB of the third embodiment according to the present invention separately.
  • FIG. 13 is a cross-sectional view showing a metal PCB and LED package structure of a fourth embodiment according to the present invention.
  • FIG. 14 is a perspective view showing the metal PCB of the fourth embodiment according to the present invention separately.
  • the metal base 20 of the metal PCB 10A of the first embodiment according to the present invention includes a first electrode 22 and a second electrode 24. do.
  • the first and second electrodes 22 and 24 have upper surfaces 22a and 24a and lower surfaces 22b and 24b, and are spaced apart from each other by a space 26.
  • the first electrode 22 may be an anode
  • the second electrode 24 may be a cathode.
  • a pair of top cutting portions 28 are formed to extend from the gap 26 on the top surface 22a of the first electrode 22.
  • the stomach cutting portions 28 are formed on both sides of the upper surface 22a.
  • the pruning portions 28 may be formed only on one edge of the top surface 22a.
  • a bottom cutting portion 30 is formed on the lower surface 22b of the first electrode 22 so as to extend from the gap 26.
  • the metal base 20 is formed of a copper plate 32, but is not limited thereto.
  • the metal base 20 may be made of a conductor having excellent conductivity such as an aluminum plate.
  • the metal PCB 10A of the first embodiment according to the present invention includes an insulating layer 40 for interlayer insulation with the first and second electrodes 22 and 24. It is provided.
  • the insulating layer 40 includes a partition wall portion 42 filled in the gap 26 so as to isolate the first and second electrodes 22 and 24, and an upper layer interposed in the picking portion 28.
  • a top interlayer dielectric portion 44 and a bottom interlayer dielectric portion 46 filled in the bottom pick-up portion 30 are formed.
  • the upper interlayer insulating portion 44 extends horizontally from the upper end of the partition portion 42.
  • the lower interlayer insulating portion 46 extends horizontally from the lower end of the partition portion 42.
  • the insulating layer 40 may include the first and second insulating sheets 50 and 52, respectively.
  • the first and second insulating sheets 50 and 52 by thermocompression bonding, and then the first and second insulating sheets 50 and 52 are laminated on the upper surfaces 22a and 24a and the lower surfaces 22b and 24b. 52) each of which may be formed by filling the gap 26, the top and bottom pruning portions 28, 30.
  • the insulating layer 40 may be one of the upper surfaces 22a and 24a and the lower surfaces 22b and 24b of the first and second electrodes 22 and 24, for example, the second electrode ( After laminating a single insulating sheet on the upper surface 24a of 24, the insulating sheet may be thermocompressed to be formed to fill the gap 26.
  • the metal PCB 10A of the first embodiment according to the present invention is formed on the top surfaces 22a and 24a of the first and second electrodes 22 and 24, respectively.
  • First and second top conductive patterns 60 and 62 and first and second bottom conductor patterns Bottom formed on the bottom surfaces 22b and 24b of the first and second electrodes 22 and 24.
  • the first and second upper conductor patterns 60 and 62 are spaced apart from each other at intervals 64 to cover the top surfaces 22a and 24a of the first and second electrodes 22 and 24.
  • a plurality of component holes 66 are formed in the first upper conductor pattern 60.
  • the first and second lower conductor patterns 70 and 72 are spaced apart from each other by 74 to cover the lower surfaces 22b and 24b of the first and second electrodes 22 and 24.
  • the first lower conductor pattern 70 is formed so as to cover a portion of the lower surface of the first lower conductor pattern 70 except the lower cutout portion 30 so as to be adjacent to the edge of the second lower conductor pattern 72.
  • the widths of the first and second bottom conductor patterns 70 and 72 are almost the same, and the spacing 74 is approximately equal to the sum of the widths of the first and second bottom conductors 70 and 72.
  • Each of the first and second upper and lower conductor patterns 60, 62, 70, and 72 is constituted by first and second copper foils 80 and 82. In some embodiments, each of the first and second upper and lower conductor patterns 60, 62, 70, 72 may be formed by copper plating.
  • the metal PCB 10A of the first embodiment according to the present invention is a thermal pad 90 formed on the lower surface of the lower interlayer insulating film portion 46 between the first and second lower conductor patterns 70 and 72. It is provided.
  • the heat dissipation pad 90 is spaced apart from the first and second lower conductor patterns 70 and 72 at a distance 92 and 94 from each other, and is formed by the lower interlayer insulating layer portion 46. Insulated with 24).
  • the heat radiation pad 90 is comprised by the 2nd copper foil 82 similarly to the 1st and 2nd lower conductor patterns 70 and 72.
  • the heat dissipation pad 90 dissipates heat of the electronic component transferred through the first electrode 22 and the lower interlayer insulating layer portion 46. In some embodiments, the heat dissipation pad 90 may be deleted. In this case, the metal base 20 receives heat from the electronic component and releases it into the air.
  • the metal PCB 10A of the first embodiment according to the present invention comprises a top pattern plating layer 100 which is plated on the top surfaces of the first and second upper conductor patterns 60 and 62, and the first and the first 2 is provided with the bottom pattern plating layer 110 which is plated on the lower surfaces 22b and 24b of the lower conductor patterns 70 and 72 and the lower surface of the heat radiation pad 90.
  • Each of the upper and lower pattern plating layers 100 and 110 may be formed of gold for high density, high reliability, and throwing power.
  • the LED package structure 120A of the first embodiment according to the present invention is an LED chip 122 having COB chip-on-board packing on the metal PCB 10A of the first embodiment. ).
  • the LED chip 122 is connected to each of the first and second upper conductor patterns 60 and 62 by flip chip bonding and wire bonding.
  • Phosphor 124 is formed on the LED chip 122.
  • An encapsulation 126 surrounds the LED chip 122 by molding.
  • the encapsulation 126 is composed of a convex lens for diffusing light of the LED chip 122, and may be made of silicon, epoxy, or the like. In some embodiments, the encapsulation 126 may be a mixture of phosphor and encapsulant.
  • the heat of the LED chip 122 is heat dissipation pad 90 through the first upper conductor pattern 60, the first electrode 22 and the lower interlayer insulating film portion 46. And then released into the air. Since the LED chip 122 is in direct contact with the first upper conductor pattern 60 by flip chip bonding, most of the heat generated by the LED chip 122 is transferred to the first electrode 22. In order to enhance the heat conduction effect through the first electrode 22, the cross-sectional area of the first electrode 22 is larger than that of the second electrode 24. As described above, since the heat of the LED chip 122 is quickly transmitted to the heat radiation pad 90 through the first electrode 22 having the excellent thermal conductivity, that is, the anode, and is effectively discharged, the heat radiation performance is improved.
  • the copper plate 32 is formed of the metal base 20 as first and second electrodes 22 and 24 spaced apart from each other by primary photolithography. do. As the etching depth by the photolithography of the metal base 20 is deeper, the cross-sectional direction is also corroded, so that it is difficult to perform fine processing with high precision. Accordingly, when the thickness of the copper plate 32 is 1 mm or more, the copper plate 32 may be precisely formed by multiple-step photolithography such that the width of the gap 26 is constant and maintains an ideal right angle. .
  • the stomach portion 28 is formed by secondary photolithography so as to extend from the gap 26 on the top surface 22a of the first electrode 22.
  • the lower cutout portion 30 is formed together with the upper cutout portion 28 by secondary photolithography so as to extend from the gap 26 on the lower surface 22b of the first electrode 22.
  • Photolithography can be carried out by negative photoresist.
  • the bottom cut portion 30 may be formed by tertiary photolithography separately from the top cut portion 28.
  • first and second electrodes 22 and 24 when formation of the first and second electrodes 22 and 24 is completed by photolithography of the metal base 20, upper surfaces 22a and 24a of the first and second electrodes 22 and 24 are formed.
  • the first and second insulating sheets 50, 52 on the bottom surface (22b, 24b) and then thermocompression bonding in a vacuum atmosphere.
  • the first and second insulating sheets 50 and 52 have high heat dissipation such as T-preg HTD (trade name, Laird technologies, USA), Thermal Clad (trade name, Bergquist Company, USA), Hitt plate (trade name, Denka, Japan), and the like. It may be composed of an insulating sheet.
  • T-preg HTD trade name, Laird technologies, USA
  • Thermal Clad trade name, Bergquist Company, USA
  • Hitt plate trade name, Denka, Japan
  • the first and second insulating sheets 50 and 52 remaining on the upper surfaces 22a and 24a and the lower surfaces 22b and 24b of the first and second electrodes 22 and 24 are formed. Residue is removed by scraping. Scraping can be performed by polishing the upper surfaces 22a and 24a and the lower surfaces 22b and 24b of the first and second electrodes 22 and 24.
  • the interlayer insulating layer portion 44 is polished to be flush with the top surfaces 22a and 24a of the first and second electrodes 22 and 24.
  • the lower interlayer insulating film portion 46 is polished to be flush with the lower surfaces 22b and 24b of the first and second electrodes 22 and 24.
  • the upper and lower surfaces 22a and 24a and the lower surfaces 22b and 24b of the first and second electrodes 22 and 24 are formed.
  • the 1st and 2nd copper foils 80 and 82 are crimped
  • the first copper foil 80 is formed of the first and second upper conductor patterns 60 and 62 covering the top surfaces 22a and 24a of the first and second electrodes 22 and 24 by photolithography. As shown in FIG. 2, the edges of the first stomach conductor pattern 60 and the neighboring second stomach conductor pattern 62 are formed to cover a portion of the partition 42.
  • the edge of the second stomach conductor pattern 62 is formed to cover a part of the partition wall part 42, so that the gap 64 between the first and second stomach conductor patterns 60 and 62 is defined by the first and second electrodes. It is formed narrower than the space 26 between (22, 24). Therefore, the error generated in the thickness of the partition portion 42 can be compensated by the gap 64 between the first and second upper conductor patterns 60 and 62.
  • the second copper foil 82 is formed by the photolithography between the first and second bottom conductor patterns 70 and 72 and the first and second bottom conductor patterns 70 and 72. 70 and 72 and a heat radiation pad 90 spaced apart from each other (92, 94).
  • the top surfaces of the first and second upper conductor patterns 60 and 62 are completed.
  • the upper and lower pattern plating layers 100 and 110 are plated on the lower surfaces of the first and second lower conductive patterns 70 and 72, respectively.
  • the LED chip 122 is packaged.
  • the plurality of LED package structures 120 may be configured in one copper plate.
  • the packaging of the LED chip 122 is completed, the plurality of LED package structures 120 are separately separated from the copper plate.
  • the boundary of the neighboring LED package structure 120 may be precisely cut by a dicing saw of a copper plate, such as a semiconductor wafer.
  • the metal PCB 10A of the second embodiment does not have a lower interlayer insulating film portion 46.
  • the heat dissipation pad 90 is formed to directly contact the lower surface 24b of the first electrode 22.
  • Grooves 34 are formed in the center of the lower surface 24b of the first electrode 22 so as to be disposed between the first lower conductor pattern 70 and the heat dissipation pad 90.
  • An insulating layer 140 is formed in the groove 34 so as to define a boundary between the first lower conductor pattern 70 and the heat radiation pad 90.
  • the insulating layer 140 is formed by filling the groove 34 at the time of thermocompression bonding of the second insulating sheet 52.
  • the widths of the partition 42 and the insulating layer 140 are formed to be substantially the same to clearly define the boundary between the first and second lower conductor patterns 70 and 72 and the heat radiation pad 90.
  • the LED package structure 120B of the second embodiment according to the present invention, heat of the LED chip 122 is transferred to the heat dissipation pad 90 through the first upper conductor pattern 60 and the first electrode 22. Then released into the air. Therefore, the LED package structure 120B of the second embodiment has a higher thermal conduction effect than the LED package structure 120A of the first embodiment, thereby improving heat dissipation performance.
  • 11 and 12 show a third embodiment of a metal PCB and LED package structure.
  • 11 and 12 since the basic configurations of the metal PCBs 10A and 10C and the LED package structures 120A and 120C of the first and third embodiments are the same, the same components are assigned the same reference signs. Detailed description thereof will be omitted.
  • the first electrode 22 and the second electrode 24 of the metal base 20 are bisected based on the gap 26, and the upper interlayer insulating layer portion 44 is provided. It is not.
  • a plurality of component holes 66 and 68 are formed in the first and second stomach conductor patterns 60 and 62.
  • the heat dissipation pad 90 is disposed to cross the lower surfaces 22b and 24b of the first and second electrodes 22 and 24 with respect to the gap 26 so as to sufficiently secure the heat dissipation area.
  • the lower pruning portion 130 is formed to extend from the gap 26 on the lower surface 22b of the first electrode 22.
  • a lower interlayer insulating layer portion 146 is formed in the lower cutting portion 130 to insulate between the second electrode 24 and the heat dissipation pad 90.
  • the lower interlayer insulating film portion 146 extends horizontally from the lower end of the partition wall portion 42.
  • the groove 34 is formed in the center of the lower surface 24b of the first electrode 22 so as to be disposed between the first lower conductor pattern 70 and the heat radiation pad 90.
  • An insulating layer 140 is formed in the groove 34 so as to define a boundary between the first lower conductor pattern 70 and the heat radiation pad 90.
  • the LED chip 122 of the LED package structure 120C of the third embodiment is die bonded to the component holes 66 and 68 of the first and second electrodes 22 and 24.
  • the heat of the LED chip 122 is transmitted to the heat radiation pad 90 through the first upper conductor pattern 60 and the first electrode 22 and then discharged into the air.
  • heat of the LED chip 122 is transmitted to the heat radiation pad 90 through the second upper conductor pattern 62, the second electrode 24, and the lower interlayer insulating layer portion 146, and then is discharged into the air.
  • a fourth embodiment of a metal PCB and LED package structure is shown.
  • the metal PCB 10D of the fourth embodiment has lower pruning portions 30 and 130 formed on the lower surfaces 22b and 24b of the first and second electrodes 22 and 24 so as to extend from the gap 26. do.
  • Lower interlayer insulating film portions 46 and 146 are formed in the undercut portions 30 and 130 for insulation between the first and second electrodes 22 and 24 and the heat dissipation pad 90.
  • the lower interlayer insulating film portions 46 and 146 extend horizontally from the lower end of the partition wall portion 42.
  • the columns of the LED chips 122 are formed of the first and second upper conductor patterns 60 and 62, the first and second electrodes 22 and 24, and the lower interlayer insulating film portion. It is transmitted to the heat dissipation pad 90 through the 46 and 146 and then discharged into the air.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 LED 칩(Light emitting diode chip)과 같은 전자부품의 방열 성능을 높일 수 있는 메탈 PCB(Metal printed circuit board) 및 그 제조 방법을 개시한다. 또한, LED 칩이 메탈 PCB에 패키징되어 있는 LED 패키지 구조물 및 그 제조 방법을 개시한다. 본 발명의 메탈 PCB는, 서로 간격을 두고 떨어지도록 형성되어 있는 제1 및 제2 전극을 갖는 메탈 베이스와; 제1 및 제2 전극 사이의 간격에 채워져 있는 절연층과; 제1 및 제2 전극 각각의 윗면에 형성되어 있는 제1 및 제2 위 도체 패턴과; 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 제1 및 제2 아래 도체 패턴을 포함한다. 본 발명의 또 다른 측면에 따른 LED 패키지 구조물은, 메탈 PCB의 제1 및 제2 위 도체 패턴에 패키징되어 있는 LED 칩을 포함한다. 본 발명의 LED 패키지 구조물은, 메탈 PCB의 제1 및 제2 위 도체 패턴에 패키징되어 있는 LED 칩을 포함한다. 본 발명에 의하면, LED 칩의 방열 성능을 높일 수 있으며, 구성이 간단하고 제조가 용이하여 생산비를 낮출 수 있는 효과가 있다.

Description

메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
본 발명은 메탈 인쇄회로기판(Metal printed circuit board, Metal PCB)에 관한 것으로, 보다 상세하게는 전자부품(Electronic components)의 방열 성능(Heat radiation efficiency)을 높일 수 있는 메탈 PCB 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 엘이디 칩(LED(Light emitting diode) chip)이 높은 방열 성능의 메탈 PCB에 패키징(Packing)되어 있는 엘이디 패키지 구조물 및 그 제조 방법에 관한 것이다.
오랫동안 LED, 반도체 소자, 트랜지스터(Transistor) 등과 같은 다양한 전자부품의 성능과 신뢰성을 확보하기 위하여 전자부품의 열을 효율적으로 냉각시킬 수 있는 냉각기술(Cooling technology)이 중요한 이슈(Issue)로 되고 있다. 고발열 전자부품의 하나로 LED는 수명이 길고, 소형화 및 경량화가 용이하며, 소비전력이 낮은 등의 많은 장점으로 다양한 분야에서 사용이 증가되고 있다. 조명의 광원으로 사용되는 LED는 발광 효율이 높아지고 있지만, 통상적으로 공급 전력의 50% 이상이 발열에 소비되는 것으로 알려져 있다. 따라서 LED 칩의 발열로 인한 특성 저하, 수명 단축 등의 문제를 해결하는 것이 매우 중요하다.
LED 패키지(LED package) 또는 LED 모듈(LED module)은 표면실장기술(Surface mount technology, SMT)에 의하여 PCB, 메탈 PCB 등에 실장하는 것이 일반화되어 있다. 메탈 PCB는 메탈 회로기판(Metal circuit board), 메탈 코어 PCB(Metal core PCB) 등으로 지칭되고도 있다. 메탈 PCB는 LED 칩의 열을 열전도도(Thermal conductivity)가 높은 메탈 베이스(Metal base)에 전달하여 방출하는 방열 기판(Heat radiating substrate)이다. 한편, 칩온보드((Chip-on-board, COB) LED 패키지는 LED 칩, 즉 베어 칩(Bare chip) 또는 베어 다이(Bare die)를 방열 기판에 직접 실장하여 패키징(Packing)함으로써, LED 패키지의 제조 공정을 단축시켜 생산성을 향상시킬 수 있는 장점이 있다.
미국 특허 제8,138,512호 "엘이디 패키지를 갖는 메탈 PCB(LED package with metal PCB)"는 엘이디 칩이 실장되는 제1 시트 메탈 플레이트(Sheet metal plate), 제2 시트 메탈 플레이트, 절연층(Insulating layer)과 홀컵(Hole cup)을 구비하고 있다. 절연층은 제1 시트 메탈 플레이트의 제1 및 제2 전극 패턴(Electrode pattern)과 제2 시트 메탈 플레이트의 제1 및 제2 단자(Terminal) 사이에 개재되어 있다. 제1 및 제2 전극 패턴은 비아 홀들(Via holes)에 형성되어 있는 비아 도체 부분들(Via conductive portions)에 의하여 접속되어 있다. LED 칩의 열은 제1 및 제2 전극 패턴과 비아 도체 부분들을 통하여 제1 및 제2 단자에 전달되어 방출된다. 그러나 비아 도체 부분들을 통한 열전도율(Thermal conductivity)이 낮은 단점이 있다.
미국 특허출원공개 제2012/0268896 A1호 "메탈 코어 PCB와 전자 패키지 구조물(Metal core printed circuit board and electronic package structure)"은 전자부품이 표면에 실장되어 있는 회로층(Circuit layer)과, 회로층의 이면에 배치되어 있는 금속층(Metal layer)으로 구성되어 있다. 복수의 관통구멍(Through hole)이 메탈 코어 PCB의 회로층과 금속층에 형성되어 있다. 복수의 서멀 패시지(Thermal passage)가 메탈 코어 PCB의 관통구멍들을 통하여 외부의 회로기판(External circuit board)에 접속되어 있다. 전자부품의 핀들(Pins)은 서멀 패시지들에 접속되어 있다. 전자부품의 열은 서멀 패시지들을 통하여 회로기판에 전달되어 방출된다. 그러나 금속층과 서멀 패시지들의 절연을 위한 복수의 절연층(Insulating layer)으로 플라스틱 시스(Plastic sheath)를 메탈 코어 PCB의 관통구멍들에 통과되도록 끼운 후, 서멀 패시지들로 리벳(Rivet)을 메탈 코어 PCB의 관통구멍들에 통과되도록 끼워 결합해야 하므로, 구성이 상당히 복잡하고 조립이 어려워 생산성이 저하되는 문제가 있다. 또한, 전자부품의 핀들을 서멀 패시지들에 접속하기 위한 별도의 솔더링 공정(Soldering process)이 추가로 필요한 단점이 있다.
최근까지 LED 관련 기술은 LED 칩의 발광 효율을 향상시키고 이를 효율적으로 추출하기 위한 연구 위주로 활발하게 진행되어 왔다. 하지만 이러한 많은 노력에도 불구하고 LED 칩에서 발생하는 열을 외부로 효율적으로 전달하고 광 효율을 유지할 수 있는 패키징 기술, PCB구조, 모듈 기술 등의 주변 기술들이 성숙되지 못한 것이 LED 응용시장 확대에 장벽이 되고 있다. 따라서 LED 칩의 방열 성능을 높일 수 있는 메탈 PCB에 대한 연구가 활발히 진행되고 있다.
본 발명은 상기한 바와 같은 종래의 메탈 PCB와 LED 패키지에서 발생되는 여러 가지 문제점을 해결하기 위한 것이다. 본 발명의 목적은, LED 칩과 같은 고발열 전자부품의 방열 성능을 높일 수 있는 새로운 메탈 PCB 및 그 제조 방법을 제공하는 것이다. 본 발명의 다른 목적은, 구성이 간단하고 제조가 용이하여 생산비를 낮출 수 있는 메탈 PCB 및 그 제조 방법을 제공하는 것이다. 본 발명의 또 다른 목적은, LED 칩이 방열 성능이 높고 제조가 용이한 메탈 PCB에 실장되어 있는 LED 패키지 구조물 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 메탈 PCB의 제조 방법이 제공된다. 본 발명에 따른 메탈 PCB의 제조 방법은, 메탈 베이스에 서로 간격을 두고 떨어져 있는 제1 및 제2 전극으로 형성하는 단계와; 제1 및 제2 전극 사이의 간격에 채워지도록 절연층을 형성하는 단계와; 제1 및 제2 전극 각각의 윗면에 제1 및 제2 위 도체 패턴을 형성하는 단계와; 제1 및 제2 전극 각각의 아랫면에 서로 간격을 두고 떨어져 있는 제1 및 제2 아래 도체 패턴을 형성하는 단계를 포함한다. 본 발명의 다른 측면에 따른 LED 패키지 구조물의 제조 방법은, 메탈 PCB의 제1 및 제2 위 도체 패턴에 LED 칩을 패키징하는 단계를 포함한다.
본 발명에 따른 메탈 PCB 및 LED 패키지 구조물의 제조 방법에 있어서, 절연층을 형성하는 단계는, 제1 및 제2 전극 각각의 윗면과 아랫면에 제1 및 제2 절연 시트를 적층하는 단계와; 제1 및 제2 절연 시트가 제1 및 제2 전극 사이의 간격에 채워지도록 제1 및 제2 절연 시트를 열압착하는 단계와; 제1 및 제2 전극 각각의 윗면과 아랫면에 남아있는 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어진다. 몇몇 실시예에 있어서, 절연층은 제1 및 제2 및 제2 전극 사이의 간격에 형성함과 동시에 윗면과 아랫면 중 어느 하나 이상에 연장되도록 형성할 수 있다. 이와 같이 절연층이 절연 시트의 열압착에 의하여 형성되므로, 전자부품의 사양 및 도체 패턴의 형태 등에 따라 절연층의 구성을 쉽게 변경할 수 있는 설계자유도(Design freedom)를 향상시킬 수 있다. 또한, 본 발명에 따른 메탈 PCB 및 LED 패키지 구조물의 제조 방법은 제1 및 제2 아래 도체 패턴 사이에 배치되는 방열 패드를 형성하는 단계를 더 포함한다. LED 칩의 열은 메탈 베이스를 통하여 방열 패드에 빠르게 전달되어 공기 중으로 방출된다.
본 발명의 또 다른 측면에 따른 메탈 PCB는, 서로 간격을 두고 떨어지도록 형성되어 있는 제1 및 제2 전극을 갖는 메탈 베이스와; 제1 및 제2 전극 사이의 간격에 채워져 있는 절연층과; 제1 및 제2 전극 각각의 윗면에 형성되어 있는 제1 및 제2 위 도체 패턴과; 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 제1 및 제2 아래 도체 패턴을 포함한다. 본 발명의 또 다른 측면에 따른 LED 패키지 구조물은, 메탈 PCB의 제1 및 제2 위 도체 패턴에 패키징되어 있는 LED 칩을 포함한다.
본 발명에 따른 메탈 PCB 및 LED 패키지 구조물에 있어서, 절연층은 제1 및 제2 전극 각각의 윗면과 아랫면에 적층된 제1 및 제2 절연 시트가 열압착에 의하여 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있다. 또한, 본 발명에 따른 메탈 PCB 및 LED 패키지 구조물은, 제1 및 제2 전극 중 어느 하나 이상으로부터 열을 전달받아 방열할 수 있도록 제1 및 제2 아래 도체 패턴 사이에 배치되어 있는 방열 패드를 더 포함한다.
본 발명에 따른 메탈 PCB 및 그 제조 방법은, LED 칩과 같은 고발열 전자부품의 열이 메탈 베이스를 통하여 방열 패드에 효율적으로 전달되어 방열되므로, 방열 성능 및 신뢰성을 높일 수 있게 된다. 또한, 구성이 간단하고 제조가 용이하여 생산성을 향상시킬 수 있다. 또한, 절연층이 절연 시트의 열압착에 의하여 제1 및 제2 간격 사이에 형성되므로, 절연층의 불량을 방지할 수 있으며, 절연층의 형태를 쉽게 변경하여 제조할 수 있다. 본 발명에 따른 LED 패키지 구조물 및 그 제조 방법은, LED 칩이 방열 성능이 높고 제조가 용이한 메탈 PCB에 실장되어 신뢰성과 생산성을 향상시킬 수 있는 유용한 효과가 있다.
도 1은 본 발명에 따른 제1 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 3은 본 발명에 따른 제1 실시예의 메탈 PCB에서 제1 및 제2 위 도체 패턴을 나타낸 평면도이다.
도 4는 본 발명에 따른 제1 실시예의 메탈 PCB에서 제1 및 제2 아래 도체 패턴과 방열 패드를 나타낸 저면도이다.
도 5는 본 발명에 따른 제1 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 6은 본 발명에 따른 제1 실시예의 메탈 PCB에서 메탈 베이스의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 7은 본 발명에 따른 제1 실시예의 메탈 PCB에서 절연층의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 8은 본 발명에 따른 제1 실시예의 메탈 PCB에서 제1 및 제2 위 및 아래 도체 패턴과 위 및 아래 패턴 도금층의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 9는 본 발명에 따른 제2 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 단면도이다.
도 10은 본 발명에 따른 제2 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 11은 본 발명에 따른 제3 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 단면도이다.
도 12는 본 발명에 따른 제3 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 13은 본 발명에 따른 제4 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 단면도이다.
도 14는 본 발명에 따른 제4 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
본 발명의 그 밖의 목적, 특정한 장점들과 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.
이하, 본 발명에 따른 메탈 PCB 및 그 제조 방법, LED 패키지 구조물 및 그 제조 방법에 대한 바람직한 실시예들을 첨부된 도면들에 의거하여 상세하게 설명한다.
먼저, 도 1 내지 도 8에 본 발명에 따른 제1 실시예의 메탈 PCB와 LED 패키지 구조물이 도시되어 있다. 도 1 내지 도 3, 도 5와 도 6을 참조하면, 본 발명에 따른 제1 실시예의 메탈 PCB(10A)의 메탈 베이스(20)는 제1 전극(22)과 제2 전극(24)을 구비한다. 제1 및 제2 전극(22, 24)은 윗면(22a, 24a)과 아랫면(22b, 24b)을 가지며, 서로 간격(26)을 두고 떨어져 있다. 제1 전극(22)은 양극(Anode)이 되고, 제2 전극(24)은 음극(Cathode)이 될 수 있다.
한 쌍의 위 따내기 부분(Top cutting portion: 28)이 제1 전극(22)의 윗면(22a)에 간격(26)으로부터 연장되도록 형성되어 있다. 위 따내기 부분(28)들은 윗면(22a)의 양쪽에 형성되어 있다. 몇몇 실시예에 있어서, 위 따내기 부분(28)들은 윗면(22a)의 가장자리 한쪽에만 형성될 수도 있다. 아래 따내기 부분(Bottom cutting portion: 30)이 제1 전극(22)의 아랫면(22b)에 간격(26)으로부터 연장되도록 형성되어 있다. 메탈 베이스(20)는 동판(Copper plate: 32)으로 구성되어 있으나, 이에 한정되는 것은 아니다. 메탈 베이스(20)는 알루미늄판(Aluminum plate)과 같은 전도성이 우수한 도체로 구성될 수 있다.
도 1, 도 2, 도 5와 도 7을 참조하면, 본 발명에 따른 제1 실시예의 메탈 PCB(10A)는 제1 및 제2 전극(22, 24)과 층간 절열을 위한 절연층(40)을 구비한다. 절연층(40)은 제1 및 제2 전극(22, 24)을 격리하도록 간격(26)에 채워져 있는 격벽 부분(Partition wall portion: 42)과, 위 따내기 부분(28)에 채워져 있는 위 층간 절연막 부분(Top interlayer dielectric portion: 44)과, 아래 따내기 부분(30)에 채워져 있는 아래 층간 절연막 부분(Bottom interlayer dielectric portion: 46)으로 구성되어 있다. 위 층간 절연 부분(44)은 격벽 부분(42)의 위쪽 끝으로부터 수평하게 연장되어 있다. 아래 층간 절연 부분(46)은 격벽 부분(42)의 아래쪽 끝으로부터 수평하게 연장되어 있다.
도 7의 (a) 및 (b)에 도시어 있는 바와 같이, 절연층(40)은 제1 및 제2 절연 시트(Insulating sheet: 50, 52) 각각을 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)에 적층한 후, 제1 및 제2 절연 시트(50, 52)를 열압착(Thermocompression bonding)하여 제1 및 제2 절연 시트(50, 52) 각각이 간격(26), 위 및 아래 따내기 부분(28, 30)에 채워지게 하여 형성할 수 있다. 몇몇 실시예에 있어서, 절연층(40)은 제1 및 제2 전극(22, 24) 각각의 윗면(22a, 24a)과 아랫면(22b, 24b) 중 어느 한 면, 예를 들면 제2 전극(24)의 윗면(24a)에 한 장의 절연 시트를 적층한 후, 절연 시트를 열압착하여 간격(26)에 채워지게 형성할 수도 있다.
도 1 내지 도 5와 도 8을 참조하면, 본 발명에 따른 제1 실시예의 메탈 PCB(10A)는 제1 및 제2 전극(22, 24) 각각의 윗면(22a, 24a)에 형성되어 있는 제1 및 제2 위 도체 패턴(Top conductive pattern: 60, 62)과, 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)에 형성되어 있는 제1 및 제2 아래 도체 패턴(Bottom conductive pattern: 70, 72)을 구비한다. 제1 및 제2 위 도체 패턴(60, 62)은 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)을 덮도록 서로 간격(64)을 두고 떨어져 있다. 복수의 부품 홀(Component hole: 66)이 제1 위 도체 패턴(60)에 형성되어 있다.
제1 및 제2 아래 도체 패턴(70, 72)은 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)을 덮도록 서로 간격(74)을 두고 떨어져 있다. 제1 아래 도체 패턴(70)은 제2 아래 도체 패턴(72)의 가장자리에 이웃하도록 아래 따내기 부분(30)을 제외한 제1 아래 도체 패턴(70)의 아랫면 일부를 덮도록 형성되어 있다. 제1 및 제2 아래 도체 패턴(70, 72)의 폭은 거의 동일하고, 간격(74)은 제1 및 제2 아래 도체(70, 72)의 폭을 합한 것과 거의 동일하다. 제1 및 제2 위 및 아래 도체 패턴(60, 62, 70, 72) 각각은 제1 및 제2 동박(Copper foil: 80, 82)에 의하여 구성되어 있다. 몇몇 실시예에 있어서, 제1 및 제2 위 및 아래 도체 패턴(60, 62, 70, 72) 각각은 동 도금에 의하여 형성될 수 있다.
본 발명에 따른 제1 실시예의 메탈 PCB(10A)는 제1 및 제2 아래 도체 패턴(70, 72) 사이의 아래 층간 절연막 부분(46)의 아랫면에 형성되어 있는 방열 패드(Thermal pad: 90)를 구비한다. 방열 패드(90)는 제1 및 제2 아래 도체 패턴(70, 72)과 서로 간격(92, 94)을 두고 떨어져 있고, 아래 층간 절연막 부분(46)에 의하여 제1 및 제2 전극(22, 24)와 절연되어 있다. 방열 패드(90)는 제1 및 제2 아래 도체 패턴(70, 72)과 마찬가지로 제2 동박(82)에 의하여 구성되어 있다. 방열 패드(90)는 제1 전극(22)과 아래 층간 절연막 부분(46)을 통하여 전달되는 전자부품의 열을 방출한다. 몇몇 실시예에 있어서, 방열 패드(90)는 삭제될 수 있다. 이 경우, 메탈 베이스(20)은 전자부품으로부터 열을 전달받아 공기 중으로 방출하게 된다.
본 발명에 따른 제1 실시예의 메탈 PCB(10A)는 제1 및 제2 위 도체 패턴(60, 62)의 윗면에 도금되어 있는 위 패턴 도금층(Top pattern plating layer: 100)과, 제1 및 제2 아래 도체 패턴(70, 72)의 아랫면(22b, 24b)과 방열 패드(90)의 아랫면에 도금되어 있는 아래 패턴 도금층(Bottom pattern plating layer: 110)을 구비한다. 위 및 아래 패턴 도금층(100, 110) 각각은 고밀도(High density), 고신뢰성(High reliability) 및 균일전착성(Throwing power)을 위하여 금(Gold)에 의하여 구성될 수 있다.
도 1과 도 2를 참조하면, 본 발명에 따른 제1 실시예의 LED 패키지 구조물(120A)은 제1 실시예의 메탈 PCB(10A)에 COB 패키징(Chip-on-board packing)되어 있는 LED 칩(122)을 구비한다. LED 칩(122)은 플립 칩 본딩(Flip chip bonding)과 와이어 본딩(Wire bonding)에 의하여 제1 및 제2 위 도체 패턴(60, 62) 각각에 접속되어 있다. 형광체(Phosphor: 124)가 LED 칩(122) 위에 형성되어 있다. 봉지(Encapsulation: 126)가 몰딩(Molding)에 의하여 LED 칩(122)을 감싸고 있다. 봉지(126)는 LED 칩(122)의 빛을 확산시키는 볼록렌즈(Convex lens)로 구성되어 있으며, 실리콘(Silicone), 에폭시(Epoxy) 등으로 구성될 수 있다. 몇몇 실시예에 있어서, 봉지(126)는 형광체와 봉지재가 혼합되어 구성될 수도 있다.
본 발명에 따른 LED 패키지 구조물(120)에 있어서, LED 칩(122)의 열은 제1 위 도체 패턴(60), 제1 전극(22)과 아래 층간 절연막 부분(46)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다. LED 칩(122)은 플립 칩 본딩에 의하여 제1 위 도체 패턴(60)에 직접적으로 접촉되어 있으므로, LED 칩(122)에서 발생되는 대부분의 열이 제1 전극(22)에 전달되게 된다. 제1 전극(22)을 통한 열전도 효과를 높이기 위하여 제1 전극(22)의 단면적은 제2 전극(24)의 단면적보다 크게 구성되어 있다. 이와 같이 LED 칩(122)의 열이 열전도도가 우수한 제1 전극(22), 즉 양극을 통하여 방열 패드(90)에 빠르게 전달되어 효과적으로 방출되므로, 방열 성능이 향상되게 된다.
지금부터는, 본 발명에 따른 제1 실시예의 메탈 PCB 및 LED 패시지 구조물의 제조 방법을 설명한다.
도 6을 참조하면, 메탈 베이스(20)의 소재로 동판(32)을 1차 포토리소그래피(Photolithography)에 의하여 서로 간격(26)을 두고 떨어져 있는 제1 및 제2 전극(22, 24)으로 형성한다. 메탈 베이스(20)의 포토리소그래피에 의한 식각 깊이(Etching depth)가 깊어질수록 단면 방향도 부식이 진행되기 때문에 정밀도가 높은 미세 가공이 어렵다. 따라서 동판(32)의 두께가 1㎜ 이상인 경우, 동판(32)은 다단 포토리소그래피(Multiple-step photolithography)에 의하여 간격(26)의 폭이 일정하고 이상적인 직각도를 유지하도록 정밀하게 형성할 수 있다.
위 따내기 부분(28)은 제1 전극(22)의 윗면(22a)에 간격(26)으로부터 연장되도록 2차 포토리소그래피에 의하여 형성한다. 아래 따내기 부분(30)은 제1 전극(22)의 아랫면(22b)에 간격(26)으로부터 연장되도록 2차 포토리소그래피에 의하여 위 따내기 부분(28)과 함께 형성한다. 포토리소그래피는 네가티브 포토레지스트(Negative photoresist)에 의하여 실시할 수 있다. 몇몇 실시예에 있어서, 아래 따내기 부분(30)은 위 따내기 부분(28)과 별도로 3차 포토리소그래피에 의하여 형성할 수도 있다.
도 7을 참조하면, 메탈 베이스(20)의 포토리소그래피에 의하여 제1 및 제2 전극(22, 24)의 형성이 완료되면, 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)에 제1 및 제2 절연 시트(50, 52)를 적층한 후, 진공분위기에서 열압착한다. 제1 및 제2 절연 시트(50, 52)는 T-preg HTD(상품명, Laird technologies, 미국), Thermal Clad(상품명, Bergquist Company, 미국), Hitt plate(상품명, Denka, 일본) 등의 고방열 절연 시트로 구성될 수 있다. 진공 분위기에서 제1 및 제2 절연 시트(50, 52)의 열압착 시 제1 및 제2 절연 시트(50, 52)는 간격(26), 위 및 아래 따내기 부분(28, 30)에 채워져 절연층(40)을 형성하게 된다.
절연층(40)이 형성되면, 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)에 남아있는 제1 및 제2 절연 시트(50, 52)의 잔여물은 스크래핑(Scraping)에 의하여 제거한다. 스크래핑은 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)을 폴리싱(Polishing)하는 것에 의하여 실시할 수 있다. 위 층간 절연막 부분(44)은 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 동일 평면을 이루도록 평탄하게 폴리싱한다. 아래 층간 절연막 부분(46)은 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)과 동일 평면을 이루도록 평탄하게 폴리싱한다.
도 8의 (a) 내지 (d)를 참조하면, 절연층(40)의 형성이 완료되면, 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)에 제1 및 제2 동박(80, 82)을 압착한다. 제1 동박(80)은 포토리소그래피에 의하여 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)을 덮고 있는 제1 및 제2 위 도체 패턴(60, 62)으로 형성한다. 도 2에 도시되어 있는 바와 같이, 제1 위 도체 패턴(60)과 이웃하는 제2 위 도체 패턴(62)의 가장자리는 격벽 부분(42)의 일부를 덮도록 형성한다. 제2 위 도체 패턴(62)의 가장자리가 격벽 부분(42)의 일부를 덮도록 형성됨으로써, 제1 및 제2 위 도체 패턴(60, 62) 사이의 간격(64)은 제1 및 제2 전극(22, 24) 사이의 간격(26)보다 좁게 형성된다. 따라서 격벽 부분(42)의 두께에 발생되는 오차가 제1 및 제2 위 도체 패턴(60, 62) 사이의 간격(64)에 의하여 보상할 수 있게 된다. 제2 동박(82)은 포토리소그래피에 의하여 제1 및 제2 아래 도체 패턴(70, 72)과, 제1 및 제2 아래 도체 패턴(70, 72) 사이에 제1 및 제2 아래 도체 패턴(70, 72)과 서로 간격(92, 94)을 두고 떨어져 있는 방열 패드(90)로 형성한다.
도 8의 (e)를 참조하면, 제1 및 제2 위 및 아래 도체 패턴(60, 62, 70, 72)의 형성이 완료되면, 제1 및 제2 위 도체 패턴(60, 62)의 윗면과 제1 및 제2 아래 도체 패턴(70, 72)의 아랫면 각각에 위 및 아래 패턴 도금층(100, 110)을 도금한다. 위 및 아래 패턴 도금층(100, 110)의 도금이 완료되면, LED 칩(122)을 패키징한다. 한편, 복수의 LED 패키지 구조물(120)이 한 장의 동판에 구성될 수 있다. LED 칩(122)의 패키징이 완료되면, 동판으로부터 복수의 LED 패키지 구조물(120)을 낱개로 분리한다. 이웃하는 LED 패키지 구조물(120)의 경계는 반도체 웨이퍼와 같이 동판의 다이싱 쏘우(Dicing saw)에 의하여 정밀하게 절단할 수 있다.
도 9와 도 10에 메탈 PCB와 LED 패키지 구조물의 제2 실시예가 도시되어 있다. 도 9와 도 10을 참조하면, 제1 및 제2 실시예의 메탈 PCB(10A, 10B)와 LED 패키지 구조물(120A, 120B)의 기본적인 구성은 동일하므로, 동일한 구성에 대해서는 동일한 부호를 부여하고, 그에 대한 자세한 설명은 생략한다.
제2 실시예의 메탈 PCB(10A)는 아래 층간 절연막 부분(46)을 구비하지 않고 있다. 방열 패드(90)는 제1 전극(22)의 아랫면(24b)에 직접적으로 접촉하도록 형성되어 있다. 그루브(Groove: 34)가 제1 아래 도체 패턴(70)과 방열 패드(90) 사이에 배치되도록 제1 전극(22)의 아랫면(24b) 가운데에 형성되어 있다. 절연층(140)이 제1 아래 도체 패턴(70)과 방열 패드(90)의 경계를 규정할 수 있도록 그루브(34)에 형성되어 있다. 절연층(140)은 제2 절연 시트(52)의 열압착 시 그루브(34)에 채워져 형성된다. 격벽 부분(42)과 절연층(140)의 폭은 거의 동일하게 형성되어 제1 및 제2 아래 도체 패턴(70, 72)과 방열 패드(90)의 경계를 명확히 규정하게 된다.
본 발명에 따른 제2 실시예의 LED 패키지 구조물(120B)에 있어서, LED 칩(122)의 열은 제1 위 도체 패턴(60)과 제1 전극(22)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다. 따라서 제2 실시예의 LED 패키지 구조물(120B)은 제1 실시예의 LED 패키지 구조물(120A)보다 열전도 효과가 높아져 방열 성능이 향상되게 된다.
도 11과 도 12에 메탈 PCB와 LED 패키지 구조물의 제3 실시예가 도시되어 있다. 도 11과 도 12를 참조하면, 제1 및 제3 실시예의 메탈 PCB(10A, 10C)와 LED 패키지 구조물(120A, 120C)의 기본적인 구성은 동일하므로, 동일한 구성에 대해서는 동일한 부호를 부여하고, 그에 대한 자세한 설명은 생략한다.
제3 실시예의 메탈 PCB(10C)는 메탈 베이스(20)의 제1 전극(22)과 제2 전극(24)이 간격(26)을 기준으로 양분되어 있으며, 위 층간 절연막 부분(44)을 구비하지 않고 있다. 복수의 부품 홀(66, 68)이 제1 및 제2 위 도체 패턴(60, 62)에 형성되어 있다. 방열 패드(90)는 방열 면적을 충분히 확보할 수 있도록 간격(26)을 기준으로 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)을 가로지도록 배치되어 있다. 아래 따내기 부분(130)이 제1 전극(22)의 아랫면(22b)에 간격(26)으로부터 연장되도록 형성되어 있다. 아래 층간 절연막 부분(146)이 제2 전극(24)과 방열 패드(90) 사이의 절연을 위하여 아래 따내기 부분(130)에 형성되어 있다. 아래 층간 절연막 부분(146)은 격벽 부분(42)의 아래쪽 끝으로부터 수평하게 연장되어 있다. 그루브(34)가 제1 아래 도체 패턴(70)과 방열 패드(90)의 사이에 배치되도록 제1 전극(22)의 아랫면(24b) 가운데에 형성되어 있다. 절연층(140)이 제1 아래 도체 패턴(70)과 방열 패드(90)의 경계를 규정할 수 있도록 그루브(34)에 형성되어 있다.
제3 실시예의 LED 패키지 구조물(120C)의 LED 칩(122)은 제1 및 제2 전극(22, 24)의 부품 홀(66, 68)에 다이 본딩되어 있다. LED 칩(122)의 열은 제1 위 도체 패턴(60)과 제1 전극(22)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다. 또한, LED 칩(122)의 열은 제2 위 도체 패턴(62), 제2 전극(24)과 아래 층간 절연막 부분(146)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다.
도 13과 도 14에 메탈 PCB와 LED 패키지 구조물의 제4 실시예가 도시되어 있다. 도 13과 도 14를 참조하면, 제3 및 제4 실시예의 메탈 PCB(10C, 10D)와 LED 패키지 구조물(120C, 120D)의 기본적인 구성은 동일하므로, 동일한 구성에 대해서는 동일한 부호를 부여하고, 그에 대한 자세한 설명은 생략한다. 제4 실시예의 메탈 PCB(10D)는 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)에 간격(26)으로부터 연장되도록 형성되어 있는 아래 따내기 부분(30, 130)을 구비한다. 아래 층간 절연막 부분(46, 146)이 제1 및 제2 전극(22, 24)과 방열 패드(90) 사이의 절연을 위하여 아래 따내기 부분(30, 130)에 형성되어 있다. 아래 층간 절연막 부분(46, 146)은 격벽 부분(42)의 아래쪽 끝으로부터 수평하게 연장되어 있다. 제4 실시예의 LED 패키지 구조물(120D)에 있어서 LED 칩(122)의 열은 제1 및 제2 위 도체 패턴(60, 62), 제1 및 제2 전극(22, 24)과 아래 층간 절연막 부분(46, 146)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다.
이상에서 설명된 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위 내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.

Claims (32)

  1. 메탈 베이스에 서로 간격을 두고 떨어져 있는 제1 및 제2 전극으로 형성하는 단계와;
    상기 제1 및 제2 전극 사이의 간격에 채워지도록 절연층을 형성하는 단계와;
    상기 제1 및 제2 전극 각각의 윗면에 제1 및 제2 위 도체 패턴을 형성하는 단계와;
    상기 제1 및 제2 전극 각각의 아랫면에 서로 간격을 두고 떨어져 있는 제1 및 제2 아래 도체 패턴을 형성하는 단계를 포함하는 메탈 PCB의 제조 방법.
  2. 제1항에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 제1 및 제2 전극 각각의 윗면과 아랫면에 제1 및 제2 절연 시트를 적층하는 단계와;
    상기 제1 및 제2 절연 시트가 상기 제1 및 제2 전극 사이의 간격에 채워지도록 상기 제1 및 제2 절연 시트를 열압착하는 단계와;
    상기 제1 및 제2 전극 각각의 윗면과 아랫면에 남아있는 상기 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어지는 메탈 PCB의 제조 방법.
  3. 제2항에 있어서,
    상기 제1 및 제2 전극을 형성하는 단계는 상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 상기 제1 및 제2 전극 사이의 간격으로부터 연장되도록 따내기 부분을 형성하는 단계를 더 포함하고, 상기 절연층은 상기 따내기 부분으로 연장되도록 형성되어 있는 메탈 PCB의 제조 방법.
  4. 제1항에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나에 절연 시트를 적층하는 단계와;
    상기 절연 시트가 상기 제1 및 제2 전극 사이의 간격에 채워지도록 상기 절연 시트를 열압착하는 단계와;
    상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나에 남아있는 상기 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어지는 메탈 PCB의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 및 제2 아래 도체 패턴 사이에 배치되는 방열 패드를 형성하는 단계를 더 포함하는 메탈 PCB의 제조 방법.
  6. 제5항에 있어서,
    상기 방열 패드는 상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 상기 절연층의 아랫면을 덮도록 형성하는 메탈 PCB의 제조 방법.
  7. 제5항에 있어서,
    상기 제1 및 제2 전극을 형성하는 단계에서 상기 제1 전극과 상기 방열 패드 사이에 배치되도록 상기 제1 전극의 아랫면에 그루브를 더 형성하고, 상기 제1 전극과 상기 방열 패드의 경계를 규정할 수 있도록 상기 그루브에 절연층을 형성하는 메탈 PCB의 제조 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 및 제2 위 및 아래 도체 패턴 각각의 표면에 패턴 도금층을 형성하는 단계를 더 포함하는 메탈 PCB의 제조 방법.
  9. 서로 간격을 두고 떨어지도록 형성되어 있는 제1 및 제2 전극을 갖는 메탈 베이스와;
    상기 제1 및 제2 전극 사이의 간격에 채워져 있는 절연층과;
    상기 제1 및 제2 전극 각각의 윗면에 형성되어 있는 제1 및 제2 위 도체 패턴과;
    상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 제1 및 제2 아래 도체 패턴을 포함하는 메탈 PCB.
  10. 제9항에 있어서,
    상기 절연층은 상기 제1 및 제2 전극 각각의 윗면과 아랫면에 적층된 제1 및 제2 절연 시트가 열압착에 의하여 상기 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있는 메탈 PCB.
  11. 제10항에 있어서,
    상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 상기 제1 및 제2 전극 사이의 간격으로부터 연장되도록 따내기 부분이 더 형성되어 있고, 상기 절연층은 상기 따내기 부분으로 연장되도록 형성되어 있는 메탈 PCB.
  12. 제9항에 있어서,
    상기 절연층은 상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 적층된 절연 시트가 열압착에 의하여 상기 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있는 메탈 PCB.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 및 제2 전극 중 어느 하나 이상으로부터 열을 전달받아 방열할 수 있도록 상기 제1 및 제2 아래 도체 패턴 사이에 배치되어 있는 방열 패드를 더 포함하는 메탈 PCB.
  14. 제13항에 있어서,
    상기 방열 패드는 상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 상기 절연층의 아랫면을 덮도록 형성되어 있는 메탈 PCB.
  15. 제9항에 있어서,
    상기 제1 전극과 상기 방열 패드 사이에 배치되도록 상기 제1 전극의 아랫면에 그루브가 더 형성되어 있고, 상기 제1 전극과 상기 방열 패드의 경계를 규정할 수 있도록 상기 그루브에 형성되어 있는 절연층을 더 포함하는 메탈 PCB.
  16. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 및 제2 위 및 아래 도체 패턴 각각의 표면에 형성되어 있는 패턴 도금층을 더 포함하는 메탈 PCB.
  17. 메탈 베이스에 서로 간격을 두고 떨어져 있는 제1 및 제2 전극으로 형성하는 단계와;
    상기 제1 및 제2 전극 사이의 간격에 채워지도록 절연층을 형성하는 단계와;
    상기 제1 및 제2 전극 각각의 윗면에 제1 및 제2 위 도체 패턴을 형성하는 단계와;
    상기 제1 및 제2 전극 각각의 아랫면에 서로 간격을 두고 떨어져 있는 제1 및 제2 아래 도체 패턴을 형성하는 단계와;
    상기 제1 및 제2 위 도체 패턴에 LED 칩을 패키징하는 단계를 포함하는 LED 패키지 구조물의 제조 방법.
  18. 제17항에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 제1 및 제2 전극 각각의 윗면과 아랫면에 제1 및 제2 절연 시트를 적층하는 단계와;
    상기 제1 및 제2 절연 시트가 상기 제1 및 제2 전극 사이의 간격에 채워지도록 상기 제1 및 제2 절연 시트를 열압착하는 단계와;
    상기 제1 및 제2 전극 각각의 윗면과 아랫면에 남아있는 상기 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어지는 LED 패키지 구조물의 제조 방법.
  19. 제18항에 있어서,
    상기 제1 및 제2 전극을 형성하는 단계는 상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 상기 제1 및 제2 전극 사이의 간격으로부터 연장되도록 따내기 부분을 형성하는 단계를 더 포함하고, 상기 절연층은 상기 따내기 부분으로 연장되도록 형성되어 있는 LED 패키지 구조물의 제조 방법.
  20. 제17항에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나에 절연 시트를 적층하는 단계와;
    상기 절연 시트가 상기 제1 및 제2 전극 사이의 간격에 채워지도록 상기 절연 시트를 열압착하는 단계와;
    상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나에 남아있는 상기 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어지는 LED 패키지 구조물의 제조 방법.
  21. 제17항 내지 제20항 중 어느 한 항에 있어서,
    상기 제1 및 제2 아래 도체 패턴 사이에 배치되는 방열 패드를 형성하는 단계를 더 포함하는 LED 패키지 구조물의 제조 방법.
  22. 제21항에 있어서,
    상기 방열 패드는 상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 상기 절연층의 아랫면을 덮도록 형성하는 LED 패키지 구조물의 제조 방법.
  23. 제25항에 있어서,
    상기 제1 및 제2 전극을 형성하는 단계에서 상기 제1 전극과 상기 방열 패드 사이에 배치되도록 상기 제1 전극의 아랫면에 그루브를 더 형성하고, 상기 제1 전극과 상기 방열 패드의 경계를 규정할 수 있도록 상기 그루브에 절연층을 형성하는 LED 패키지 구조물의 제조 방법.
  24. 제17항 내지 제20항 중 어느 한 항에 있어서,
    상기 제1 및 제2 위 및 아래 도체 패턴 각각의 표면에 패턴 도금층을 형성하는 단계를 더 포함하는 LED 패키지 구조물의 제조 방법.
  25. 서로 간격을 두고 떨어지도록 형성되어 있는 제1 및 제2 전극을 갖는 메탈 베이스와;
    상기 제1 및 제2 전극 사이의 간격에 채워져 있는 절연층과;
    상기 제1 및 제2 전극 각각의 윗면에 형성되어 있는 제1 및 제2 위 도체 패턴과;
    상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 제1 및 제2 아래 도체 패턴과;
    상기 제1 및 제2 위 도체 패턴에 패키징되어 있는 LED 칩을 포함하는 LED 패키지 구조물.
  26. 제25항에 있어서,
    상기 절연층은 상기 제1 및 제2 전극 각각의 윗면과 아랫면에 적층된 제1 및 제2 절연 시트가 열압착에 의하여 상기 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있는 LED 패키지 구조물.
  27. 제26항에 있어서,
    상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 상기 제1 및 제2 전극 사이의 간격으로부터 연장되도록 따내기 부분이 더 형성되어 있고, 상기 절연층은 상기 따내기 부분으로 연장되도록 형성되어 있는 LED 패키지 구조물.
  28. 제25항에 있어서,
    상기 절연층은 상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 적층된 절연 시트가 열압착에 의하여 상기 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있는 LED 패키지 구조물.
  29. 제25항 내지 제28항 중 어느 한 항에 있어서,
    상기 제1 및 제2 전극 중 어느 하나 이상으로부터 열을 전달받아 방열할 수 있도록 상기 제1 및 제2 아래 도체 패턴 사이에 배치되어 있는 방열 패드를 더 포함하는 LED 패키지 구조물.
  30. 제29항에 있어서,
    상기 방열 패드는 상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 상기 절연층의 아랫면을 덮도록 형성되어 있는 LED 패키지 구조물.
  31. 제25항에 있어서,
    상기 제1 전극과 상기 방열 패드 사이에 배치되도록 상기 제1 전극의 아랫면에 그루브가 더 형성되어 있고, 상기 제1 전극과 상기 방열 패드의 경계를 규정할 수 있도록 상기 그루브에 형성되어 있는 절연층을 더 포함하는 LED 패키지 구조물.
  32. 제25항 내지 제28항 중 어느 한 항에 있어서,
    상기 제1 및 제2 위 및 아래 도체 패턴 각각의 표면에 형성되어 있는 패턴 도금층을 더 포함하는 LED 패키지 구조물.
PCT/KR2016/004004 2015-04-16 2016-04-18 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 WO2016167625A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150054059A KR20160123682A (ko) 2015-04-16 2015-04-16 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR10-2015-0054059 2015-04-16

Publications (2)

Publication Number Publication Date
WO2016167625A2 true WO2016167625A2 (ko) 2016-10-20
WO2016167625A3 WO2016167625A3 (ko) 2016-12-29

Family

ID=57125953

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/004004 WO2016167625A2 (ko) 2015-04-16 2016-04-18 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20160123682A (ko)
WO (1) WO2016167625A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11715817B2 (en) * 2018-05-03 2023-08-01 Suzhou Lekin Semiconductor Co., Ltd. Light-emitting element package and light-emitting element module including same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662844B1 (ko) * 2005-06-10 2007-01-02 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
KR100986211B1 (ko) * 2008-01-04 2010-10-07 주식회사 이츠웰 금속기판과 금속기판의 제조방법 및 그 기판을 이용한표면실장형 엘이디 패키지
KR101094132B1 (ko) * 2009-07-09 2011-12-14 주식회사 코스텍시스 고출력 엘이디
KR101192183B1 (ko) * 2010-11-26 2012-10-17 (주)포인트엔지니어링 Ｌｅｄ 패키지와 ｌｅｄ 패키지용 금속 서브마운트 및 그 제조방법
KR101373710B1 (ko) * 2012-12-12 2014-03-13 (주)포인트엔지니어링 엘이디 금속기판 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11715817B2 (en) * 2018-05-03 2023-08-01 Suzhou Lekin Semiconductor Co., Ltd. Light-emitting element package and light-emitting element module including same

Also Published As

Publication number Publication date
WO2016167625A3 (ko) 2016-12-29
KR20160123682A (ko) 2016-10-26

Similar Documents

Publication Publication Date Title
JP4305896B2 (ja) 高輝度発光装置及びその製造方法
US8415780B2 (en) Package carrier and manufacturing method thereof
KR101000860B1 (ko) 발광다이오드 패키지 및 그 제조 방법
WO2010110572A2 (ko) 발광다이오드 패키지
JP2005158957A (ja) 発光装置
US20170243803A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US8801238B2 (en) Light-emitting device
WO2014142396A1 (ko) 방열성능을 향상하고 누설전류를 방지하기 위한 금속회로를 장착한 고광력 ｌｅｄ 광원 구조체
US20130062656A1 (en) Thermally enhanced optical package
US9860990B1 (en) Circuit board structure with chips embedded therein and manufacturing method thereof
WO2013009082A2 (ko) 광 디바이스용 기판
KR20150046235A (ko) 전기 소자 어셈블리
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
US8049244B2 (en) Package substrate and light emitting device using the same
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
CN103201863B (zh) 用于发光器件的岛状载体
US20120317806A1 (en) Method for Forming Package Substrate
WO2011136446A1 (en) Optical package and method of manufacturing the same
WO2016167625A2 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR101115403B1 (ko) 발광 장치
WO2012150777A2 (en) The printed circuit board and the method for manufacturing the same
WO2016028098A1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
WO2017150913A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2016167628A2 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR20120110419A (ko) 방열 기판 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16780348

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 14/03/2018)

122 Ep: pct application non-entry in european phase

Ref document number: 16780348

Country of ref document: EP

Kind code of ref document: A2