KR101000860B1 - 발광다이오드 패키지 및 그 제조 방법 - Google Patents

발광다이오드 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101000860B1
KR101000860B1 KR1020090021186A KR20090021186A KR101000860B1 KR 101000860 B1 KR101000860 B1 KR 101000860B1 KR 1020090021186 A KR1020090021186 A KR 1020090021186A KR 20090021186 A KR20090021186 A KR 20090021186A KR 101000860 B1 KR101000860 B1 KR 101000860B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
cavity
heat dissipation
insulating layer
Prior art date
Application number
KR1020090021186A
Other languages
English (en)
Other versions
KR20100102893A (ko
Inventor
조석현
유제광
조승현
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090021186A priority Critical patent/KR101000860B1/ko
Publication of KR20100102893A publication Critical patent/KR20100102893A/ko
Application granted granted Critical
Publication of KR101000860B1 publication Critical patent/KR101000860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Led Device Packages (AREA)

Abstract

발광다이오드 패키지 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따르면, 절연층, 절연층의 일면에 형성되며, 캐비티(cavity)가 형성된 제1 전도층, 절연층의 타면에 형성되며, 캐비티를 커버하는 제1 방열부 및 제1 방열부와 전기적으로 절연된 제1 회로부로 구획되는 제2 전도층, 및 캐비티에 수용되며, 제1 회로부와 와이어 본딩(wire-bonding)되는 발광다이오드(LED, light emitting diode)를 포함하는 발광다이오드 패키지(LED package)가 제공된다. 이에 따르면, 발열 특성을 향상시킬 수 있다. 또한, 제조 단가 및 제품 단가를 절감할 수 있다.
발광다이오드, 방열

Description

발광다이오드 패키지 및 그 제조 방법{Light Emitting Diode Package and Method of Manufacturing the Same}
본 발명은 발광다이오드 패키지 및 그 제조 방법에 관한 것이다.
발광다이오드(LED, light emitting diode)는, 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써, 다양한 색의 빛을 구현할 수 있는 반도체 소자를 의미한다.
최근, 고휘도의 발광다이오드 조명용 전구가 개발되면서 방열 특성이 크게 요구 되고 있다. 한편, 발광다이오드 분야의 경쟁이 심화됨에 따라, 원가 절감의 요구도 지속되고 있다.
종래 기술에 따른 발광다이오드 패키지는, 하나 또는 둘의 발광다이오드를 리드 프레임(lead frame) 상에 부착하고, 몰딩(molding)한 후, 이들을 다시 금속 재질의 인쇄회로기판 위에 표면실장기술(SMT, surface mount technology) 및 리플로우(reflow) 공정을 통해 접합시킴으로써, 제작되었다.
그러나, 이러한 종래 기술에 따르는 경우, 발광다이오드에서 발생되는 열이 발광다이오드의 바닥과 접하는 리드 프레임을 통해 방출될 뿐이어서, 방열 특성에 한계점이 존재하였으며, 리드 프레임과 인쇄회로기판이 추가적으로 필요하고, 이에 따라, 표면실장기술 및 리플로우 공정 등이 추가로 수행되어야 함에 따라, 제조 단가 및 제품 단가가 증가될 수 밖에 없는 한계점이 있었다.
본 발명은, 발열 특성이 향상되고, 제조 단가 및 제품 단가가 절감되는 발광다이오드 패키지 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연층, 절연층의 일면에 형성되며, 캐비티(cavity)가 형성된 제1 전도층, 절연층의 타면에 형성되며, 캐비티를 커버하는 제1 방열부 및 제1 방열부와 전기적으로 절연된 제1 회로부로 구획되는 제2 전도층, 및 캐비티에 수용되며, 제1 회로부와 와이어 본딩(wire-bonding)되는 발광다이오드(LED, light emitting diode)를 포함하는 발광다이오드 패키지(LED package)가 제공된다.
이 때, 절연층에는, 제1 회로부가 캐비티로 노출되도록 관통홀이 형성되며, 발광다이오드는, 관통홀을 통해 제1 회로부와 와이어 본딩될 수 있다.
또한, 절연층에는, 제1 방열부가 캐비티로 노출되도록 수용홀이 형성되며, 발광다이오드는, 제1 방열부와 접하도록 수용홀에 매립될 수 있다.
그리고, 발광다이오드는, 일면에 전극이 형성되며, 타면이 제1 방열부를 향하도록 배치될 수 있다.
한편, 제1 전도층은, 캐비티를 둘러싸는 제2 방열부 및 제2 방열부와 전기적으로 절연된 제2 회로부로 구획될 수 있다.
그리고, 발광다이오드 패키지는, 제1 회로부와 제2 회로부가 서로 전기적으로 연결되도록 절연층에 형성되는 비아(via)를 더 포함할 수 있다.
또한, 캐비티 및 발광다이오드는 각각 복수개이며, 복수의 발광다이오드 각각은, 복수의 캐비티에 각각 수용될 수 있다.
이 때, 제1 회로부는, 복수의 발광다이오드를 전기적으로 병렬 연결할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 절연층의 일면에, 캐비티가 형성된 제1 전도층을 형성하는 단계, 절연층의 타면에, 캐비티를 커버하는 제1 방열부 및 제1 방열부와 전기적으로 절연된 제1 회로부로 구획되는 제2 전도층을 형성하는 단계, 캐비티에 발광다이오드를 수용하는 단계, 및 제1 회로부와 발광다이오드를 와이어 본딩하는 단계를 포함하는 발광다이오드 패키지 제조 방법이 제공된다.
이 때, 발광다이오드 패키지 제조 방법은, 발광다이오드를 와이어 본딩하는 단계 이전에, 절연층에 제1 회로부가 캐비티로 노출되도록 관통홀을 형성하는 단계를 더 포함하며, 발광다이오드는, 관통홀을 통해 제1 회로부와 와이어 본딩될 수 있다.
또한, 발광다이오드 패키지 제조 방법은, 발광다이오드를 수용하는 단계 이전에, 절연층에 제1 방열부가 캐비티로 노출되도록 수용홀을 형성하는 단계를 더 포함하며, 발광다이오드는, 제1 방열부와 접하도록 수용홀에 매립될 수 있다.
그리고, 발광다이오드는, 일면에 전극이 형성되며, 타면이 제1 방열부를 향하도록 배치될 수 있다.
한편, 제1 전도층은, 캐비티를 둘러싸는 제2 방열부 및 제2 방열부와 전기적으로 절연된 제2 회로부로 구획될 수 있다.
그리고, 발광다이오드 패키지 제조 방법은, 발광다이오드를 수용하는 단계 이전에, 절연층에, 제1 회로부와 제2 회로부가 서로 전기적으로 연결되도록 비아를 형성하는 단계를 더 포함할 수 있다.
또한, 캐비티 및 발광다이오드는 각각 복수개이며, 복수의 발광다이오드 각각은, 복수의 캐비티에 각각 수용될 수 있다.
이 때, 제1 회로부는, 복수의 발광다이오드를 전기적으로 병렬 연결할 수 있다.
발열 특성을 향상시킬 수 있다. 또한, 제조 단가 및 제품 단가를 절감할 수 있다.
본 발명에 따른 발광다이오드 패키지 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하, 형성이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 일 실시예를 나타낸 단면도이다. 도 2는 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 일 실시예를 나타낸 평면도이다. 도 3은 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 일 실시예를 나타낸 저면도이다. 도 4는 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 다른 실시예를 나타낸 단면도이다. 이 때, 도 1은 도 2에 도시된 AA'선에 따른 단면도를 나타낸 것이다.
본 실시예에 따르면, 도 1 내지 도 3에 도시된 바와 같이, 절연층(110), 절연층(110)의 일면에 형성되며, 캐비티(cavity, 136)가 형성된 제1 전도층(130), 절연층(110)의 타면에 형성되며, 캐비티(136)를 커버하는 제1 방열부(142) 및 제1 방열부(142)와 전기적으로 절연된 제1 회로부(144)로 구획되는 제2 전도층(140), 및 캐비티(136)에 수용되며, 제1 회로부(144)와 와이어 본딩(wire-bonding)되는 발광 다이오드(LED, light emitting diode, 150)를 포함하는 발광다이오드 패키지(LED package, 100)가 제시된다.
이와 같은 본 실시예에 따르면, 발광다이오드(150)의 하면에 제1 방열부(142)가 배치되고, 발광다이오드(150)의 측면에 제1 전도층(130)이 배치됨으로써, 발광다이오드(150)에서 발생되는 열이 외부로 효과적으로 방출될 수 있어, 발광다이오드 패키지(100)의 발열 특성이 향상될 수 있다.
또한, 발광다이오드(150)의 패키징을 위해 별도의 리드 프레임(lead frame) 및 인쇄회로기판이 불필요하게 됨으로써, 이에 따르는 표면실장기술(SMT, surface mount technology) 및 리플로우(reflow) 공정 등이 생략될 수 있으므로, 결과적으로 제조 단가 및 제품 단가를 절감할 수 있다.
그리고, 제1 회로부(144)와 발광다이오드(150)의 전극(152)을 와이어 본딩에 의해 전기적으로 접속함으로써, 종래 발광다이오드(150)의 전기적 연결을 위해 수행되었으나, 큰 공정 비용을 차지하는 도금 공정을 생략할 수 있어, 제조 단가 및 제품 단가를 절감할 수 있다.
또한, 제2 전도층(140)의 일부는 제1 방열부(142)로, 나머지는 제1 회로부(144)로 이용하고, 캐비티(136)의 내부에 발광다이오드(150)를 수용함으로써, 제1 회로부(144)의 형성을 위하여 별도의 인쇄회로기판을 사용한다거나 별도의 층을 형성할 필요가 없으므로, 발광다이오드 패키지(100)를 보다 슬림(slim)화할 수 있다.
그리고, 하나의 절연층(110) 상에 복수의 발광다이오드(150)를 배치하여, 복 수의 발광다이오드 패키지(100)를 일괄적으로 제조할 시, 제1 회로부(144)의 배치 구조를 변경함에 따라 복수의 발광다이오드(150)를 필요에 따라 전기적 병렬 또는 직렬로 용이하게 변경할 수 있다. 이 때, 각 발광다이오드(150)를 전기적으로 병렬 연결되도록 제1 회로부(144)를 구성함으로써, 복수의 발광다이오드 패키지(100)를 발광다이오드(150) 단위로 각각 분리하여, 각 발광다이오드 패키지(100)를 단일 부품으로 사용할 수 있다.
이하, 도 1 내지 도 4를 참조하여, 본 실시예에 따른 발광다이오드 패키지(100)의 각 구성에 대하여 보다 상세히 설명하도록 한다.
먼저, 제1 전도층(130)은, 도 1 및 도 2에 도시된 바와 같이, 절연층(110)의 일면에 형성되며, 제1 전도층(130)에는, 발광다이오드(150)가 수용되는 캐비티(136)가 형성된다. 이와 같이, 절연층(110)의 일면에 제1 전도층(130)을 형성하고, 이 제1 전도층(130)에 발광다이오드(150)가 수용되는 캐비티(136)를 형성함으로써, 발광다이오드(150)에서 발생되는 열이 발광다이오드(150)의 측면 4곳으로부터 제1 전도층(130)을 통해 외부로 배출될 수 있다.
이에 따라, 발광다이오드(150)의 열이 발광다이오드(150)의 하면과 접한 제1 방열부(142)와 함께 제1 전도층(130)을 통해 효과적으로 방출될 수 있으므로, 발광다이오드 패키지(100)의 발열 특성이 향상될 수 있다.
한편, 제1 전도층(130)은, 도 4에 도시된 바와 같이, 캐비티(136)를 둘러싸는 제2 방열부(132) 및 제2 방열부(132)와 전기적으로 절연된 제2 회로부(134)로 구획될 수도 있다. 즉, 제1 전도층(130)의 일부를 제거함으로써, 제1 전도층(130)의 일부는, 발광다이오드(150)의 열을 방출하기 위해 발광다이오드(150)의 측면을 둘러싸는 제2 방열부(132)가 될 수 있고, 나머지 일부는, 제1 방열부(142)와 전기적으로 절연되며, 절연층(110)에 형성된 비아(120)를 통해 후술할 제1 회로부(144)와 전기적으로 연결되는 제2 회로부(134)가 될 수 있다.
이와 같이, 제1 전도층(130)의 일부를 제2 회로부(134)로 이용함에 따라, 추가적인 회로를 구성하기 위한 별도의 층이나 인쇄회로기판 등이 필요치 않으므로, 보다 소형화되고 슬림화된 발광다이오드 패키지(100)가 구현될 수 있다.
제2 전도층(140)은, 도 1 및 도 3에 도시된 바와 같이, 절연층(110)의 타면에 형성되며, 이러한 제2 전도층(140)은, 캐비티(136)에 수용되는 발광다이오드(150)의 열을 방출 가능하도록 캐비티(136)를 커버하는 제1 방열부(142) 및 이 제1 방열부(142)와 전기적으로 절연되며 발광다이오드(150)와 전기적으로 접속된 제1 회로부(144)로 구획된다.
여기서, 제1 방열부(142)는 제1 전도층(130)에 형성된 캐비티(136)의 위치에 상응하도록 형성된다. 즉, 제1 방열부(142)는, 도 3에 도시된 바와 같이, 캐비티(136)에 대응되는 영역을 포함한 영역에 형성됨으로써, 발광다이오드(150)의 열을 보다 효과적으로 방출할 수 있다.
또한, 제1 회로부(144)는 도 1에 도시된 바와 같이, 발광다이오드(150)의 전극(152)과 와이어 본딩되며, 이러한 제1 회로부(144)가 외부 전원과 전기적으로 연결됨으로써, 발광다이오드(150)에 전기를 공급하게 된다.
이와 같이, 제2 전도층(140)의 일부는 제1 방열부(142)로, 나머지는 제1 회로부(144)로 이용함으로써, 제1 회로부(144)의 형성을 위하여 별도의 인쇄회로기판을 사용한다거나 별도의 층을 형성할 필요가 없으므로, 발광다이오드 패키지(100)를 보다 슬림화, 소형화할 수 있다.
이 때, 도 3에 도시된 바와 같이, 캐비티(136)는 제1 전도층(130)에 복수로 형성되고, 이러한 캐비티(136) 각각에는 복수의 발광다이오드(150) 각각이 실장될 수 있다. 또한, 제1 회로부(144)는 발광다이오드(150)의 전극(152) 중 양극을 서로 전기적으로 연결하고, 음극을 서로 전기적으로 연결함으로써, 복수의 발광다이오드(150)를 전기적으로 병렬 연결할 수 있다.
이와 같이, 하나의 절연층(110) 상에 복수의 발광다이오드(150)를 배치하여, 복수의 발광다이오드 패키지(100)를 일괄적으로 제조할 시, 각 발광다이오드(150)를 전기적으로 병렬 연결되도록 제1 회로부(144)를 구성함으로써, 복수의 발광다이오드 패키지(100)를 발광다이오드(150) 단위로 각각 분리하여, 각 발광다이오드 패키지(100)를 단일 부품으로 사용할 수 있다.
한편, 제1 회로부(144) 및 제1 방열부(142)는, 절연층(110)의 타면에 제2 전도층(140)을 형성하고, 이러한 제2 전도층(140)의 일부를 에칭 등의 공정에 의해 제거함으로써, 형성될 수 있다. 이에 대해서는 이하 도 5 내지 도 17을 참조하여, 발광다이오드 패키지(도 10의 200) 제조 방법의 일 실시예를 제시하는 부분에서 보다 상세히 설명하도록 한다.
발광다이오드(150)는, 도 1에 도시된 바와 같이, 제1 전도층(130)의 캐비 티(136) 내부에 수용되며, 외부 전원으로부터 전기를 공급 받기 위해 제1 회로부(144)와 와이어 본딩된다. 이와 같이, 발광다이오드(150)가 제1 전도층(130)상에 돌출되지 않도록 제1 전도층(130)의 캐비티(136) 내부에 수용됨으로써, 발광다이오드 패키지(100)를 보다 슬림화할 수 있다.
이 경우 절연층(110)에는, 도 1에 도시된 바와 같이, 제1 회로부(144)가 캐비티(136)로 노출되도록 수용홀(114)이 형성되며, 발광다이오드(150)는, 이러한 수용홀(114)에 매립되어 제1 방열부(142)와 접하게 된다. 즉, 절연층(110)에는 캐비티(136) 및 제1 방열부(142)의 위치와 대응되도록 수용홀(114)이 형성됨으로써, 발광다이오드(150)가 실장되기 위한 공간이 제공될 수 있다.
이에 따라, 발광다이오드(150)가 제1 방열부(142)에 직접적으로 접촉되어 열전달 효율이 향상되므로, 발광다이오드 패키지(100)의 방열 특성이 향상될 수 있다.
한편, 발광다이오드(150)의 일면에는 전극(152)이 형성되며, 발광다이오드(150)는 전극(152)이 형성되지 않은 타면이 제1 방열부(142)를 향하도록 배치된다. 이와 같이 전극(152)이 형성되지 않은 발광다이오드(150)의 하면이 제1 방열부(142)를 향함에 따라, 발광다이오드(150)와 제1 방열부(142)의 접촉 면적이 증가된다. 따라서, 보다 효과적으로 발광다이오드(150)의 열이 외부로 배출될 수 있다.
또 한편, 절연층(110)에는, 도 1에 도시된 바와 같이, 제1 회로부(144)가 캐비티(136)로 노출되도록 제1 회로부(144) 일부의 위치와 대응되게 관통홀(112)이 형성되며, 와이어(160)가 이러한 관통홀(112)을 관통하여, 발광다이오드(150)의 전 극(152)과 제1 회로부(144)를 전기적으로 연결시킨다.
이와 같이 관통홀(112)을 통해 제1 회로부(144)와 발광다이오드(150)의 전극(152)을 와이어 본딩에 의해 전기적으로 접속함으로써, 종래 발광다이오드(150)의 전기적 연결을 위해 수행되었던 도금 공정 등을 생략할 수 있어, 제조 단가 및 제품 단가를 절감할 수 있다.
즉, 일반적인 인쇄회로 기판 공정에 있어, 도금 공정은 큰 공정 비용을 차지하게 되어, 전체적인 비용 및 단가를 증가시키게 된다. 그러나, 본 실시예의 경우, 이러한 공정을 생략할 수 있어, 제조 단가 및 제품 단가를 현저히 절감할 수 있다.
이와 같은 관통홀(112) 및 수용홀(114)은, 절연층(110)의 일부를 레이져(laser) 등을 이용하여 제거함으로써 형성될 수 있다. 이에 대해서는 이하 도 5 내지 도 17을 참조하여, 발광다이오드 패키지(도 10의 200) 제조 방법의 일 실시예를 제시하는 부분에서 보다 상세히 설명하도록 한다.
형광체(170)는, 제1 전도층(130)의 캐비티(136), 절연층(110)의 수용홀(114) 및 관통홀(112)을 충전됨으로써, 발광다이오드(150)가 몰딩(molding)될 수 있다. 또한, 형광체(170) 상에는 색상을 표시할 수 있는 디스플레이가 적층될 수도 있다.
이하, 도 5 내지 도 17을 참조하여, 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법의 일 실시예에 대하여 설명하도록 한다.
도 5는 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 6 내지 도 10은 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다. 도 11 내지 도 15는 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법 일 실시예의 각 공정을 나타낸 평면도이다. 도 16 및 도 17은 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법 일 실시예의 각 공정을 나타낸 저면도이다.
본 실시예에 따르면, 도 5 내지 도 17에 도시된 바와 같이, 절연층(210)의 일면에, 캐비티(236)가 형성된 제1 전도층(230)을 형성하는 단계, 절연층(210)의 타면에, 캐비티(236)를 커버하는 제1 방열부(242) 및 제1 방열부(242)와 전기적으로 절연된 제1 회로부(244)로 구획되는 제2 전도층(240)을 형성하는 단계, 캐비티(236)에 발광다이오드(250)를 수용하는 단계, 및 제1 회로부(244)와 발광다이오드(250)를 와이어 본딩하는 단계를 포함하는 발광다이오드 패키지(200) 제조 방법이 제시된다.
이와 같은 본 실시예에 따르면, 발광다이오드(250)의 패키징을 위해 별도의 리드 프레임 및 인쇄회로기판이 불필요하게 됨으로써, 이에 따르는 표면실장기술 및 리플로우 공정 등이 생략될 수 있으므로, 결과적으로 제조 단가 및 제품 단가를 절감할 수 있다.
그리고, 제1 회로부(244)와 발광다이오드(250)의 전극(252)을 와이어 본딩에 의해 전기적으로 접속함으로써, 종래 발광다이오드(250)의 전기적 연결을 위해 수행되었으나, 큰 공정 비용을 차지하는 도금 공정을 생략할 수 있어, 제조 단가 및 제품 단가를 절감할 수 있다.
이하, 도 5 내지 도 17을 참조하여, 본 실시예에 따른 발광다이오드 패키지(200) 제조 방법의 각 공정에 대하여 보다 상세히 설명하도록 한다.
먼저, 도 6, 도 7, 도 11, 도 12, 도 16 및 도 17에 도시된 바와 같이, 절연층(210')의 일면에, 캐비티(236)가 형성된 제1 전도층(230)을 형성함과 동시에, 절연층(210')의 타면에, 제1 방열부(242) 및 제1 회로부(244)로 구획되는 제2 전도층(240)을 형성한다(S110). 발광다이오드(250)를 실장 하기 이전에, 방열 및 전기적 전달을 위한 영역과 발광다이오드(250)가 수용될 공간을 형성하는 공정으로, 이는 다음과 같이, 나누어 설명할 수 있다.
우선, 도 6, 도 11 및 도 16에 도시된 바와 같이, 일면에 제1 전도층(230')이 형성되고, 타면에 제2 전도층(240')이 형성된 절연층(210')을 제공한다(S112). 즉, 절연층(210')의 양면에 방열 영역 또는 회로 영역이 될 제1 전도층(230')과 제2 전도층(240')을 형성한다. 본 공정은, 절연층(210')의 양면에 기 형성된 제1 전도층(230')과 제2 전도층(240')을 적층하거나, 도금 또는 인쇄 등과 같은 다양한 방식에 의해 수행될 수도 있다.
이 때, 절연층(210')은 제1 전도층(230')과 제2 전도층(240') 보다 얇게 형성할 수 있다. 또한, 방열 효과를 고려하여 제1 전도층(230')과 제2 전도층(240') 중 어느 하나를 다른 하나 보다 두껍게 형성할 수도 있다.
한편, 본 공정의 수행하기 이전 또는 도중에, 절연층(210')에 비아(도 4의 120)를 형성할 수도 있으며, 이러한 비아(도 4의 120)는 추후 형성될 제1 회로 부(244)와 제2 회로부(도 4의 134)를 서로 전기적으로 연결시킬 수 있다. 이 경우, 비아(도 4의 120)는, 절연층(210')에 형성된 비아홀 내에 전도성 물질을 도금하거나, 전도성 페이스트를 충전하는 등 공지된 다양한 방식에 의해 형성할 수 있음은 물론이다.
이어서, 도 7, 도 12 및 도 17에 도시된 바와 같이, 에칭에 의하여, 제1 전도층(230') 및 제2 전도층(240')의 일부를 제거한다(S114). 포토리소그래피 등의 방식에 의해 제1 전도층(230') 및 제2 전도층(240') 상에 에칭 레지스트를 형성한 뒤, 제1 전도층(230') 및 제2 전도층(240') 중, 에칭 레지스트가 형성되지 않고 노출된 영역을 제거한다.
이에 따라, 제1 전도층(230)에는 발광다이오드(250)가 실장되기 위한 캐비티(236)가 형성되며, 제2 전도층(240)은 발광다이오드(250)의 열을 외부로 방출하도록 캐비티(236)를 커버하는 제1 방열부(242) 및 제1 방열부(242)와 전기적으로 절연되며 발광다이오드(250)와 와이어 본딩되어 외부로부터 전기를 공급하는 제1 회로부(244)로 구획된다.
이와 같이, 제2 전도층(240)의 일부는 제1 방열부(242)로, 나머지는 제1 회로부(244)로 이용함으로써, 제1 회로부(244)의 형성을 위하여 별도의 인쇄회로기판을 사용한다거나 별도의 층을 형성할 필요가 없으므로, 발광다이오드 패키지(200)를 보다 슬림화, 소형화할 수 있다.
한편, 상술한 바와 같이, 제1 전도층(230)의 일부를 제거하여 캐비티(236)를 형성함에 있어, 제1 전도층(230)을 캐비티(236)를 둘러싸는 제2 방열부(도 4의 132) 및 제2 방열부(도 4의 132)와 전기적으로 절연된 제2 회로부(도 4의 134)로 구획할 수도 있다. 즉, 제1 전도층(230)의 일부를 더 제거함으로써, 제1 전도층(230)의 일부는, 발광다이오드(250)의 열을 방출하기 위해 발광다이오드(250)의 측면을 둘러싸는 제2 방열부(도 4의 134)가 될 수 있고, 나머지 일부는, 제1 방열부(242)와 전기적으로 절연되며, 절연층(210')에 형성된 비아(도 4의 120)를 통해 제1 회로부(244)와 전기적으로 연결되는 제2 회로부가 될 수 있다.
이와 같이, 제1 전도층(230)의 일부를 제2 회로부(도 4의 134)로 이용함에 따라, 추가적인 회로를 구성하기 위한 별도의 층이나 인쇄회로기판 등이 필요치 않으므로, 보다 소형화되고 슬림화된 발광다이오드 패키지(200)가 구현될 수 있다.
본 실시예의 경우, 제1 전도층(230)과 제2 전도층(240)이 동시에 형성되는 경우를 일 예로서 제시하였으나, 이외에 제1 전도층(230)을 형성한 뒤 제2 전도층(240)을 형성하는 등과 같이 공정 순서의 변경이 가능함은 물론이다.
또 한편, 제1 전도층(230)에 캐비티(236)를 형성하고, 제2 전도층(240) 중 일부를 제1 회로부(244)로 구성함에 있어, 도 12에 도시된 바와 같이, 복수의 발광다이오드(250)가 각각 실장되도록 제1 전도층(230)에 캐비티(236)를 복수로 형성하고, 제1 회로부(244)를 복수의 발광다이오드(250)가 전기적으로 병렬 연결되도록 형성할 수 있다.
이와 같이, 하나의 절연층(210') 상에 복수의 발광다이오드(250)를 배치하여, 복수의 발광다이오드 패키지(200)를 일괄적으로 제조할 시, 각 발광다이오드(250)를 전기적으로 병렬 연결되도록 제1 회로부(244)를 구성함으로써, 복수의 발광다이오드 패키지(200)를 발광다이오드(250) 단위로 각각 분리하여, 각 발광다이오드 패키지(200)를 단일 부품으로 사용할 수 있다.
다음으로, 도 8 및 도 13에 도시된 바와 같이, 절연층(210')에, 제1 회로부(244)가 캐비티(236)로 노출되도록 관통홀(212) 및 수용홀(214)을 형성한다(S120). 캐비티(236)에 의해 외부로 노출되는 절연층(210')에, 예를 들어, 레이져 등을 이용하여 수용홀(214) 및 관통홀(212)을 형성한다.
여기서, 수용홀(214)은 절연층(210)에 캐비티(236) 및 제1 방열부(242)의 위치와 대응되도록 형성되어, 발광다이오드(250)가 실장되기 위한 공간이 제공될 수 있다. 이에 따라, 발광다이오드(250)가 제1 방열부(242)에 직접적으로 접촉되어 열전달 효율이 향상되므로, 발광다이오드 패키지(200)의 방열 특성이 향상될 수 있다.
또한, 관통홀(212)은, 절연층(210)에 제1 회로부(244)가 캐비티(236)로 노출되도록 제1 회로부(244) 일부의 위치와 대응되게 형성되며, 이 관통홀(212)은 이후 발광다이오드(250)의 전극(252)과 제1 회로부(244)의 와이어 본딩을 위한 통로로 제공된다.
다음으로, 도 9 및 도 14에 도시된 바와 같이, 발광다이오드(250)가 제1 방열부(242)와 접하도록 수용홀(214)에 매립시켜, 캐비티(236)에 발광다이오드(250)를 수용한다(S130). 즉, 전술한 바와 같이, 절연층(210)에는 제1 방열부(242)를 노출시키는 수용홀(214)이 형성되므로, 발광다이오드(250)가 이러한 수용홀(214)에 매립됨으로써, 캐비티(236) 내에 수용될 수 있다.
이 때, 발광다이오드(250)의 일면에는 전극(252)이 형성되며, 발광다이오드(250)는 전극(252)이 형성되지 않은 타면이 제1 방열부(242)를 향하도록 배치된다. 이와 같이 전극(252)이 형성되지 않은 발광다이오드(250)의 하면이 제1 방열부(242)를 향함에 따라, 발광다이오드(250)와 제1 방열부(242)의 접촉 면적이 증가된다. 따라서, 보다 효과적으로 발광다이오드(250)의 열이 외부로 배출될 수 있다.
다음으로, 도 9 및 도 14에 도시된 바와 같이, 관통홀(212)을 통해 제1 회로부(244)와 발광다이오드(250)의 전극(252)을 와이어 본딩한다(S140). 즉, 상술한 바와 같이, 절연층(210)에는 수용홀(214) 이외에 관통홀(212)도 형성되므로, 이 관통홀(212)을 통해 와이어(260)를 관통시켜 발광다이오드(250)의 전극(252)과 제1 회로부(244)를 전기적으로 연결시킬 수 있다.
이와 같이 관통홀(212)을 통해 제1 회로부(244)와 발광다이오드(250)의 전극(252)을 와이어 본딩에 의해 전기적으로 접속함으로써, 종래 발광다이오드(250)의 전기적 연결을 위해 수행되었던 도금 공정 등을 생략할 수 있어, 제조 단가 및 제품 단가를 절감할 수 있다.
다음으로, 도 10 및 도 15에 도시된 바와 같이, 캐비티(236)에 형광체를 충전하여, 발광다이오드(250)를 몰딩한다(S150). 즉, 제1 전도층(230)의 캐비티(236), 절연층(210)의 수용홀(214) 및 관통홀(212)을 형광체로 충전시킴으로써, 발광다이오드(250)를 몰딩할 수 있다. 이 후, 형광체 상에 색상을 표시할 수 있는 디스플레이가 적층될 수도 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
도 1은 본 발명의 일 측면에 따른 발광다이오드 패키지의 일 실시예를 나타낸 단면도.
도 2는 본 발명의 일 측면에 따른 발광다이오드 패키지의 일 실시예를 나타낸 평면도.
도 3은 본 발명의 일 측면에 따른 발광다이오드 패키지의 일 실시예를 나타낸 저면도.
도 4는 본 발명의 일 측면에 따른 발광다이오드 패키지의 다른 실시예를 나타낸 단면도.
도 5는 본 발명의 다른 측면에 따른 발광다이오드 패키지 제조 방법의 일 실시예를 나타낸 순서도.
도 6 내지 도 10은 본 발명의 다른 측면에 따른 발광다이오드 패키지 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
도 11 내지 도 15는 본 발명의 다른 측면에 따른 발광다이오드 패키지 제조 방법 일 실시예의 각 공정을 나타낸 평면도.
도 16 및 도 17은 본 발명의 다른 측면에 따른 발광다이오드 패키지 제조 방법 일 실시예의 각 공정을 나타낸 저면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 발광다이오드 패키지 110: 절연층
112: 관통홀 114: 수용홀
120: 비아 130: 제1 전도층
132: 제2 방열부 134: 제2 회로부
136: 캐비티 140: 제2 전도층
142: 제1 방열부 144: 제1 회로부
150: 발광다이오드 152: 전극
160: 와이어 170: 형광체

Claims (16)

  1. 절연층;
    상기 절연층의 일면에 형성되며, 캐비티(cavity)가 형성된 제1 전도층;
    상기 절연층의 타면에 형성되며, 상기 캐비티를 커버하는 제1 방열부 및 상기 제1 방열부와 전기적으로 절연된 제1 회로부로 구획되는 제2 전도층; 및
    상기 캐비티에 수용되며, 상기 제1 회로부와 와이어 본딩(wire-bonding)되는 발광다이오드(LED, light emitting diode)를 포함하는 발광다이오드 패키지(LED package).
  2. 제1항에 있어서,
    상기 절연층에는, 상기 제1 회로부가 상기 캐비티로 노출되도록 관통홀이 형성되며,
    상기 발광다이오드는, 상기 관통홀을 통해 상기 제1 회로부와 와이어 본딩되는 것을 특징으로 하는 발광다이오드 패키지.
  3. 제1항에 있어서,
    상기 절연층에는, 상기 제1 방열부가 상기 캐비티로 노출되도록 수용홀이 형 성되며,
    상기 발광다이오드는, 상기 제1 방열부와 접하도록 상기 수용홀에 매립되는 것을 특징으로 하는 발광다이오드 패키지.
  4. 제1항에 있어서,
    상기 발광다이오드는, 일면에 전극이 형성되며, 타면이 상기 제1 방열부를 향하도록 배치되는 것을 특징으로 하는 발광다이오드 패키지.
  5. 제1항에 있어서,
    상기 제1 전도층은, 상기 캐비티를 둘러싸는 제2 방열부 및 상기 제2 방열부와 전기적으로 절연된 제2 회로부로 구획되는 것을 특징으로 하는 발광다이오드 패키지.
  6. 제5항에 있어서,
    상기 제1 회로부와 상기 제2 회로부가 서로 전기적으로 연결되도록 상기 절연층에 형성되는 비아(via)를 더 포함하는 발광다이오드 패키지.
  7. 제1항에 있어서,
    상기 캐비티 및 상기 발광다이오드는 각각 복수개이며,
    상기 복수의 발광다이오드 각각은, 상기 복수의 캐비티에 각각 수용되는 것을 특징으로 하는 발광다이오드 패키지.
  8. 제7항에 있어서,
    상기 제1 회로부는, 상기 복수의 발광다이오드를 전기적으로 병렬 연결하는 것을 특징으로 하는 발광다이오드 패키지.
  9. 절연층의 일면에, 캐비티가 형성된 제1 전도층을 형성하는 단계;
    상기 절연층의 타면에, 상기 캐비티를 커버하는 제1 방열부 및 상기 제1 방열부와 전기적으로 절연된 제1 회로부로 구획되는 제2 전도층을 형성하는 단계;
    상기 캐비티에 발광다이오드를 수용하는 단계; 및
    상기 제1 회로부와 상기 발광다이오드를 와이어 본딩하는 단계를 포함하는 발광다이오드 패키지 제조 방법.
  10. 제9항에 있어서,
    상기 발광다이오드를 와이어 본딩하는 단계 이전에,
    상기 절연층에 상기 제1 회로부가 상기 캐비티로 노출되도록 관통홀을 형성하는 단계를 더 포함하며,
    상기 발광다이오드는, 상기 관통홀을 통해 상기 제1 회로부와 와이어 본딩되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  11. 제9항에 있어서,
    상기 발광다이오드를 수용하는 단계 이전에,
    상기 절연층에 상기 제1 방열부가 상기 캐비티로 노출되도록 수용홀을 형성하는 단계를 더 포함하며,
    상기 발광다이오드는, 상기 제1 방열부와 접하도록 상기 수용홀에 매립되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  12. 제9항에 있어서,
    상기 발광다이오드는, 일면에 전극이 형성되며, 타면이 상기 제1 방열부를 향하도록 배치되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  13. 제9항에 있어서,
    상기 제1 전도층은, 상기 캐비티를 둘러싸는 제2 방열부 및 상기 제2 방열부와 전기적으로 절연된 제2 회로부로 구획되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  14. 제13항에 있어서,
    상기 발광다이오드를 수용하는 단계 이전에,
    상기 절연층에, 상기 제1 회로부와 상기 제2 회로부가 서로 전기적으로 연결되도록 비아를 형성하는 단계를 더 포함하는 발광다이오드 패키지 제조 방법.
  15. 제9항에 있어서,
    상기 캐비티 및 상기 발광다이오드는 각각 복수개이며,
    상기 복수의 발광다이오드 각각은, 상기 복수의 캐비티에 각각 수용되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  16. 제15항에 있어서,
    상기 제1 회로부는, 상기 복수의 발광다이오드를 전기적으로 병렬 연결하는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
KR1020090021186A 2009-03-12 2009-03-12 발광다이오드 패키지 및 그 제조 방법 KR101000860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090021186A KR101000860B1 (ko) 2009-03-12 2009-03-12 발광다이오드 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021186A KR101000860B1 (ko) 2009-03-12 2009-03-12 발광다이오드 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100102893A KR20100102893A (ko) 2010-09-27
KR101000860B1 true KR101000860B1 (ko) 2010-12-14

Family

ID=43007755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021186A KR101000860B1 (ko) 2009-03-12 2009-03-12 발광다이오드 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101000860B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168420B1 (ko) 2010-08-02 2012-07-25 엘지이노텍 주식회사 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법
KR101195015B1 (ko) 2010-12-23 2012-10-29 엘지이노텍 주식회사 광패키지 및 그 제조방법
KR101211719B1 (ko) 2011-04-04 2012-12-12 엘지이노텍 주식회사 필름 타입의 광소자 패키지 및 그 제조 방법
KR101211708B1 (ko) 2011-04-04 2012-12-12 엘지이노텍 주식회사 필름 타입의 광소자 패키지 및 그 제조 방법
WO2013019033A2 (en) * 2011-07-29 2013-02-07 Lg Innotek Co., Ltd. Optical device package and method of manufacturing the same
KR101263805B1 (ko) 2011-04-04 2013-05-13 엘지이노텍 주식회사 광소자 패키지 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158497B1 (ko) * 2010-05-18 2012-06-21 엘지이노텍 주식회사 테이프 타입 광 패키지 및 그 제조 방법
WO2011136470A2 (en) * 2010-04-28 2011-11-03 Lg Innotek Co., Ltd. Optical package and manufacturing method thereof
TW201318082A (zh) 2011-09-02 2013-05-01 Lg Innotek Co Ltd 用於晶片封裝件之基板的製造方法及晶片封裝件的製造方法
CN102354720A (zh) * 2011-10-26 2012-02-15 苏州东山精密制造股份有限公司 一种led的封装方法及led封装结构
KR102033763B1 (ko) * 2013-01-28 2019-10-17 엘지이노텍 주식회사 방열 기판 및 이를 포함하는 광원 모듈
KR20190037741A (ko) 2017-09-29 2019-04-08 서울반도체 주식회사 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032804A (ja) 2004-07-20 2006-02-02 Koha Co Ltd 発光装置およびその製造方法
JP2006073699A (ja) 2004-09-01 2006-03-16 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
JP2006339224A (ja) 2005-05-31 2006-12-14 Tanazawa Hakkosha:Kk Ｌｅｄ用基板およびｌｅｄパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032804A (ja) 2004-07-20 2006-02-02 Koha Co Ltd 発光装置およびその製造方法
JP2006073699A (ja) 2004-09-01 2006-03-16 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
JP2006339224A (ja) 2005-05-31 2006-12-14 Tanazawa Hakkosha:Kk Ｌｅｄ用基板およびｌｅｄパッケージ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168420B1 (ko) 2010-08-02 2012-07-25 엘지이노텍 주식회사 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법
KR101195015B1 (ko) 2010-12-23 2012-10-29 엘지이노텍 주식회사 광패키지 및 그 제조방법
KR101211719B1 (ko) 2011-04-04 2012-12-12 엘지이노텍 주식회사 필름 타입의 광소자 패키지 및 그 제조 방법
KR101211708B1 (ko) 2011-04-04 2012-12-12 엘지이노텍 주식회사 필름 타입의 광소자 패키지 및 그 제조 방법
KR101263805B1 (ko) 2011-04-04 2013-05-13 엘지이노텍 주식회사 광소자 패키지 및 그 제조 방법
WO2013019033A2 (en) * 2011-07-29 2013-02-07 Lg Innotek Co., Ltd. Optical device package and method of manufacturing the same
WO2013019033A3 (en) * 2011-07-29 2013-04-11 Lg Innotek Co., Ltd. Optical device package and method of manufacturing the same
US9496469B2 (en) 2011-07-29 2016-11-15 Lg Innotek Co., Ltd. Method of fabricating an optical device package with an adhesive having a reflective material

Also Published As

Publication number Publication date
KR20100102893A (ko) 2010-09-27

Similar Documents

Publication Publication Date Title
KR101000860B1 (ko) 발광다이오드 패키지 및 그 제조 방법
JP4305896B2 (ja) 高輝度発光装置及びその製造方法
US10177283B2 (en) LED packages and related methods
US20050045903A1 (en) Surface-mounted light-emitting diode and method
KR101140961B1 (ko) 광학소자용 패키지 기판 및 제조방법
JP6706320B2 (ja) 強化構造を有するリードフレームを含むオプトエレクトロニクス部品
JP2011228671A (ja) 発光ダイオードチップ収納用パッケージ及びその基体の製造方法
KR20120022410A (ko) 발광소자 패키지 및 그 제조 방법
TWI469393B (zh) 發光二極體封裝結構及封裝方法
EP2188849A2 (en) Light emitting device
US11145795B2 (en) Light emitting apparatus and method for manufacturing same
US7535098B2 (en) Structure of substrate
US20200066943A1 (en) Light-emitting apparatus
KR20160096136A (ko) 장착 조립체 및 조명 디바이스
US8841172B2 (en) Method for forming package substrate
KR100937136B1 (ko) 복수의 패키지를 모듈화한 리드프레임을 이용한 발광다이오드 모듈
JP2009224411A (ja) Ｌｅｄ装置用パッケージ及びｌｅｄ装置
KR101279998B1 (ko) 고방열 ｃｏｂ ｌｅｄ 패키지
US20170069798A1 (en) Printed circuit board and light-emitting device including same
US9887179B2 (en) Light emitting diode device and light emitting device using the same
KR101216936B1 (ko) 발광 다이오드
KR101186646B1 (ko) 발광 다이오드
KR20160123682A (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR100609784B1 (ko) 일체형 방열판을 가지는 발광다이오드 패키지 및 멀티패키지 모듈
KR101220940B1 (ko) 방열 회로 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee