KR101195015B1 - 광패키지 및 그 제조방법 - Google Patents

광패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101195015B1
KR101195015B1 KR1020100133430A KR20100133430A KR101195015B1 KR 101195015 B1 KR101195015 B1 KR 101195015B1 KR 1020100133430 A KR1020100133430 A KR 1020100133430A KR 20100133430 A KR20100133430 A KR 20100133430A KR 101195015 B1 KR101195015 B1 KR 101195015B1
Authority
KR
South Korea
Prior art keywords
insulating film
solder resist
optical
region
optical package
Prior art date
Application number
KR1020100133430A
Other languages
English (en)
Other versions
KR20120071753A (ko
Inventor
백지흠
이지행
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100133430A priority Critical patent/KR101195015B1/ko
Publication of KR20120071753A publication Critical patent/KR20120071753A/ko
Application granted granted Critical
Publication of KR101195015B1 publication Critical patent/KR101195015B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 광패키지의 제조공정에 관한 것으로, 특히 절연성필름의 상부면에 솔더레지스트를 도포하는 1단계와 상기 솔더레지스트가 도포된 절연성필름에 기능성홀영역을 형성하는 2단계, 상기 솔더레지스트가 인쇄된 절연성필름의 이면에 회로패턴을 구현하는 3단계, 칩실장영역에 광소자를 실장하는 4단계, 상기 광소자를 포함하는 칩실장 영역을 매립하는 수지부를 형성하는 5단계를 포함하여 구성된다.
본 발명에 따르면, 광패키지의 제조공정에서 절연성필름에 솔더레지스트를 도포한 후에 기능성홀을 가공하는 공정을 수행하여, 솔더레지스트가 기능성홀 격벽에 도포되지 않는 구조, 즉, 기능성 홀 격벽에 인쇄되는 솔더레지스트의 공차의 최소화를 구현하여 광특성을 개선하고 공정비용을 감소할 수 있는 효과가 있다.

Description

광패키지 및 그 제조방법{OPTICAL PACKAGE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 광패키지의 구조 및 그 제조방법에 관한 것이다.
LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
도 1은 종래의 LED 패키지를 제조하는 공정을 도시한 공정도이다.
도시된 도면을 참조하면, 종래의 LED 패키지는 (a) 접착층(11)이 구비된 절연필름(10)을 준비하고, (b) 상기 절연필름(10)에 펀칭을 통해 (20)홀을 형성한 후,(c) 상기 절연필름(10)의 하면에 구리층(30)을 라미네이팅시킨 후, (d) 구리층을 패터닝해 회로패턴(10)을 형성하고, (e) 상기 회로패턴(10)에 표면처리 도금을 수행한 후, (f) 회로패턴 상에 솔더레지스트(40) 패턴을 인쇄하고, (g) 칩(50)을 실장하고, (h) 와이어(60) 본딩을 수행하고, (i) 몰딩재(70)를 처리하여 패키지를 완성하게 된다.
그러나, 상술한 공정에서는 회로패턴을 형성하는 (e) 공정 이후에, (f)솔더레지스트를 인쇄하는 공정이 수행되는바, 절연성필름의 상부면에 솔더레지스트가 도포되면서, 하부 금속층(31)이 형성되어 있는바 상기 홀(20) 부분에도 솔더레지스트(40)가 충진되게 된다. 충진되는 솔더레지스트(40)는 도시된 것처럼 홀(20)에 중심부(X)를 향해 점진적으로 증가되는 두께(공차)를 가지고 적층되게 된다. 특히 현재 솔더레지스트 인쇄공정에서는 이러한 공차(d1)가 100㎛ 이상이 되며, 이러한 솔더레지스트의 공차를 가지는 적층구조로 인해 광특성 저하를 가져오게 되며, 나아가 패턴의 정밀한 인쇄형상을 구현할 수 없는 문제가 발생하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 광패키지의 제조공정에서 절연성필름에 솔더레지스트를 도포한 후에 기능성홀을 가공하는 공정을 수행하여, 솔더레지스트가 기능성홀 격벽에 도포되지 않는 구조, 즉, 기능성 홀 격벽에 인쇄되는 솔더레지스트의 공차의 최소화를 구현하여 광특성을 개선하고 공정비용을 감소할 수 있는 광패키지의 제조공정 및 구조를 제공하는 데 있다.
상술한 과제를 해결하기 위한 수단으로서, 본 발명은 절연성필름의 상부면에 솔더레지스트를 도포하는 1단계; 상기 솔더레지스트가 도포된 절연성필름에 기능성홀영역을 형성하는 2단계; 상기 솔더레지스트가 인쇄된 절연성필름의 이면에 회로패턴을 구현하는 3단계; 칩실장영역에 광소자를 실장하는 4단계; 상기 광소자를 포함하는 칩실장 영역을 매립하는 수지부를 형성하는 5단계;를 포함하는 광패키지 제조 방법을 구현할 수 있도록 한다.
또한, 본 발명은 상기 1단계는 절연성필름의 하부에 커버필름을 부착한 상태로 솔더레지스트를 도포하는 단계이며, 상기 2단계는, 상기 상기 솔더레지스트가 도포된 절연성필름에 기능성홀을 기계적가공 후, 상기 커버필름을 제거하는 단계로 구현될 수 있다.
또한, 상기 2단계는, 절연성필름의 하부에 금속층을 라미네이트 한 후, 상기 기능성홀을 펀칭가공하는 단계일 수 있다.
또한, 상기 2단계의 기능성홀 영역의 형성공정은, 상기 절연성필름에 광소자의 실장위치에 대응되는 제1홀영역 및 방열 또는 전원공급을 위한 제2홀영역을 형성하는 공정으로 구현될 수 있다.
아울러, 상술한 제조공정에서의 상기 3단계는, 상기 광소자를 실장하는 칩실장영역과 와이어본딩영역을 포함하도록 구현하는 단계일 수 있다.
또한, 상기 4단계는, 상기 광소자를 칩실장영역에 실장하고, 와이어 본딩영역과 전기적 연결을 수행하는 단계일 수 있다.
또한, 상기 5단계는, 상기 광소자 및 와이어를 매립하는 구조로 수지부가 형성되는 단계일 수 있다. 이 경우 상기 수지부는 형광체 및 투명 레진(Resin)을 포함하는 물질로 볼록렌즈 형상으로 구현할 수 있다.
상술한 제조공정에 따른 광패키지의 구조는 다음과 같이 형성될 수 있다.
구체적으로는, 개구된 구조의 기능성홀영역을 구비하는 절연성필름; 상기 절연성필름 상부면에 인쇄된 솔더레지스트층; 상기 절연성필름의 하부에 적층되며 회로패턴을 구비한 금속층; 상기 기능성 홀영역의 상기 금속층 상에 실장되는 광소자; 상기 광소자 및 와이어 본딩부를 매립하는 수지부;를 포함하는 광패키지로 구현할 수 있다.
또한, 상기 기능성홀영역은, 상기 광소자의 실장위치에 대응되는 제1홀영역과 전원공급을 위한 제2홀영역을 포함할 수 있다.
그리고, 상기 회로패턴은, 상기 제1홀영역 상부에 형성되는 광소자를 실장하는 칩실장영역과 와이어본딩영역을 포함하여 구성될 수 있다.
또한, 상기 수지부는, 상기 광소자와 와이어를 매립하며, 형광체 및 투명 레진(Resin)을 포함하는 물질로 형성될 수 있다.
또한, 상기 회로패턴표면에는 은(Ag), 니켈(Ni), 구리(Cu), 백금(Pt), 팔라듐(Pd), 금(Au) 중 적어도 어느 하나의 물질로 구현되는 도금층이 더 구현될 수 있다. 아울러, 상기 절연성필름은 폴리이미드필름(polyimide film)일 수 있다.
본 발명에 따르면, 광패키지의 제조공정에서 절연성필름에 솔더레지스트를 도포한 후에 기능성홀을 가공하는 공정을 수행하여, 솔더레지스트가 기능성홀 격벽에 도포되지 않는 구조, 즉, 기능성 홀 격벽에 인쇄되는 솔더레지스트의 공차의 최소화를 구현하여 광특성을 개선하고 공정비용을 감소할 수 있는 효과가 있다.
도 1은 종래의 LED 패키지를 제조하는 공정을 도시한 공정도이다.
도 2a 및 도 2b는 본 발명에 따른 광패키지의 제조공정도를 도시한 것이다.
도 3은 본 발명에 따른 (c) 공정의 구현실시예와 비교예를 구체적으로 도시한 것이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에 따른 광패키지 및 그 제조방법은, 절연성 필름에 솔더레지스트를 선도포후, 펀칭공정을 구현하여 형성되는 광패키지의 구조를 제공함으로써, 광특성을 향상시키고, 기능성 홀 내벽에 인쇄되는 솔더레지스트의 공차를 제거하며, 정밀한 패턴 인쇄를 구현할 수 있는 기술을 제공하는 것을 그 요지로 한다.
도 2a 및 도 2b는 본 발명에 따른 광패키지의 제조공정도를 도시한 것이다.
도시된 도면을 참조하면, 본 발명에 따른 광패키지의 제조공정은 절연성필름의 상부면에 솔더레지스트를 도포하는 1단계와 상기 솔더레지스트가 도포된 절연성필름에 기능성홀영역을 형성하는 2단계, 그리고 상기 솔더레지스트가 인쇄된 절연성필름의 이면에 회로패턴을 구현하는 3단계, 칩실장영역에 광소자를 실장하는 4단계 및 상기 광소자를 포함하는 칩실장 영역을 매립하는 수지부를 형성하는 5단계를 포함하여 이루어질 수 있다.
각 단계별 세부공정을 첨부한 공정도를 참조하여 구체적으로 설명하면, 우선, 상기 1단계는 (a) 접착층(111)이 구비된 절연성필름(110)을 준비하고, (b) 상기 절연성필름(110)의 상부에 솔더레지스트층(140)을 형성한다. 본 공정은 스크린프린팅 공정을 통해 절연성필름(110) 상면에 솔더레지스트(140)을 도포하는 공정으로 이루어질 수 있다. 상기 절연성필름(110)은 절연성 필름기재일 수 있으며, 더욱 상세히는 폴리이미드필름을 이용할 수 있다. 이 경우 상기 솔더 레지스트는 일반적으로 폴리이미드는 전기적으로는 안정적이지만 그 색깔이 갈색 혹은 노란색 계열로 반사율이 좋지 않아 광효율이 떨어지는 문제를 고려하여, 상기 솔더 레지스트층(140)은 일반적 녹색 계열 솔더 레지스트가 아니라 화이트 솔더 레지스트를 도포하여 인쇄하는 것이 바람직하다.
이후, 2단계의 공정으로, (c) 상기 솔더레지스트(140)가 도포된 절연성필름(110)에 기능성홀영역(120, 121, 122)을 형성하는 공정이 수행된다. 상기 기능성홀 영역(120)은 추후 칩실장영역이 될 기능성홀이 형성된 공간인 제1홀영역(120)과 전원공급홀 또는 방열홀가 될 제2홀영역(121, 122)을 포함하는 개념이다. 본 공정에 의하면, 솔더레지스트가 도포된 상태에서 펀칭등의 기계적 가공을 통해 홀을 가공하게 되는바, 도 1에서 상술한 종래기술과 비교하여 기능성홀 내부에 축적되는 솔더레지스트가 거의 없게 되며, 기능성홀의 측벽부분에 인쇄되는 솔더레지스트의 두께(공차)도 거의 존재하지 않는다.
이후, 3단계의 공정으로, (d)~(e)공정처럼 절연성필름(110)의 하면에 금속층(130)을 라미네이트 시키고, 이후 상기 금속층(130)을 패터닝하여 회로패턴(131)을 구현한다. 나아가 (f)공정과 같이 상기 회로패턴에 은도금을 수행하여 표면도금이 가능하도록 표면처리 공정이 더 추가될 수 있다.
이후, (g)공정과 같이 제1홀영역(120)의 내부(이하, '칩실장영역'이라 한다.)에 금속층의 상부에 광소자(150)를 실장하고, (h) 상기 광소자(150)와 와이어(160)를 이용하여 본딩을 수행한 후, (i) 몰딩재(170)를 도포하여 패키징을 완료한다. 몰딩재의 도포공정은 구체적으로, 솔더 레지스트의 경계부에 상기 광소자를 포함하는 칩실장 영역을 매립하는 수지부를 형성하는 공정으로, 화이트 LED를 위해 제조된 형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부(170)를 형성하여 LED 패키지를 완성한다.
여기서 형광체 및 투명 레진을 과도포하는 경우 표면 장력으로 인해 도시된 바와 같은 볼록 렌즈 형상의 수지부(170)가 형성된다. 이에 의해, 기존의 봉지(Encapsulation) 및 플라스틱 렌즈를 동시에 형성할 수 있다.
도 3은 본 발명에 따른 (c) 공정의 구현 실시예를 구체적으로 도시한 것이다.
도 3을 참조하면, 본 실시예에서는 접착층을 구비한 절연성필름(110)의 하부에 커버필름(C)를 구비하여 공정을 수행하도록 할 수 있다.
즉, (a)에 도시된 것처럼, 절연성필름(110)의 하부에 커버필름(C)을 접착한 상태에서, (b) 상기 절연성필름(110)의 상부면에 솔더레지스트(140)을 도포한다. 구체적으로는 상기 절연성필름(110) 상에 스크린마스크(M)를 어라인하고, 이를 매개로 절연성필름상에 솔더레지스트(140)을 도포하는 공정으로 구현될 수 있다. (c) 공정에서 (c) 상기 솔더레지스트(140)가 도포된 절연성필름(110)에 기능성홀영역(120, 121, 122)을 형성하는 공정이 수행된다. 따라서, 기능성홀이 형성된 후, 솔더레지스트를 도포하는 공정이 아니라, 솔더레지스트도포 후 기능성홀을 펀칭기공하게 되는바, 기능성홀 내부에 축적되는 솔더레지스트가 거의 없게 되며, 기능성홀의 측벽부분에 인쇄되는 솔더레지스트의 두께(공차)도 거의 존재하지 않는다.
도 2b의 (i)단계의 완성된 광패키지의 구조를 참조하면, 상술한 제조공정에 따라 제조되는 광패키지는 다음과 같은 구조로 구현될 수 있다.
구체적으로는, 절연성필름(110)과, 절연성필름(110)의 상부면에 인쇄횐 솔더레지스트층(140)을 구비하게 된다. 또한, 상기 절연성필름(110)과 솔더레지스트층(140)을 동시에 관통하는 구조로 구현되는 기능성홀영역(120~122)를 구비하게 된다. 이 경우 상기 기능성홀의 측벽에는 솔더레지스트가 전혀 없거나 아주 미세한 정도만 남아, 공차가 없는 구조로 구현되게 된다.
나아가 상기 절연성필름(110)의 하부에 적층되며 회로패턴(131)을 구비한 금속층(130)과 상기 기능성 홀영역의 상기 금속층 상에 실장되는 광소자(150), 상기 광소자 및 와이어본딩부(160)를 매립하는 수지부(170)를 포함하여 구성될 수 있다.
이 경우, 폴리이미드필름(polyimide film)과 같은 필름 소재의 상기 절연성필름(110)에 형성되는 상기 기능성홀영역은, 상기 광소자의 실장위치에 대응되는 제1홀영역(120)과 방열 또는 전원공급을 위한 제2홀영역(121, 122)을 포함하여 구성될 수 있다. 이 경우 상기 제1홀영역(120)은 추후 광소자를 실장하는 칩실장영역으로 기능하게 된다.
또한, 상기 수지부(170)는, 상기 광소자(150)와 와이어(160)를 매립하는 구조로 형성되며, 바람직하게는 형광체 및 투명 레진(Resin)을 포함하는 물질로 형성됨이 바람직하다. 상기 투명 레진은 실리콘(Si)인 것이 바람직하다.
특히, 상기 회로패턴(131) 표면에는 은(Ag), 니켈(Ni), 구리(Cu), 백금(Pt), 팔라듐(Pd), 금(Au) 중 적어도 어느 하나의 물질로 구현되는 도금층이 더 형성될 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 절연성필름
111: 접착층
120: 기능성홀 영역(제1홀영역)
121, 122: 제2홀영역
130: 금속층
131: 회로패턴
140: 솔더레지스트
150: 광소자
160: 와이어
170: 수지부

Claims (14)

  1. 절연성필름의 상부면에 솔더레지스트를 도포하는 1단계;
    상기 솔더레지스트가 도포된 절연성필름에 기능성홀영역을 형성하는 2단계;
    상기 솔더레지스트가 인쇄된 절연성필름의 이면에 회로패턴을 구현하는 3단계;
    칩실장영역에 광소자를 실장하는 4단계;
    상기 광소자를 포함하는 칩실장 영역을 매립하는 수지부를 형성하는 5단계;
    를 포함하는 광패키지 제조 방법.
  2. 청구항 1에 있어서,
    상기 1단계는 절연성필름의 하부에 커버필름을 부착한 상태로 솔더레지스트를 도포하는 단계이며,
    상기 2단계는,
    상기 상기 솔더레지스트가 도포된 절연성필름에 기능성홀을 기계적가공 후, 상기 커버필름을 제거하는 단계로 구현되는 광패키지의 제조방법.
  3. 청구항 2에 있어서,
    상기 2단계는, 절연성필름의 하부에 금속층을 라미네이트 한 후, 상기 기능성홀을 펀칭가공하는 단계인 광패키지의 제조방법.
  4. 청구항 2에 있어서,
    상기 2단계의 기능성홀 영역의 형성공정은 ,
    상기 절연성필름에 광소자의 실장위치에 대응되는 제1홀영역 및 방열 또는 전원공급을 위한 제2홀영역을 형성하는 공정인 광패키지의 제조방법.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 3단계는,
    상기 광소자를 실장하는 칩실장영역과 와이어본딩영역을 포함하도록 구현하는 단계인 광패키지 제조 방법.
  6. 청구항 5에 있어서,
    상기 4단계는,
    상기 광소자를 칩실장영역에 실장하고, 와이어 본딩영역과 전기적 연결을 수행하는 단계인 광패키지 제조 방법.
  7. 청구항 6에 있어서,
    상기 5단계는,
    상기 광소자 및 와이어를 매립하는 구조로 수지부가 형성되는 광패키지의 제조방법.
  8. 청구항 7에 있어서,
    상기 수지부는 형광체 및 투명 레진(Resin)을 포함하는 물질로 볼록렌즈 형상으로 구현하는 광패키지의 제조방법.
  9. 개구된 구조의 기능성홀영역을 구비하는 절연성필름;
    상기 절연성필름 상부면에 인쇄된 솔더레지스트층;
    상기 절연성필름의 하부에 적층되며 회로패턴을 구비한 금속층;
    상기 기능성 홀영역의 상기 금속층 상에 실장되는 광소자;
    상기 광소자 및 와이어 본딩부를 매립하는 수지부;
    를 포함하는 광패키지.
  10. 청구항 9에 있어서,
    상기 기능성홀영역은,
    상기 광소자의 실장위치에 대응되는 제1홀영역과 전원공급을 위한 제2홀영역을 포함하는 광패키지.
  11. 청구항 9에 있어서,
    상기 회로패턴은,
    상기 제1홀영역 상부에 형성되는 광소자를 실장하는 칩실장영역과 와이어본딩영역을 포함하는 광패키지.
  12. 청구항 10에 있어서,
    상기 수지부는,
    상기 광소자와 와이어를 매립하며,
    형광체 및 투명 레진(Resin)을 포함하는 물질로 형성되는 볼록렌즈 형상인 광패키지.
  13. 청구항 10에 있어서,
    상기 회로패턴표면에는 은(Ag), 니켈(Ni), 구리(Cu), 백금(Pt), 팔라듐(Pd), 금(Au) 중 적어도 어느 하나의 물질로 구현되는 도금층이 더 구현된 광패키지.
  14. 청구항 9 내지 13 중 어느 한 항에 있어서,
    상기 절연성필름은 폴리이미드필름(polyimide film)인 광패키지.
KR1020100133430A 2010-12-23 2010-12-23 광패키지 및 그 제조방법 KR101195015B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100133430A KR101195015B1 (ko) 2010-12-23 2010-12-23 광패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100133430A KR101195015B1 (ko) 2010-12-23 2010-12-23 광패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120071753A KR20120071753A (ko) 2012-07-03
KR101195015B1 true KR101195015B1 (ko) 2012-10-29

Family

ID=46706676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100133430A KR101195015B1 (ko) 2010-12-23 2010-12-23 광패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101195015B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474564B (zh) * 2013-09-11 2016-05-04 深圳市通普科技有限公司 Cob封装结构及cob封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000860B1 (ko) 2009-03-12 2010-12-14 삼성전기주식회사 발광다이오드 패키지 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000860B1 (ko) 2009-03-12 2010-12-14 삼성전기주식회사 발광다이오드 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120071753A (ko) 2012-07-03

Similar Documents

Publication Publication Date Title
US8796717B2 (en) Light-emitting diode package and manufacturing method thereof
US20120002420A1 (en) LED module, LED package, and wiring substrate and method of making same
JP4910220B1 (ja) Ledモジュール装置及びその製造方法
WO2006028073A1 (ja) チップ部品型発光装置及びそのための配線基板
US20130200400A1 (en) Pcb having individual reflective structure and method for manufacturing light emitting diode package using the same
US20110101392A1 (en) Package substrate for optical element and method of manufacturing the same
TW201017921A (en) Compound semiconductor device package module structure and fabricating method thereof
JP2015111620A (ja) 発光デバイス及びその製造方法
JP2006190814A (ja) 発光素子用の配線基板
JPWO2013121708A1 (ja) 発光装置およびその製造方法
KR100699161B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR20100028134A (ko) 발광 다이오드 모듈
KR101719692B1 (ko) 인쇄 회로 기판과 이의 제조방법 및 이를 이용한 led 모듈과 led 램프
JP2019523560A (ja) 発光デバイス及びその製造方法
KR101195015B1 (ko) 광패키지 및 그 제조방법
KR101846356B1 (ko) 광소자 패키지 및 그 제조 방법
KR20110132729A (ko) Led를 구비한 백라이트 유닛 및 그 제조방법
KR101250381B1 (ko) 광패키지 및 그 제조방법
KR101250405B1 (ko) 광패키지 및 그 제조방법
JP2004241729A (ja) 発光光源、照明装置、表示装置及び発光光源の製造方法
KR20120014420A (ko) 발광 소자 패키지 및 발광 소자 패키지용 몸체의 제조 방법
KR101028243B1 (ko) 발광 모듈
JP2014195038A (ja) Led発光装置およびその製造方法
KR101128991B1 (ko) 사이드 뷰 광 패키지 및 그 제조 방법
CN217768371U (zh) MicroLED封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee