TW201318082A - 用於晶片封裝件之基板的製造方法及晶片封裝件的製造方法 - Google Patents

用於晶片封裝件之基板的製造方法及晶片封裝件的製造方法 Download PDF

Info

Publication number
TW201318082A
TW201318082A TW101131760A TW101131760A TW201318082A TW 201318082 A TW201318082 A TW 201318082A TW 101131760 A TW101131760 A TW 101131760A TW 101131760 A TW101131760 A TW 101131760A TW 201318082 A TW201318082 A TW 201318082A
Authority
TW
Taiwan
Prior art keywords
layer
forming
chip package
insulating film
wafer
Prior art date
Application number
TW101131760A
Other languages
English (en)
Inventor
Tea-Hyuk Kang
Hong-Il Kim
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110089073A external-priority patent/KR20130025643A/ko
Priority claimed from KR1020110125690A external-priority patent/KR101814818B1/ko
Priority claimed from KR1020110142517A external-priority patent/KR101814824B1/ko
Priority claimed from KR1020120028322A external-priority patent/KR101897102B1/ko
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201318082A publication Critical patent/TW201318082A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明提供一種晶片封裝件之基板和其製造方法，其包括：形成一下部接著層在一絕緣膜的下部中；形成一上部接著層在該絕緣膜的上部中以形成一基底材；形成通孔在該基底材中；以及形成一電路圖案層於該上部接著層上，因此有效改善了於製造晶片封裝件之後介於模鑄樹脂和絕緣膜之間的附著力度。

Description

用於晶片封裝件之基板的製造方法及晶片封裝件的製造方法
本發明係主張關於2011年09月02日申請之韓國專利申請案號10-2011-0089073、2011年11月29日申請之韓國專利申請案號10-2011-0125690、2011年12月26日申請之韓國專利申請案號10-2011-0142517、以及2012年03月20日申請之韓國專利申請案號10-2012-0028322之優先權。藉以引用的方式併入本文用作參考。
本發明係關於一種晶片封裝件之技術領域，更具體言之，一種用於晶片封裝件之基板的製造技術。
半導體或光學元件之相關技術正持續穩定地發展中以符合高密度化、小型化和高性能之需求。然而，卻因為封裝技術相對地落後於製造半導體的技術，近來試圖藉由發展相應之封裝技術來努力解決高性能、小型化和高密度化之需求。
關於半導體/光學元件封裝，矽晶片或LED(發光二極體)晶片、智慧(Smart)IC晶片和類似者可使用打線接合或引線覆蓋晶片(lead on chip)接合的方法將之附著於基板上。
圖1繪示一般智慧IC晶片封裝件之剖面圖式。
請參閱1，一般智慧IC晶片封裝件包括：一絕緣層20於當中形成有通孔；一電路圖案層10形成於該絕緣層20的一表面上； 及一IC晶片30被固著於該電路圖案層10上。
所述IC晶片30係藉由一導線40而電性連接到所述電路圖案層10。IC晶片30和導線40係藉由環氧樹脂和類似物所構成的模鑄部(molding part)50而加以塑模，模鑄部50被形成在如圖1所繪示之絕緣層20之上。
於此情況中，其問題肇因於該絕緣層20的表面欠缺表面能(surface energy)，接觸模鑄部50之邊界表面52的附著力的劣化。因此問題在於剝離現象發生使得模鑄部50和絕緣層20彼此分離，所以產品的可靠度和耐久度變差。
特別是，例如聚酰醯胺(Polyimide)在構成絕緣層20膜材之情形下，由於聚酰醯胺自身的特性，顯示出非常低的表面能和不佳的表面附著力，諸如剝離現象問題的發生令人格外重視。
本發明已將上述問題列入考量，且本發明係為防止模鑄部和用於晶片之基板彼此相互分離，還有改善產品之可靠性和耐久度，經由在製造用於晶片封裝件之基板時，預先成形下部接著層於絕緣層的下部之中，使用該絕緣膜以增加表面能。
根據本發明，提供有一種用於晶片封裝件之基板及其製造方法，包括：形成一下部接著層在一絕緣膜的下部之中；形成一上部接著層在該絕緣膜的上部之中以形成一基底材；形成通孔在該基底材之中；以及形成一電路圖案層於該上部接著層上。
在用於晶片封裝件之基板的製造方法當中，該下部接著層可藉由包含貼合(laminate)一預浸片在所述絕緣膜的下部上而加以形成。
用於晶片封裝件之基板的製造方法可進一步包含在該預浸片貼合之後，於所述預浸片之上形成表面粗糙度。
在用於晶片封裝件之基板的製造方法當中，該表面粗糙度之成形可藉由包含貼合一具有表面粗糙度的銅箔層於所述預浸片之下部以轉印該表面粗糙到該預浸片，並蝕刻所述銅箔層。
在用於晶片封裝件之基板的製造方法當中，該表面粗糙度所形成的Rz數值範圍可構成在3μm到10μm之範圍間。
在用於晶片封裝件之基板的製造方法當中，該絕緣膜可為聚亞醯胺(polyimide)、聚萘二甲酸乙二酯(Polyethylene naphthalate)或聚乙烯對苯二酸鹽(polyethyleneterephthalate)所形成。
在用於晶片封裝件之基板的製造方法當中，該接著層可為接著劑或粘合片(bonding sheet)所形成。
在用於晶片封裝件之基板的製造方法當中，該通孔係可藉由打孔製程(punching process)或雷射鑽孔(laser drill process)製程而形成，但非限定於此。
在用於晶片封裝件之基板的製造方法當中，該電路圖案層之形成係可藉由包含形成一金屬層於所述接著層之上，並蝕刻所述 金屬層以構成一電路圖案。於此，該金屬層可為銅(Cu)所製成，但非限定於此。
用於晶片封裝件之基板的製造方法可進一步包含選擇性的於所述電路圖案層之一表面上或者是於該電路圖案層形成後的兩表面上形成一鍍層。於此，該鍍層至少可包含鎳(Ni)和金(Au)之其一者。
為了解決前述問題之用於晶片封裝件之基板的製造方法可包含：固著(mounting)一晶片在前述方法所製造用於晶片封裝件之基板的下部接著層之下部；使用線材以電性連接該晶片和一電路圖案層；以及形成一模鑄部(molding part)，該模鑄部中嵌入有所述晶片和在該晶片的下部之所述線材。
根據本發明，該下部接著層可在用於晶片封裝件之基板製造過程中預先被形成於所述絕緣膜之中，因而能夠確保製程效率和穩定性。
而且，根據本發明，其優點在於當製造所述晶片封裝件時，介於絕緣膜和模鑄樹脂(molding resin)之間的附著力度得以增加，因而提高了晶片封裝件的可靠度和耐久度。
再者，根據本發明，當使用絕緣膜製造晶片封裝件時，諸如產品的輕量化、小體積和薄型化之附加效果能夠達成。
所包含的說明圖式用以提供對本發明之進一步瞭解，該附圖構成為本說明書之一部分。該圖式說明了本發明的具體實施例並加上內容敘述，作為解說本發明之原理。
茲關於本發明之示範實施例的詳細說明，現配合所附圖式說明如下。然而，該發明之所列的示範性實施例可用不同形式來呈體並且不設限於本文中所闡述的實施例。像提供這樣的說明實施例使得本揭露將更為全面和完整，並且將充分地傳達該發明的範疇給熟悉本技術領域之人士。此外，當被判斷為有關係到公眾所知悉之功能或架構的特定說明時，可以是本發明以外之非必要的部份，相應的說明亦被省略。進一步理解的是，這裡所使用的術語應被解說為具有呼應於說明書內文所稱之意義。關於施行類似功能和操作之元件，相同代號對照於說明書的相應元件。
圖2係為根據本發明之用於晶片封裝件之基板的製造方法流程圖式。
請參閱圖2，根據本發明之用於晶片封裝件之基板的製造方法可包含：形成一下部接著層在一絕緣膜的下部中(S1)；形成一上部接著層在該絕緣膜的上部中以製作一基底材(S3)；形成多個通孔在該基底材中(S5)；及形成一電路圖案層在該基底材的下部之中(S7)。因此，即使步驟S7之後未繪示於流程圖式之中，所述用於晶片封裝件之基板的製造方法進一步包含：選擇性地於所述電路圖案層的一表面上或者兩表面上形成一鍍層。
具體而言，步驟S1可以如下方式實施。
首先，製備所述絕緣膜。此時，該絕緣膜之材料可為聚醯亞胺(polyimide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate,PEN)或聚對苯二甲酸乙二醇酯(polyethyleneterephthalate,PET)的薄膜材料所構成，但所述材料非限定於此。
接著，該下部接著層被形成在所述絕緣膜之下部表面上。此時，所述下部接著層之成形係藉由貼合一預浸材料在該絕緣膜之下部之上，但所述材料非限定於此。因此，當下部接著層在製造用於晶片封裝件之基板時被預先形成的話，不需要於稍後形成一單獨的接著層，進而能夠提升製造過程的效率，並且因為使用相對價廉的預浸材料，生產成本得以降低。此外，所述於製造過程時所形成的下部接著層執行支撐層之功用，從而能夠確保製程穩定度。再加之，儘管絕緣膜的低表面能(surface energy)，在製造晶片封裝件時介於絕緣膜和模鑄部之間所形成的附著力度能夠提升。
於形成該下部接著層之後，所述接著層被形成在該絕緣膜的上部之上以製作所述之基底材(S3)。該接著層係為執行用於連結所述絕緣膜和於之後形成的電路圖案層之媒介功用的部件。接著層可藉由在所述絕緣膜的上部塗覆接著劑之後，施行一貼合製程的方法來加以形成，或者是可藉由貼附接合片到絕緣層的下部之後，施行貼合製程(laminating process)。
此時，接著層可由包含環氧樹脂、壓克力樹脂和聚醯亞胺樹脂的任何一者之材料所形成，更具體地，可為環氧樹脂或聚醯亞胺所構成。此外，為具有彈性，各類天然橡膠、塑化劑、硬化劑、 磷系阻燃劑和其他各類添加劑可被添加到構成接著層的材料上。再者，所述聚醯亞胺樹脂主要可用於熱聚醯亞胺(thermal polyimide)，而且亦可使用熱固樹脂。然而這僅為一範例。該接著層可為所有已開發和商業用途或者依據未來技術發展而能實施之具有接著特性的樹脂所構成。
接著，在步驟S3(S5)裡有至少一通孔被形成於所述基底材之中。所述通孔可包含一通孔其上固著一晶片，一通孔用以電性連結各層，一熱通孔(thermal via hole)用以易於散熱和一通孔成為對準各層之基準。此時，至於形成該通孔的方法，可使用打孔處理方法(punching processing method)、以雷射和類似方法之鑽孔製程，除此之外，可採用已開發和商業用途或者依據未來技術發展而能實施之所有形成通孔的方法。
與此同時，即使未繪示於流程圖中，一於所述下部接著層之一表面上形成表面粗糙度的製程可進一步在步驟S1和步驟S5之間實施。所述製程可如下方式實施。
首先，一電解銅箔被貼合於所述下部接著層之下部之中。此時，形成於所述電解銅箔之表面上的表面粗糙度被轉印到所述下部接著層，因而表面粗糙度被形成於該下部接著層之上。此時，形成於所述下部接著層中表面粗糙度之Rz數值可藉由調整諸如電解銅箔厚度的條件、貼合條件(例如溫度或壓力)和類似方法來加以調整。更具體地，Rz數值範圍可被形成在3μm到10μm之間，但並不限制於此。在表面粗糙度(Rz)少於3μm的情況中，當於 之後製作完整產品時，與模鑄部之附著力度的改善功效將難以達成。此外，當表面粗糙度Rz數值超過10μm時，構成表面粗糙度的微粒(grain)分離成粉末狀，因而造成於製造過程期間涉及到晶片封裝件之污染。
然後，當前述電解銅箔經由蝕刻製程所移除時，表面粗糙度便可形成在所述下部接著層上。所以，在模鑄樹脂灌注到下部接著層的下部之後，由於表面粗糙度之故，介於用於晶片封裝件之基板和模鑄樹脂的附著力度得以提升，而且晶片封裝件的可靠度和耐久度亦能夠改善。
在步驟S5中，所述通孔被形成於所述基底材中以後，所述電路圖案層被形成在該基底材的下部(S7)。此時，該電路圖案層之成形可如下實現之。首先，所述金屬層形成在所述基底材的下部。此時，該金屬層可由銅(Cu)所構成，但所述非限定於此。接著，經由蝕刻該金屬層而形成該電路圖案層。更具體地，所述金屬層之表面透過各種的化學處理而加以活性化，此後塗佈光阻以及實施曝光和顯影製程。待顯影製程完畢之後，藉由蝕刻製程成形所需電路，使得所述電路圖案層可藉由去除光阻而成形。
與此同時，即使在流程圖中並未限制，於步驟S7之後，形成所述鍍層於所述電路圖案層的一表面或兩表面上的一鍍膜製程可進一步加以實施。此時，鍍膜(plating)製程可為一電解鍍製程，且鍍膜材料可使用鎳(Ni)和金(Au)至少之一者。
藉由上述方法所製造用於晶片封裝件之基板係能有效提升介 於晶片封裝件之基板和模鑄樹脂之間的附著力(adhesive power)，雖然絕緣膜的使用也有效的改善晶片封裝件(例如COB類型)的可靠度和耐久性。此外，可達成額外的功效諸如產品輕量和小型化並且減薄厚度。
圖3和圖4係為根據本發明一示範實施例所概略繪示用於晶片封裝件之基板和晶片封裝件之製造方法的製程示範圖式。
請參閱圖2到圖4，如圖3(a)所繪示，首先製備一絕緣膜110。此時，該絕緣膜110可使用聚亞醯胺、PEN或PET所製成的材料，但所述材料非限制於如前述在圖2中之解釋。接著，如圖3(b)所繪示，一下部接著層130形成在所述絕緣膜110的下部之中。此時，該下部接著層130之成形可經由貼合預浸材料的方法來加以實施。另外，如圖3(c)所繪示，一絕緣層150形成在所述絕緣膜110的上部之中以製作成一基底材100。該接著層150之成形可在塗敷接著劑或在貼附接合片之後經由施行一貼合製程的方法來加以實現。
然後，如圖3(d)所繪示，通孔190形成於該基底材100之上。此時，關於形成該通孔的方法，可使用打孔處理製程或雷射鑽孔加工和類似方法。如前述在圖2中之說明，所述通孔可實施通孔的功能，諸如一光學元件在通孔上，即，固著一晶片在通孔，一通孔用以電性地連結各層，一熱通孔用以容易地散熱，和一通孔用以成為對準各層之基準。
如圖3(e)所繪示，所述通孔190於形成之後，一金屬層210 形成於該基底材100的上部之中，更明確地說，所述接著層150的上部。此時，形成該金屬層210的方法可藉由所述貼合製程來加以實現。構成金屬層210的材料可使用銅(Cu)，但所述材料非限制於如前述在圖2中之解釋。
接下來，透過各種化學處理之後所述金屬層之表面被活化，光阻被塗佈於其上，並施以曝光和顯影製程。因此，於顯影製程完畢後，藉由蝕刻製程構成所需電路圖案，如圖4(f)所繪示之一電路圖案層230經由剝離所述光阻而形成，進而生產製作出用於晶片封裝件之基板。
於此同時，一鍍層，未繪示於圖式中，可進一步藉由實施一鍍覆所述電路圖案層之製程而加以形成。至於這樣的鍍覆製程，可使用電解鍍製程。更具體地，根據於圖4(f)所繪之圖式，該鍍層可藉由使用金(Au)鍍覆在該電路圖案層230的上部而加以形成，亦可藉由使用鎳(Ni)鍍覆由通孔所曝露之電路圖案層230的下部而加以形成。
在經由前述製程所製造的用於晶片封裝件之基板後，一晶片310被固著在所述下部接著層130的下部之上，該晶片310和該電路圖案層130被黏合並使用導線330相互電性連結，一模鑄樹脂被灌注到所述晶片310的下部進而形成一嵌覆該晶片和該導線之模鑄部350，致使可製造一晶片封裝件。
圖5和圖6係為根據本發明的另一示範實施例所概略繪示用於晶片封裝件之基板和晶片封裝件之製造方法的製程示範圖式。 請參閱圖2到圖6，如圖5(a)所繪示，製備絕緣膜110且如5(b)所繪示，下部接著層130形成在該絕緣膜110的下部。
此外，如圖5(b)和圖5(c)所繪示，一電解銅箔800貼合在下部接著層130的下部。此時，形成於該電解銅箔800之表面上的表面粗糙度被轉印到下部接著層130。如前述在圖2中之說明，形成於下部接著層130之表面粗糙度的數值Rz可藉由調整諸如電解銅箔之厚度、貼合條件(例如溫度或壓力)而來加以調整。
接著，如圖5(d)所繪示，當經蝕刻製程移除電解銅箔時，其上形成有表面粗糙度120的結構可在下部接著層130上構成。此時，表面粗糙度131的數值Rz可在3μm到10μm之範圍間形成以改善與模鑄樹脂的黏著力度和防止製造期間的汙染，但所述非限制於如前述在圖2中之解釋。
如圖5(d)所繪示於表面粗糙度形成之後，接著層150形成在絕緣膜110的上部上從而作成基底材100。接著層150的成形可在塗敷接著劑或在貼附接合片之後經由施行一貼合製程的方法來加以實現，如前述於圖2到圖3中之說明。
接著，如圖5(e)所繪示，該通孔190可形成於該基底材100上。此時，通孔190的成形方法可使用打孔處理製程或雷射鑽孔加工和類似方法。
如圖6(f)於該通孔形成之後，該金屬層210形成在該基底材100的上部，更具體地，即接著層150的上部。此時，形成金屬層210的方法可藉由貼合製程來加以實現。構成金屬層210的材料可 使用銅(Cu)，但所述材料非限制於如前述在圖2中之解釋。
然後，如圖6(g)所繪之所述電路圖案層230可經由圖案化該金屬層210而加以形成從而製造用於晶片封裝件之基板。
於此同時，一鍍層，即便未繪示於圖式中，所述鍍覆層可進一步藉由實施針對所述電路圖案層的鍍覆製程而加以形成。鍍覆製程可使用如前述於圖2和圖4所說明的電解鍍製程。
在經過上述製程所製造的用於晶片封裝件之基板後，所述晶片被固著在所述下部接著層130的下部上，晶片310和電路圖案層230被黏合並使用導線330以彼此電性連結，嵌覆該晶片310和該導線330之所述模鑄樹脂350可經由於晶片310的下部覆以模鑄樹脂而形成，致使可製造一晶片封裝件。
依據本發明之示範實施例，用於晶片封裝件之基板的表面能可進一步藉由在下部接著層上形成表面粗糙度而增加，因此介於晶片和用於晶片封裝件之基板、以及介於晶片和模鑄部之間的附著力度能夠愈加提升，從而能夠製造具有改善之可靠度和耐久度的晶片封裝件。
圖7和圖8係為根據本發明之又一示範實施例所概略繪示用於晶片封裝件之基板和晶片封裝件之製造方法的製程示範圖式。
請參閱圖7到圖8，如圖7(a)所繪示，首先製備所述絕緣膜110。此時，關於絕緣膜110可使用聚亞醯胺、PEN或PET的材料所製成，但所述材料非限制於如前述在圖2中之解釋。接著，如圖7(b)所繪示，所述接著層150形成在所述絕緣膜110的上部上 從而製造所述基底材100。接著層150之成形可在塗敷接著劑或在貼附接合片之後經由施行所述貼合製程的方法來加以實現。
接著，如圖7(c)所繪示，在絕緣膜110的一表面上進行電漿處理，即，固著晶片310的表面，從而增進絕緣膜110之所述表面的粗糙度。換言之，藉由使用眾所知悉的氬(Ar)氣體，在塗覆有絕緣膜110之模鑄樹脂的一表面上進行電漿處理。
圖9係為表示根據本發明之製程於所述絕緣膜100上進行電漿處理。
請參閱圖9，該電漿處理係經離子化電漿氣體以形成由電子、中子和質子所組成之電漿，並使該離子化氣體接觸絕緣膜110。所述電漿包含氫、氧和氬電漿。在本發明中，使用眾所知悉的氬(Ar)氧體來進行絕緣膜110之電漿處理。
請再參閱圖9，在灌覆有模鑄樹脂之絕緣膜110的表面曝露於氫電漿410或氧電漿420的情況中，該氧電漿或氫電漿係與存在於灌覆有模鑄樹脂之絕緣膜110表面的氫原子或碳原子結合，所以氧電漿或氬電漿被分離為HO2或CO2。因此，灌覆有模鑄樹脂之絕緣膜110的表面粗糙度得以增加。
然而，當氬電漿430被曝露於灌覆有模鑄樹脂之絕緣膜110的表面時，該氬電漿430與存在於灌覆有模鑄樹脂之絕緣膜110表面的碳原子結合，並準確地附於灌覆有模鑄樹脂之絕緣膜110的表面。因此，灌覆有模鑄樹脂之絕緣膜110的表面粗糙度得以增加。
所以，當模鑄樹脂被塗覆在已改善粗糙度的表面時，該模鑄樹脂不易從所述絕緣膜110輕易剝離。所述模鑄樹脂不會從所述絕緣膜110被剝離的強度稱為”剝離強度”。以下表1顯示出依據電漿處理功率所呈現的剝離強度。
如以上於表1所示，當電漿功率增加時，剝離強度實質地提升。換言之，當電漿功率增加時，絕緣膜110的粗糙度相應地增加。
接著，如圖7(d)所繪示，該通孔190形成於該基底材100中。此時，成形該通孔190的方法可使用打孔處理製程或雷射鑽孔加工和類似方法。
如圖7(e)所繪示在該通孔形成之後，該金屬層210形成在該基底材100的上部，更具體地，在接著層150的上部。
然後，經由形成如圖8(f)所繪之所述電路圖案層230而製造出用於晶片封裝件之基板。
在經過上述製程所製造之用於晶片封裝件之基板後，一晶片310被固著在所述下部接著層130的下部上，該晶片310和電路圖案層130被黏合並使用一導線330以彼此電性連結，模鑄樹脂350被灌覆到晶片310的下部從而構成嵌覆該晶片和該導線的模鑄樹脂350，因而可製造一晶片封裝件。
如上文中所述之本發明的詳細說明中已以較佳實施例揭露，然熟習本項技術者應理解的是，舉凡與所述實施例等效之修改和變化皆不悖離本創作的精神或範疇之內。因此，顯而易見的是，本發明之前述說明不應被解讀為受限於所揭露的特定實施例，並且所揭露實施例之修改以及其他實施例當被涵蓋於下文之申請專利範圍所界定者和其等效者。
10‧‧‧電路圖案層
20‧‧‧絕緣層
30‧‧‧IC晶片
40‧‧‧導線
50‧‧‧模鑄部
52‧‧‧邊界表面
100‧‧‧基底材
110‧‧‧擴散單元
130‧‧‧下部接著層
131‧‧‧表面粗糙度
150‧‧‧接著層
190‧‧‧通孔
210‧‧‧金屬層
230‧‧‧電路圖案層
310‧‧‧晶片
330‧‧‧導線
350‧‧‧模鑄樹脂
410‧‧‧氫電漿
420‧‧‧氧電漿
430‧‧‧氬電漿
800‧‧‧電解銅箔
圖1係為繪示一習知智慧IC晶片封裝件之剖面圖式。
圖2係為根據本發明之用於晶片封裝件之基板的製造方法流程圖式。
圖3和圖4係為根據本發明一示範實施例所概略繪示用於晶片封裝件之基板和晶片封裝件之製造方法的製程示範圖式。
圖5和圖6係為根據本發明的另一示範實施例所概略繪示用於晶片封裝件之基板和晶片封裝件之製造方法的製程示範圖式。
圖7和圖8係為根據本發明之又一示範實施例所概略繪示用於晶 片封裝件之基板和晶片封裝件之製造方法的製程示範圖式。
圖9係為表示根據本發明之製程於所述絕緣膜100上進行電漿處理。
S1~S7‧‧‧步驟

Claims (16)

  1. 一種用於晶片封裝件之基板的製造方法，包括：形成一下部接著層在一絕緣膜的下部中；形成一上部接著層在該絕緣膜的上部中以形成一基底材；形成多個通孔在該基底材中；以及形成一電路圖案層於該接著層的上部上。
  2. 如申請專利範圍第1項所述之方法，其中該下部接著層係藉由包含貼合一預浸片在該絕緣膜之下部而形成。
  3. 如申請專利範圍第2項所述之方法，更包括於該預浸片貼合之後，在該預浸片上形成表面粗糙度。
  4. 如申請專利範圍第3項所述之方法，其中該表面粗糙度之形成係藉由包含貼合一具有表面粗糙度的銅箔層形成於該預浸片之下部以轉印該表面粗糙度到該預浸片，並蝕刻該銅箔層。
  5. 如申請專利範圍第3項所述之方法，其中該表面粗糙度所形成的Rz數值範圍在3μm到10μm之間。
  6. 如申請專利範圍第1項所述之方法，其中該絕緣膜係由聚亞醯胺(polyimide)、聚萘二甲酸乙二酯(Polyethylene naphthalate)，或聚乙烯對苯二酸鹽(polyethyleneterephthalate)所形成。
  7. 如申請專利範圍第1項所述之方法，其中該接著層係為接著劑或粘合片所形成。
  8. 如申請專利範圍第1項所述之方法，其中該通孔係藉由打孔製 程或雷射鑽孔製程而形成。
  9. 如申請專利範圍第1項所述之方法，其中該電路圖案層之形成係藉由包含形成一金屬層於該接著層上，並蝕刻該金屬層以構成一電路圖案。
  10. 如申請專利範圍第9項所述之方法，其中該金屬層係由銅(Cu)所製成。
  11. 如申請專利範圍第1項所述之方法，更包括選擇性地於該電路圖案層之一表面上或者是於該電路圖案層形成後的兩表面上形成一鍍層。
  12. 如申請專利範圍第11項所述之方法，其中該鍍層至少包括鎳(Ni)和金(Au)之其一者。
  13. 一種晶片封裝件的製造方法，其包括：固著一晶片在前述申請專利範圍第1項所製造用於晶片封裝件之基板的下部接著層之下部；使用一導線以電性連接該晶片和一電路圖案層；以及形成一模鑄部，該模鑄部中嵌入有該晶片和在該晶片之下部的該導線。
  14. 一種用於晶片封裝件之基板的製造方法，其包括：形成一接著層在一絕緣膜的上部上以製作一基底材；於該絕緣膜的下部上進行電漿處理；在該基底材中形成多個通孔；以及形成一電路圖案層於該接著層上。
  15. 如申請專利範圍第14項所述之方法，其中該電漿處理係為使用氬氣電漿加以施行。
  16. 一種晶片封裝件的製造方法，包括：固著一晶片在前述申請專利範圍第14項所製造用於晶片封裝件之基板的一絕緣膜上；使用一導線以電性連接該晶片和一電路圖案層；以及形成一模鑄部，該模鑄部塗覆有模塑樹脂且嵌入有該晶片和在該晶片之下部的該導線。
TW101131760A 2011-09-02 2012-08-31 用於晶片封裝件之基板的製造方法及晶片封裝件的製造方法 TW201318082A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020110089073A KR20130025643A (ko) 2011-09-02 2011-09-02 칩 패키지 부재 제조 방법
KR1020110125690A KR101814818B1 (ko) 2011-11-29 2011-11-29 스마트 ｉｃ용 기판
KR1020110142517A KR101814824B1 (ko) 2011-12-26 2011-12-26 칩 패키지 부재 제조 방법 및 그 칩 패키지 부재
KR1020120028322A KR101897102B1 (ko) 2012-03-20 2012-03-20 스마트 ic용 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법

Publications (1)

Publication Number Publication Date
TW201318082A true TW201318082A (zh) 2013-05-01

Family

ID=47757075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131760A TW201318082A (zh) 2011-09-02 2012-08-31 用於晶片封裝件之基板的製造方法及晶片封裝件的製造方法

Country Status (3)

Country Link
US (1) US9818714B2 (zh)
TW (1) TW201318082A (zh)
WO (1) WO2013032277A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822984B (zh) * 2019-04-01 2023-11-21 日商迪思科股份有限公司 積層器件晶片之製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069947A1 (en) * 2011-11-09 2013-05-16 Lg Innotek Co., Ltd. Tape carrier package and method of manufacturing the same
CN104576427A (zh) * 2013-10-29 2015-04-29 景硕科技股份有限公司 通讯芯片卡基板的制作方法
CN104616996A (zh) * 2013-11-05 2015-05-13 景硕科技股份有限公司 芯片卡基板的制作方法
US11710646B2 (en) 2018-10-11 2023-07-25 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out packaging method and fan-out packaging plate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152362A (ja) 1991-11-30 1993-06-18 Nitto Denko Corp 半導体装置の製法
JP3392992B2 (ja) * 1995-08-11 2003-03-31 日立化成工業株式会社 半導体パッケージ
US5773561A (en) * 1996-08-02 1998-06-30 International Business Machines Corporation Polymer sealants/adhesives and use thereof in electronic package assembly
EP1802186B1 (en) 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
JP3393026B2 (ja) 1996-12-24 2003-04-07 日立化成工業株式会社 半導体パッケ−ジ用チップ支持基板
JP3506002B2 (ja) 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
JP3688133B2 (ja) 1998-09-25 2005-08-24 日立化成工業株式会社 Ｃｓｐ基板用耐熱性接着シート及びそれを用いるｃｓｐ基板の製造方法
TW517502B (en) 1998-09-14 2003-01-11 Ibiden Co Ltd Printed circuit board and its manufacturing method
JP4133817B2 (ja) 2001-08-31 2008-08-13 住友ベークライト株式会社 樹脂組成物、プリプレグ、積層板および半導体パッケージ
KR100659579B1 (ko) * 2004-12-08 2006-12-20 한국전자통신연구원 발광 소자 및 발광 소자의 제조방법
KR100608610B1 (ko) 2004-12-20 2006-08-08 삼성전자주식회사 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP2010171403A (ja) 2008-12-22 2010-08-05 Hoya Corp 多層配線基板の製造方法およびウエハ一括コンタクトボード
KR101000860B1 (ko) 2009-03-12 2010-12-14 삼성전기주식회사 발광다이오드 패키지 및 그 제조 방법
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
KR20120053921A (ko) * 2010-11-18 2012-05-29 삼성전기주식회사 인쇄 회로 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822984B (zh) * 2019-04-01 2023-11-21 日商迪思科股份有限公司 積層器件晶片之製造方法

Also Published As

Publication number Publication date
WO2013032277A2 (en) 2013-03-07
WO2013032277A3 (en) 2013-04-25
US9818714B2 (en) 2017-11-14
US20140268619A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
TWI578469B (zh) 無凸塊增層式封裝體翹曲降低技術
TW201428908A (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
JP2015041773A (ja) インターポーザ基板およびその製造方法
TWI588912B (zh) 電子封裝件、封裝載板及兩者的製造方法
TW201318082A (zh) 用於晶片封裝件之基板的製造方法及晶片封裝件的製造方法
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
JP5296636B2 (ja) 半導体パッケージの製造方法
TW201328463A (zh) 嵌入電子元件之印刷電路板及其製造方法
TWI674657B (zh) 晶片封裝基板及其製造方法
JP2008147266A (ja) 半導体装置及びその製造方法
JP2007324569A (ja) 電子素子パッケージ及びその製造方法
JP5633096B2 (ja) 半導体パッケージ
JP2011097010A (ja) バンプを備えた印刷回路基板の製造方法
KR101814824B1 (ko) 칩 패키지 부재 제조 방법 및 그 칩 패키지 부재
TWI437670B (zh) 散熱基板之結構及其製程
KR101886423B1 (ko) 칩 패키지 부재 및 그 제조 방법
KR101776322B1 (ko) 칩 패키지 부재 제조 방법
TWI482249B (zh) 用於晶片封裝之基板及其製造方法
KR101897102B1 (ko) 스마트 ic용 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
JP2008205269A (ja) 半導体パッケージの製造方法、半導体パッケージ用基板、半導体パッケージ及び電子機器
US20200068721A1 (en) Package structure and manufacturing method thereof
TW201507566A (zh) 金屬基印刷電路板的製造方法
JP4930689B2 (ja) 多層半導体パッケージの製造方法
TW202107740A (zh) 精密金屬支架結構及其製作方法
JP2021044363A (ja) 半導体装置実装部品