JP4930689B2 - 多層半導体パッケージの製造方法 - Google Patents
多層半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4930689B2 JP4930689B2 JP2006125493A JP2006125493A JP4930689B2 JP 4930689 B2 JP4930689 B2 JP 4930689B2 JP 2006125493 A JP2006125493 A JP 2006125493A JP 2006125493 A JP2006125493 A JP 2006125493A JP 4930689 B2 JP4930689 B2 JP 4930689B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating resin
- photosensitive insulating
- resin layer
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、ＢＧＡ（Ball Grid Array）型半導体装置に使用される半導体パッケージの製造方法に関し、特に生産性と経済性を向上させた多層半導体パッケージの製造方法に関する。
近年、エレクトロニクス産業界においては、高信頼度を有する多機能装置の開発が急速に進められており、これによる高機能、高密度素子の出現に伴って高信頼性、多機能を有し、かつ軽量、薄型の小型デバイスに対する要求が高まってきている。これに従って新しい素子実装技術の開発が日増しに重要さを加えており、特に半導体パッケージにおける小型化と多層化が重要な課題として開発が進められている。加えて上記のような諸性能に加えて、製造コストが重要な問題となってくる。
現在、多層半導体パッケージの製造方法としては、例えば特許文献１に記載されているような工法が一般的である。まず層間絶縁材として、電気絶縁性が高く、また熱安定性に優れたポリイミド等の熱可塑性絶縁樹脂を用い、その両面にスパッタリング、メッキ、蒸着等により導体層を形成した2層テープから出発する。その下面の選択的エッチングにより、上面の導体層で閉塞されたビアホールを絶縁層に形成する。このとき、上面にはアディティブ法またはサブトラクティブ法により上面の配線パターンが形成される。
次に、貫通孔の内壁及び上面導体が貫通孔内で露出する面を含む下面全体にスパッタリング及びメッキにより導体層を形成する。これにより、上面と下面の導体層は貫通孔内で互いに導通してブラインドビアを形成する。その後下面に形成された導体層にプリント配線板と導通を図るためのパットパターンをアディティブ法またはサブトラクティブ法により形成する。
次に、貫通孔の内壁及び上面導体が貫通孔内で露出する面を含む下面全体にスパッタリング及びメッキにより導体層を形成する。これにより、上面と下面の導体層は貫通孔内で互いに導通してブラインドビアを形成する。その後下面に形成された導体層にプリント配線板と導通を図るためのパットパターンをアディティブ法またはサブトラクティブ法により形成する。
上記の工法による多層半導体パッケージ製造において、絶縁層にビアホールを形成する場合、例えばＣＯ２レーザーなどのレーザーによるパターニングが一般的である。レーザーによりパターニングする工法は、それ以前のパンチングによって打ち抜き形成する工法や、アルカリエッチングによってベースフィルムに形成する工法などに比べると、加工の精密度に優れているとともに、さらにはパンチング特有の打ち抜き部分のがさつきやそれを原因としたハンダ濡れ性阻害等の問題がなく、またアルカリエッチング法のような極端な生産性の低さもないことから、この製法が主流となっている。
しかし、従来採用されてきたポリイミド等の熱可塑性絶縁樹脂においては、上記のレーザーによるビアパターンのパターニングが必要となる。しかしこの工法では、レーザー照射によるコストアップ、ポリイミドフィルムを用いることによるコストアップの問題がある。
特公平７−８７２０３号公報
しかし、従来採用されてきたポリイミド等の熱可塑性絶縁樹脂においては、上記のレーザーによるビアパターンのパターニングが必要となる。しかしこの工法では、レーザー照射によるコストアップ、ポリイミドフィルムを用いることによるコストアップの問題がある。
そのため熱可塑性絶縁樹脂層の代替として感光性絶縁樹脂層を層間絶縁樹脂として用い、ビアパターンをレーザーではなくフォトリソグラフィー技術により形成する方法も検討されている。
しかし、従来採用されてきた感光性絶縁樹脂及びフォトリソグラフィー法を用いた製造方法では、ポリイミド等の熱可塑性絶縁樹脂に比べて、感光性絶縁樹脂が機械的強度に劣っており、搬送時に基材の伸び、破断等が発生し、生産工程にて大きな障害となる。
そのため、多くの半導体パッケージメーカーでは、層間絶縁材に感光性絶縁樹脂の使用を控え、ポリイミド等の熱可塑性絶縁樹脂を用いて半導体パッケージを生産しているのが現状である。
しかし、従来採用されてきた感光性絶縁樹脂及びフォトリソグラフィー法を用いた製造方法では、ポリイミド等の熱可塑性絶縁樹脂に比べて、感光性絶縁樹脂が機械的強度に劣っており、搬送時に基材の伸び、破断等が発生し、生産工程にて大きな障害となる。
そのため、多くの半導体パッケージメーカーでは、層間絶縁材に感光性絶縁樹脂の使用を控え、ポリイミド等の熱可塑性絶縁樹脂を用いて半導体パッケージを生産しているのが現状である。
そこで本発明は、感光性絶縁樹脂及びフォトリソグラフィー法を用いた製造方法で、基材の機械的強度の低さに伴う、搬送時の伸びや破断等の発生による生産工程上の障害を解消することができる多層半導体パッケージの製造方法を提供することを目的とする。
本発明者等は、上述の目的を達成するため、鋭意検討を重ねた結果、層間絶縁材に感光性絶縁樹脂層を用い、多層半導体パッケージ中の各層の構成、寸法、物性等を規定し、且つ製造工程中にて熱収縮率の低い支持体を形成することで、基材にコシを持たせ工程内での搬送をスムーズに行うことができる半導体パッケージの製造方法を確立した。この製造方法を採用することで、支持体を形成した状態のままで、金属面のエッチング、半導体素子のダイボンディング、半導体素子と半導体パッケージとのワイヤーボンディング、モールディングまで行うことが可能となり、安定した生産を実現することができる。
すなわち、本発明の多層半導体パッケージの製造方法は、金属層の片面に第１の感光性絶縁樹脂層を形成する工程と、前記第１の感光性絶縁樹脂層に半田ボールを搭載するためのビアホールをフォトリソグラフィー法により形成する工程と、ビアホールが形成された前記第１の感光性絶縁樹脂層側に、粘着材層及び支持体層を備えた粘着フィルム層を形成する工程と、前記金属層にエッチングにより配線パターンを形成する工程と、前記配線パターンが形成された前記金属層上に第２の感光性絶縁樹脂層を形成する工程と、前記第２の感光性絶縁樹脂層に層間接続用のビアホールをフォトリソグラフィー法により形成する工程と、前記第２の感光性絶縁樹脂層上に、導電性材料層を形成する工程と、前記導電性材料層にボンディングパッドパターン、配線パターンをエッチングにより形成する工程と、前記導電性材料層のボンディングパッドパターンを除いた部分に第３の感光性絶縁樹脂層を形成する工程と、前記導電性材料層にニッケルメッキ層、貴金属メッキ層を形成する工程と、前記導電性材料層側に半導体素子を搭載するためにダイボンディング、ワイヤーボンディング、モールディングを行う工程と、前記第１の感光性絶縁樹脂層側に形成されていた粘着フィルム層を除去する工程とを有することを特徴とする。
また本発明は、前記多層半導体パッケージは半導体素子搭載面を上面として、上から順に第３の感光性絶縁樹脂層、導電性材料層、第２の感光性絶縁樹脂層、金属層、第１の感光性絶縁樹脂層、粘着フィルム層の６層からなり、前記第１の感光性絶縁樹脂層、前記第２の感光性絶縁樹脂層、前記第３の感光性絶縁樹脂層において、同一の感光性絶縁樹脂を用いることを特徴とする。
また本発明は、前記第１の感光性絶縁樹脂層、第２の感光性絶縁樹脂層、及び第３の感光性絶縁樹脂層において、感光性絶縁樹脂層の厚みが１０〜１００μｍであることを特徴とする。
また本発明は、前記金属層の片面に前記第１の感光性絶縁樹脂層を形成する工程において、感光性絶縁樹脂層を金属層にキャスティングにより形成することを特徴とする。
また本発明は、前記支持体層において、前記支持体層の厚みは３０〜２００μｍであり、前記支持体層は１５０°Ｃにおける熱収縮率が１．０％以下であり、加えて前記支持体の引張強度が１５０ＭＰａ以上であることを特徴とする。
また本発明は、前記粘着材層において、前記粘着材層の厚みが３〜１０μｍであり、感光性絶縁性基材層に対する接着力が１．０〜１０Ｎ／２０ｍｍであることを特徴とする。
また本発明は、前記金属層において、金属層の厚みが５〜２０μｍであり、加えて一方、または両方の面において粗面化処理された金属層であることを特徴とする。
また本発明は、前記第１の感光性絶縁樹脂層、第２の感光性絶縁樹脂層、及び第３の感光性絶縁樹脂層において、感光性絶縁樹脂層の厚みが１０〜１００μｍであることを特徴とする。
また本発明は、前記金属層の片面に前記第１の感光性絶縁樹脂層を形成する工程において、感光性絶縁樹脂層を金属層にキャスティングにより形成することを特徴とする。
また本発明は、前記支持体層において、前記支持体層の厚みは３０〜２００μｍであり、前記支持体層は１５０°Ｃにおける熱収縮率が１．０％以下であり、加えて前記支持体の引張強度が１５０ＭＰａ以上であることを特徴とする。
また本発明は、前記粘着材層において、前記粘着材層の厚みが３〜１０μｍであり、感光性絶縁性基材層に対する接着力が１．０〜１０Ｎ／２０ｍｍであることを特徴とする。
また本発明は、前記金属層において、金属層の厚みが５〜２０μｍであり、加えて一方、または両方の面において粗面化処理された金属層であることを特徴とする。
本発明の多層半導体パッケージの製造方法によれば、金属層の片面に感光性絶縁樹脂層を形成した基材に粘着フィルム層を形成した状態にて、金属層のもう一方の面に感光性絶縁樹脂層、導電性材料層、感光性絶縁樹脂層を順に形成することにより、感光性樹脂を層間絶縁材に用いて多層の半導体パッケージを製造するようにしたことから、層間絶縁材にポリイミド等の熱可塑性絶縁樹脂を使用した場合に比べて、ビアホール形成のためのレーザー照射、比較的高価であるポリイミド等の熱可塑性絶縁樹脂を使用することなく製造することができるため、大幅に製造コストを削減することができる。
また、基材に粘着フィルム層を形成した状態にて工程を通すために、粘着フィルム層によって支持され、モールディングまで行われるので、リフロー時の絶縁樹脂の熱変形が抑えられ、良品のパッケージを精度よく作成することができる。また、従来の層間絶縁材に感光性絶縁樹脂を使用した場合に問題となる基材の伸び、破断等の問題を改善することができ、良品率を大幅に向上させることが可能となる。また、粘着フィルム層を形成した状態のまま後工程であるダイボンディング、ワイヤーボンディング、モールディングが可能であるため、粘着フィルム層を貼り付けた時から最終的に粘着フィルム層を剥離するまで、基材の伸び、破断等の影響を考慮することなく工程を通すことができる。
また、基材に粘着フィルム層を形成した状態にて工程を通すために、粘着フィルム層によって支持され、モールディングまで行われるので、リフロー時の絶縁樹脂の熱変形が抑えられ、良品のパッケージを精度よく作成することができる。また、従来の層間絶縁材に感光性絶縁樹脂を使用した場合に問題となる基材の伸び、破断等の問題を改善することができ、良品率を大幅に向上させることが可能となる。また、粘着フィルム層を形成した状態のまま後工程であるダイボンディング、ワイヤーボンディング、モールディングが可能であるため、粘着フィルム層を貼り付けた時から最終的に粘着フィルム層を剥離するまで、基材の伸び、破断等の影響を考慮することなく工程を通すことができる。
また、本発明の多層半導体パッケージでは、半導体素子搭載面を上面として、順に第３の感光性絶縁樹脂層、導電性材料層、第２の感光性絶縁樹脂層、金属層、第１の感光性絶縁樹脂層、粘着フィルム層の６層構造とすることで、導電性材料層、金属層を感光性絶縁樹脂層がサンドイッチする構造となり、また、第１〜第３の感光性絶縁樹脂層において同一の感光性絶縁樹脂を使うことにより、導電性材料層、金属層の各両面の感光性絶縁樹脂の熱収縮率は同一となり、各感光性絶縁樹脂の熱収縮による内部応力差を可能な限り軽減することができ、ＰＣＴ信頼性試験等における、基材内部のクラック等を抑えることができる。
また、本発明の多層半導体パッケージの感光性絶縁樹脂の厚さとしては、１０〜１００μｍの範囲が好ましい。感光性絶縁樹脂の厚さが１０μｍ以下であると、基材としての強度が大きく低下し、搬送時に伸び、破断等の不良を起こす原因となる。また、感光性絶縁樹脂の厚さが１００μｍ以上であれば、感光性絶縁樹脂の解像度が低下し、ファインなビアパターンを形成し難くなる。また、熱キュアによる感光性絶縁樹脂の反りが大きくなり、粘着フィルムによる反りの軽減が困難となる。
また本発明では、感光性絶縁樹脂層と金属層の層間の接着をキャスティングにより行うことが好ましい。仮に各層の接着に接着材を用いた場合、各層間に接着材層が形成されてしまい、フォトリソグラフィー、エッチングが阻害され、正確にパターニングされない原因となることがある。そこで、各層間の接着をキャスティングにより行うことで、フォトリソグラフィー、エッチング工程を円滑に進めることが可能となる。
また、半導体パッケージ製造の後工程において、ダイボンディング、ワイヤーボンディング等により１５０〜１８０°Ｃ程度の熱処理が加わる。そのため支持体として用いる際に、耐熱性に劣る通常のプラスチックフィルムでは、熱収縮により反り、うねり等を発生し支持体としての機能を果たすことができない。そのため、高温領域での熱収縮を起こしにくいエンジニアリングプラスチックフィルム等を使用することで、支持体として反り、うねりの低減を果たすことができる。以上を鑑みて支持体層としては、少なくとも１５０°Ｃにおける熱収縮率が１．０％以下、好ましくは０．５％以下のものが好ましい。
また、支持体の厚さは、５０〜２００μｍの範囲が望ましい。支持体の厚さが５０μm以下では、基材の反り、うねり等を緩和できずに支持体としての機能を果たすことができない。また支持体の厚さが２００μｍ以上であれば、搬送時において、ロール部にてスムーズな搬送が行えず基材と粘着フィルムとのズレ等の不良を生じる結果となる。
また支持体層は、基材である銅箔層、感光性絶縁樹脂層を工程の搬送から保護する機能も果たしており、一定の強度が必要となる。一般的に感光性絶縁樹脂は通常２０から７０ＭＰａ程度の引張強度しかなく、搬送時に基材の伸び、破断等が発生しやすい。そのためある程度の引張強度を持つ支持体を形成することが必須条件となる。この時の支持体の引張強度は、少なくとも感光性絶縁樹脂の２倍の引張応力、即ち１５０ＭＰａ以上が必要となる。
また支持体層は、基材である銅箔層、感光性絶縁樹脂層を工程の搬送から保護する機能も果たしており、一定の強度が必要となる。一般的に感光性絶縁樹脂は通常２０から７０ＭＰａ程度の引張強度しかなく、搬送時に基材の伸び、破断等が発生しやすい。そのためある程度の引張強度を持つ支持体を形成することが必須条件となる。この時の支持体の引張強度は、少なくとも感光性絶縁樹脂の２倍の引張応力、即ち１５０ＭＰａ以上が必要となる。
また、粘着材の厚さは、２〜２０μｍの範囲が望ましい。粘着材の厚さが２μm以下では、粘着材の感光性絶縁樹脂表面の凹凸に対する追従性が低下してしまうため、感光性絶縁樹脂と粘着材との間に気泡が入りやすくなり、製品信頼性に問題を生じてしまう。また粘着材の厚さが２０μm以上であると、ワイヤーボンディング工程にて粘着材が陥没し、結線の安定性が低下する結果となる。
さらに、金属層の厚さは５〜２０μｍの範囲が望ましい。金属層の厚さが５μｍ以下では、強度の観点から搬送時に伸び、破断等の不良を生じる原因となる。また金属層の厚さが２０μｍ以上であると、ファインなパターンを形成することが難しくなる。また金属層の片面、或いは両面に粗化処理などを施すことで、金属層と感光性絶縁樹脂層、また金属層と熱硬化型絶縁樹脂層との間で密着性が高まり、半導体パッケージの信頼性が向上することとなる。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
図１は本発明の実施の形態で作製する多層半導体パッケージの構造を示す拡大断面図であり、図２〜図９は図１に示す多層半導体パッケージの製造工程を示す拡大断面図である。
まず、図２に示すように、金属層１と感光性絶縁樹脂層２を基材として準備する。金属層１は銅、アルミニウム、感光性絶縁樹脂層２として感光性ポリイミド、感光性エポキシ系樹脂、感光性アクリル系樹脂、感光性エポキシアクリル系樹脂が使用できる。金属層１の厚さは〜２０μmまでが望ましい。感光性絶縁樹脂層２の厚さとしては、１０〜１００μmの範囲が好ましい。更に好ましくは２５〜５０μｍの範囲が好適である。
図１は本発明の実施の形態で作製する多層半導体パッケージの構造を示す拡大断面図であり、図２〜図９は図１に示す多層半導体パッケージの製造工程を示す拡大断面図である。
まず、図２に示すように、金属層１と感光性絶縁樹脂層２を基材として準備する。金属層１は銅、アルミニウム、感光性絶縁樹脂層２として感光性ポリイミド、感光性エポキシ系樹脂、感光性アクリル系樹脂、感光性エポキシアクリル系樹脂が使用できる。金属層１の厚さは〜２０μmまでが望ましい。感光性絶縁樹脂層２の厚さとしては、１０〜１００μmの範囲が好ましい。更に好ましくは２５〜５０μｍの範囲が好適である。
次に図３に示すように、金属層１のもう片方の面にドライフィルムレジスト３を形成する。ドライフィルムレジスト３に配線パターン４、ランドパターン５を、感光性絶縁樹脂層２に半田ボールを搭載するためのビアホールパターン６を形成するために、フォトリソグラフィー技術を用いてパターニングを行う。その後感光性絶縁樹脂２を硬化させるために、熱風オーブンにて熱キュアを行う。
そして、感光性絶縁樹脂層２側に粘着材層７と支持体層８とを備えた粘着フィルム層を形成する(図４)。その際支持体層８は基材の反りを軽減するだけでなく、ビアホールパターン６からエッチング液が進入し、金属層が溶解するのを防ぐ役割をもつ。粘着材層７としてはアクリル系樹脂が一般的である。また粘着材層７の厚さは、２〜２０μｍの範囲が望ましい。更に好ましくは５〜１０μｍの範囲が好適である。その中でも剥離に適した紫外線硬化型アクリル系樹脂、微粘着型アクリル系樹脂があるが、これらはビアパターンの形状、大きさ等により使い分けるのがよい。支持体層８としては、アニールＰＥＴ、ポリエーテルサルフォン、ポリエーテルエーテルケトン、ポリイミド、液晶ポリマー等のエンジニアリングプラスチック等が使用できる。加えて支持体８の厚さは、５０〜２００μｍの範囲が望ましい。
次に、図５において、金属層１をエッチングすることで、金属層１に配線パターン４、ランドパターン５を形成する。エッチング液は一般的な塩化第２鉄液、塩化第２銅液などを使用することができる。
加えて図６に示すように、金属層１の上面に層間絶縁材としての感光性絶縁樹脂層９を形成する。その形成方法としては、液状の感光性絶縁樹脂を印刷法、キャスト法により形成する方法、または一旦液状の感光性絶縁樹脂をドライフィルムレジストに加工した後に、ラミネート法により形成することも可能である。その後、層間の電気的接続を取るためのスルーホールパターン１０を形成するためにフォトリソグラフィー技術を用いてパターニングを行う。その後感光性絶縁樹脂９を硬化させるために、熱風オーブンにて熱キュアを行う。
さらに図７に示すように、感光性絶縁樹脂層９の上面に導電性材料層１１を形成する。その形成方法としてはスパッタ法、真空蒸着法、または無電解メッキ法によるか、或いはこれらの方法に更に電解メッキ法を組み合わせる方法でもよい。要は感光性絶縁樹脂９の上面に接着剤を施すことなく直接的に導電性材料層１１を形成する方法であればそれによらない。また導電性材料層１１としては、電気的性能及びコスト面から一般的に銅が採用されるが、銀、アルミニウム等でも可能である。そして導電性材料層１１に配線パターン１２、ボンディングパッドパターン１３を形成するためにセミアデティブ法、或いはサブトラクティブ法を用いる。
続いてボンディングパッドパターン１３を除いた導電性材料層１１の上面にカバーレイとしての感光性絶縁樹脂層１４を形成する(図８)。その形成方法としては、液状の感光性絶縁樹脂を印刷法、キャスト法により形成する方法、または一旦液状の感光性絶縁樹脂をドライフィルムレジストに加工した後に、ラミネート法により形成することも可能である。その後、感光性絶縁樹脂１４を硬化させるために、熱風オーブンにて熱キュアを行う。その後、ボンディングパッドパターン１３にニッケルメッキ層１５、貴金属メッキ層１６を形成する。
そして、半導体素子１７を貴金属メッキ層、または感光性絶縁樹脂層１４上にてボンディングし、半導体素子１７の接続端子１８とボンディングパッド１３とを金線１９にて結線する。その後、樹脂封止２０を行う（図９）。
最終的には図１に示すように、粘着材層７と支持体層８とを備える粘着フィルム層を剥離することで、半導体パッケージ２１を製造することができる。
最終的には図１に示すように、粘着材層７と支持体層８とを備える粘着フィルム層を剥離することで、半導体パッケージ２１を製造することができる。
以下に、本発明の半導体パッケージの製造方法について実施例を挙げてより具体的に説明する。
最初に、厚さ１２μｍの銅箔（日本電解社製 ＵＳＬＰ）の片面に、厚さ２５μｍの感光性絶縁樹脂（新日鐵化学製 ＰＤＦ３００Ｇ）をキャスティングにより形成した。銅箔層のもう一方の面にドライフィルムレジスト（旭化成製 ＡＱ１０５８）を形成した。次に銅箔面に形成されたドライフィルムレジストに配線、ランドパターンを、感光性絶縁樹脂層にビアホールパターンを形成するために、フォトリソグラフィー技術を用いてパターニングした。その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。
最初に、厚さ１２μｍの銅箔（日本電解社製 ＵＳＬＰ）の片面に、厚さ２５μｍの感光性絶縁樹脂（新日鐵化学製 ＰＤＦ３００Ｇ）をキャスティングにより形成した。銅箔層のもう一方の面にドライフィルムレジスト（旭化成製 ＡＱ１０５８）を形成した。次に銅箔面に形成されたドライフィルムレジストに配線、ランドパターンを、感光性絶縁樹脂層にビアホールパターンを形成するために、フォトリソグラフィー技術を用いてパターニングした。その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。
次いで、熱キュアによって発生した反りを軽減するために、粘着フィルム(東洋インキ製造製)を感光性絶縁樹脂層側に熱圧着ラミネートにより形成した。この時、粘着材には厚さ５μｍの紫外線硬化型アクリル系樹脂、支持体には厚さ１００μｍの低熱収縮ＰＥＴフィルムを使用した。
次に支持体層を通じて粘着材層にＵＶ露光を行い、粘着材をある程度硬化させ、ワイヤーボンディング時の結線の安定性、エッチング液への耐性、及び剥離性を向上させた。続いてパターニングされたドライフィルムレジストをマスクとして、銅箔層を配線、ランドパターンを塩化第２鉄液によりエッチングした後、ドライフィルムレジストを５％水酸化ナトリウム水溶液により剥離した。
次に支持体層を通じて粘着材層にＵＶ露光を行い、粘着材をある程度硬化させ、ワイヤーボンディング時の結線の安定性、エッチング液への耐性、及び剥離性を向上させた。続いてパターニングされたドライフィルムレジストをマスクとして、銅箔層を配線、ランドパターンを塩化第２鉄液によりエッチングした後、ドライフィルムレジストを５％水酸化ナトリウム水溶液により剥離した。
続いてパターニングされた銅箔層に厚さ２５μｍの感光性絶縁樹脂（新日鐵化学製 ＰＤＦ３００Ｇ）をキャスティングにより形成した。そして、感光性絶縁樹脂層に層間接続用のスルーホールパターンを形成するためにフォトリソグラフィー技術を用いてパターニングを行った。
その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。次にパターニングされた感光性絶縁樹脂層に無電解銅メッキにより銅層を０．２μｍ程度形成し、電解銅メッキにより１２μｍの厚さまで調整した。
その後、パターニングされたドライフィルムレジストをマスクとして、銅層に配線パターン、ボンディングパッドパターンを塩化第２鉄液によりエッチングした。
その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。次にパターニングされた感光性絶縁樹脂層に無電解銅メッキにより銅層を０．２μｍ程度形成し、電解銅メッキにより１２μｍの厚さまで調整した。
その後、パターニングされたドライフィルムレジストをマスクとして、銅層に配線パターン、ボンディングパッドパターンを塩化第２鉄液によりエッチングした。
その後カバーレイとして、パターニングされた銅層上に厚さ２５μｍの感光性絶縁樹脂（新日鐵化学製 ＰＤＦ３００Ｇ）をキャスティングにより形成した。そして、銅層のボンディングパッドパターンを露出させるために、フォトリソグラフィー技術を用いてパターニングを行った。その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。その後露出したボンディングパッドパターン部に電解メッキによりニッケルメッキ、金メッキを形成した。
最終的に半導体素子と熱硬化型絶縁樹脂層とを接着シートにより固着後、ワイヤーボンディングにより、半導体素子のＡｌパッドとボンディングパッドパターンとを金線により結線する。最後に常温にて感光性絶縁樹脂層から粘着フィルム層を剥離することで半導体パッケージを製造することができる。
最初に、厚さ１２μmの銅箔（Ｆ２−ＷＳ 古河電工製）の片面に、厚さ５０μｍの感光性絶縁樹脂（新日鐵化学製 ＰＤＦ３００Ｇ）をキャスティングにより形成した。銅箔層のもう一方の面にドライフィルムレジスト（旭化成製 ＡＱ１０５８）を形成した。
次に銅箔面に形成されたドライフィルムレジストに配線、ランドパターンを、感光性絶縁樹脂層にビアホールパターンを形成するために、フォトリソグラフィー技術を用いてパターニングした。その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。
次に銅箔面に形成されたドライフィルムレジストに配線、ランドパターンを、感光性絶縁樹脂層にビアホールパターンを形成するために、フォトリソグラフィー技術を用いてパターニングした。その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。
次いで、熱キュアによって発生した反りを軽減するために、粘着フィルム(ソマール製ＰＳ-５０３ＷＡ)を感光性絶縁樹脂層側に熱圧着ラミネートにより形成した。この時、粘着材には厚さ７μｍの微粘着型アクリル系樹脂、支持体には厚さ１２５μｍのＰＥＮフィルムを使用した。
続いてパターニングされたドライフィルムレジストをマスクとして、銅箔層を配線、ワイヤーボンディングパッドパターンを塩化第２鉄液によりエッチングした後、ドライフィルムレジストを剥離した。
続いてパターニングされたドライフィルムレジストをマスクとして、銅箔層を配線、ワイヤーボンディングパッドパターンを塩化第２鉄液によりエッチングした後、ドライフィルムレジストを剥離した。
続いてパターニングされた銅箔層にドライフィルムに加工された厚さ２５μｍの感光性絶縁樹脂（新日鐵化学製 ＰＤＦ３００Ｇ）を熱圧着ラミネートした。そして、感光性絶縁樹脂層に層間接続用のスルーホールパターンを形成するためにフォトリソグラフィー技術を用いてパターニングを行った。その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。次にパターニングされた感光性絶縁樹脂層に無電解銅メッキにより、シード層として銅層を０．２μｍ程度形成した。
続いて銅層面に所望する配線パターン、ボンディングパッドパターンとは反対にパターニングされたドライフィルムレジストをマスクとして形成し、電解銅メッキにより所望のパターンを１２μｍの厚さまで調整した。
その後、パターニングされたドライフィルムレジストを５％水酸化ナトリウム水溶液により剥離した。その後、７％過硫酸アンモニウム水溶液によりシード層を除去し、所望のパターンを形成した。
続いて銅層面に所望する配線パターン、ボンディングパッドパターンとは反対にパターニングされたドライフィルムレジストをマスクとして形成し、電解銅メッキにより所望のパターンを１２μｍの厚さまで調整した。
その後、パターニングされたドライフィルムレジストを５％水酸化ナトリウム水溶液により剥離した。その後、７％過硫酸アンモニウム水溶液によりシード層を除去し、所望のパターンを形成した。
その後、カバーレイとして、パターニングされた銅層上に厚さ２５μｍの感光性絶縁樹脂（新日鐵化学製 ＰＤＦ３００Ｇ）をキャスティングにより形成した。そして、銅層のボンディングパッドパターンを露出させるために、フォトリソグラフィー技術を用いてパターニングを行った。
その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。その後、露出したボンディングパッドパターン部に電解メッキによりニッケルメッキ、金メッキを形成した。
その後、感光性絶縁樹脂を硬化させるために、熱風オーブンにて１８０°Ｃ、１時間熱キュアを行った。その後、露出したボンディングパッドパターン部に電解メッキによりニッケルメッキ、金メッキを形成した。
最終的に半導体素子と熱硬化型絶縁樹脂層とを接着シートにより固着後、ワイヤーボンディングにより、半導体素子のＡｌパッドとボンディングパッドパターンとを金線により結線する。最後に常温にて感光性絶縁樹脂層から粘着フィルム層を剥離することで半導体パッケージを製造することができる。
１……金属層、２……感光性絶縁樹脂層、３……ドライフィルムレジスト、４……配線パターン、５……ランドパターン、６……ビアホールパターン、７……粘着材層、８……支持体層、９……感光性絶縁樹脂層、１０……スルーホールパターン、１１……導電性材料層、１２……配線パターン、１３……ボンディングパッドパターン、１４……感光性絶縁樹脂層、１５……ニッケルメッキ層、１６……貴金属メッキ層、１７……半導体素子、１８……接続端子、１９……金線、２０……封止樹脂、２１……多層半導体パッケージ。
Claims (7)
- （ａ）金属層の片面に第１の感光性絶縁樹脂層を形成する工程と、
（ｂ）前記第１の感光性絶縁樹脂層に半田ボールを搭載するためのビアホールをフォトリソグラフィー法により形成する工程と、
（ｃ）ビアホールが形成された前記第１の感光性絶縁樹脂層側に、粘着材層及び支持体層を備えた粘着フィルム層を形成する工程と、
（ｄ）前記金属層にエッチングにより配線パターンを形成する工程と、
（ｅ）前記配線パターンが形成された前記金属層上に第２の感光性絶縁樹脂層を形成する工程と、
（ｆ）前記第２の感光性絶縁樹脂層に層間接続用のビアホールをフォトリソグラフィー法により形成する工程と、
（ｇ）前記第２の感光性絶縁樹脂層上に、導電性材料層を形成する工程と、
（ｈ）前記導電性材料層にボンディングパッドパターン、配線パターンをエッチングにより形成する工程と、
（ｉ）前記導電性材料層のボンディングパッドパターンを除いた部分に第３の感光性絶縁樹脂層を形成する工程と、
（ｊ）前記導電性材料層にニッケルメッキ層、貴金属メッキ層を形成する工程と、
（ｋ）前記導電性材料層側に半導体素子を搭載するためにダイボンディング、ワイヤーボンディング、モールディングを行う工程と、
（ｌ）前記第１の感光性絶縁樹脂層側に形成されていた粘着フィルム層を除去する工程と、
を有することを特徴とする多層半導体パッケージの製造方法。 - 前記多層半導体パッケージは半導体素子搭載面を上面として、上から順に第３の感光性絶縁樹脂層、導電性材料層、第２の感光性絶縁樹脂層、金属層、第１の感光性絶縁樹脂層、粘着フィルム層の６層からなり、前記第１の感光性絶縁樹脂層、前記第２の感光性絶縁樹脂層、前記第３の感光性絶縁樹脂層において、同一の感光性絶縁樹脂を用いることを特徴とする請求項１記載の多層半導体パッケージの製造方法。
- 前記第１の感光性絶縁樹脂層、第２の感光性絶縁樹脂層、及び第３の感光性絶縁樹脂層において、感光性絶縁樹脂層の厚みが１０〜１００μｍであることを特徴とする請求項１記載の多層半導体パッケージの製造方法。
- 前記金属層の片面に前記第１の感光性絶縁樹脂層を形成する工程において、感光性絶縁樹脂層を金属層にキャスティングにより形成することを特徴とする請求項１記載の多層半導体パッケージの製造方法。
- 前記支持体層において、前記支持体層の厚みは３０〜２００μｍであり、前記支持体層は１５０°Ｃにおける熱収縮率が１．０％以下であり、加えて前記支持体の引張強度が１５０ＭＰａ以上であることを特徴とする請求項１記載の多層半導体パッケージの製造方法。
- 前記粘着材層において、前記粘着材層の厚みが３〜１０μｍであり、感光性絶縁性基材層に対する接着力が１．０〜１０Ｎ／２０ｍｍであることを特徴とする請求項１記載の多層半導体パッケージの製造方法。
- 前記金属層において、金属層の厚みが５〜２０μｍであり、加えて一方、または両方の面において粗面化処理された金属層であることを特徴とする請求項１記載の多層半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006125493A JP4930689B2 (ja) | 2006-04-28 | 2006-04-28 | 多層半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006125493A JP4930689B2 (ja) | 2006-04-28 | 2006-04-28 | 多層半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007299869A JP2007299869A (ja) | 2007-11-15 |
| JP4930689B2 true JP4930689B2 (ja) | 2012-05-16 |
Family
ID=38769135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006125493A Expired - Fee Related JP4930689B2 (ja) | 2006-04-28 | 2006-04-28 | 多層半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4930689B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3983146B2 (ja) * | 2002-09-17 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 多層配線基板の製造方法 |
| JP4353715B2 (ja) * | 2003-03-06 | 2009-10-28 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| JP4419656B2 (ja) * | 2004-04-12 | 2010-02-24 | 凸版印刷株式会社 | 半導体装置用基板及びその製造方法 |
| JP2004274071A (ja) * | 2004-04-20 | 2004-09-30 | Nec Toppan Circuit Solutions Inc | 半導体装置用基板並びに半導体装置及びそれらの製造方法 |
-
2006
- 2006-04-28 JP JP2006125493A patent/JP4930689B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007299869A (ja) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5258716B2 (ja) | プリント基板及びその製造方法 | |
| JP4651597B2 (ja) | 半導体パッケージ基板 | |
| US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| US20060121256A1 (en) | Method of fabricating printed circuit board having thin core layer | |
| JP2007142403A (ja) | プリント基板及びその製造方法 | |
| JP2006128686A (ja) | リジッドフレキシブル基板の製造方法 | |
| JP2006269979A (ja) | フレックスリジッドプリント配線板およびフレックスリジッドプリント配線板の製造方法 | |
| JP2015109392A (ja) | 配線基板の製造方法 | |
| JP2011187913A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
| JP5047906B2 (ja) | 配線基板の製造方法 | |
| JP2007150171A (ja) | 配線基板の製造方法 | |
| JP4930689B2 (ja) | 多層半導体パッケージの製造方法 | |
| KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2011222962A (ja) | プリント基板およびその製造方法 | |
| JP2008205269A (ja) | 半導体パッケージの製造方法、半導体パッケージ用基板、半導体パッケージ及び電子機器 | |
| KR101044117B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2005123493A (ja) | 配線基板及び素子実装基板 | |
| TWI669031B (zh) | 複合金屬基板及其製法暨線路板 | |
| KR102671758B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
| JP2007324232A (ja) | Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ | |
| JP2004014672A (ja) | 半導体装置用基板及びその製造方法 | |
| JP2016213422A (ja) | プリント配線板及びその製造方法 | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP4337408B2 (ja) | プリント配線板の製造方法 | |
| CN111629513A (zh) | 同时具有贯孔及盲孔的多层电路板结构及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |