JP2021044363A - 半導体装置実装部品 - Google Patents
半導体装置実装部品 Download PDFInfo
- Publication number
- JP2021044363A JP2021044363A JP2019164926A JP2019164926A JP2021044363A JP 2021044363 A JP2021044363 A JP 2021044363A JP 2019164926 A JP2019164926 A JP 2019164926A JP 2019164926 A JP2019164926 A JP 2019164926A JP 2021044363 A JP2021044363 A JP 2021044363A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- via wiring
- forming
- component
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 229920005989 resin Polymers 0.000 claims abstract description 95
- 239000011347 resin Substances 0.000 claims abstract description 95
- 239000010410 layer Substances 0.000 claims description 424
- 229910052751 metal Inorganic materials 0.000 claims description 113
- 239000002184 metal Substances 0.000 claims description 113
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 47
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000004593 Epoxy Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 3
- 239000011889 copper foil Substances 0.000 claims description 2
- 239000003566 sealing material Substances 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 119
- 230000000149 penetrating effect Effects 0.000 abstract description 14
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 54
- 239000012790 adhesive layer Substances 0.000 description 49
- 238000000034 method Methods 0.000 description 49
- 229910052802 copper Inorganic materials 0.000 description 45
- 238000005530 etching Methods 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 19
- 239000000463 material Substances 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 14
- 239000000945 filler Substances 0.000 description 13
- 229920001187 thermosetting polymer Polymers 0.000 description 13
- 238000007747 plating Methods 0.000 description 11
- 238000005498 polishing Methods 0.000 description 11
- 238000003754 machining Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 9
- 238000005553 drilling Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000011888 foil Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004840 adhesive resin Substances 0.000 description 4
- 229920006223 adhesive resin Polymers 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000000748 compression moulding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- BVKSYBQAXBWINI-LQDRYOBXSA-N (2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-6-amino-2-[[(2s)-2-amino-5-(diaminomethylideneamino)pentanoyl]amino]hexanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]-3-hydroxypropanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]propanoy Chemical compound OC(=O)CC[C@@H](C(O)=O)NC(=O)[C@H](C)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CO)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CCCCN)NC(=O)[C@@H](N)CCCN=C(N)N BVKSYBQAXBWINI-LQDRYOBXSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000004088 foaming agent Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011573 trace mineral Substances 0.000 description 2
- 235000013619 trace mineral Nutrition 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910018140 Al-Sn Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018564 Al—Sn Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018100 Ni-Sn Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 229910018532 Ni—Sn Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910004353 Ti-Cu Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】柱状の電気コネクタを予め作る必要がなく、高さの異なる半導体チップも同時に実装できる新規なビア配線形成用基板を提供し、これを用いて製造した半導体装置実装部品を提供する。【解決手段】第１絶縁層からなる第１層と、前記第１層上に積層された第２層とが積層され、前記第１層および前記第２層には前記第１層および前記第２層のみを位置ずれなしに貫通して形成されているビア配線形成用ビアが形成されている部品受け積層体と、前記部品受け積層体の前記第１層又は前記第２層に接着され、前記ビア配線形成用ビアに対向して接続端子を具備する少なくとも１つの部品と、前記部品を埋め込むモールド樹脂からなる第３層と、前記部品の接続端子に一端が接続され他端が前記ビア配線形成用ビアを介して前記部品受け積層体の反対側に引き出されたビア配線とを具備し、前記部品受け積層体の前記第１層及び前記第２層の総厚みが１５μｍ〜７０μｍの範囲から選択される。【選択図】図１
Description
本発明は、新規なビア配線形成用基板を用いて製造した半導体装置実装部品に関する。
従来より、携帯端末や情報家電分野において、小型軽量化や高機能化、さらには高速化及び高周波数化の要求に対応するため、半導体チップを内蔵する多層基板構造が必要となる。このような半導体チップを内蔵した多層基板構造とする技術として、高密度配線に対応するために、半導体チップの領域外にも再配線層が形成されるファンアウト・ウェハレベルパッケージ（Fan-out Wafer-Level Package:ＦＯ−ＷＬＰ）が注目されている。
このようなＦＯ−ＷＬＰとしては、ウェハから切り出された半導体チップが隙間をあけて配列された状態で一体化されたもの（以下「疑似ウェハ」という）をまず準備し、この疑似ウェハ上に再配線層を形成し、再配線層が形成された後に疑似ウェハを切断して個々のパッケージを得る手法（チップファースト（Chip-first））が提案されている（特許文献１参照）。
また、量産化されているＦＯ−ＷＬＰの一つとして、ＩｎＦＯ(Integrated Fan-Out)と呼ばれる手法がある（特許文献２参照）。この手法では、サポート基板１０２上に設けた内部配線層１０４上に柱状の電気コネクタ１０８を設け（ＦＩＧ．１Ｂ）、電気コネクタ１０８の間の内部配線層１０４上に、電気コネクタ１１２を有する第１の半導体チップ１１０を能動面を上にして設置し（ＦＩＧ．１Ｃ）、電気コネクタ１０８及び半導体チップ１１０をモールド材１１４でモールドし、硬化した後（ＦＩＧ．１Ｄ）、電気コネクタ１０８の上端面１０８Ａ及び半導体チップ１１０の電気コネクタ１１２の上端面１１２Ａを露出するようにモールド材１１４を研磨し、電気コネクタ１０８及び１１２をスルーモールディングビアとする（ＦＩＧ．１Ｅ）。次いで、スルーモールディングビアである電気コネクタ１０８及び１１２に接続する内部配線層（再配線層）１１６を設け、この上に電気コネクタ１１８を形成し（ＦＩＧ．１Ｆ）、この上に第２の半導体チップ１２０を実装する（ＦＩＧ．１Ｇ）。
この手法では、柱状の電気コネクタ１０８と、半導体チップ１１０上の電気コネクタ１１２とを一緒にモールドし、その後上端面を研磨で露出する必要があり、高密度配線になるほど困難性を伴い、また、再配線層との接続にも困難性を伴う。また、柱状の電気コネクタ１０８の高さは、１５０〜２００μｍ程度が限界であり、半導体チップ１１０の高さが大きい場合には製造上困難となる可能性がある。さらに、最初に半導体チップを複数実装する場合、半導体チップの高さが異なると、一方の半導体チップの電気コネクタを柱状にするなどの必要があり、対応が困難となるという問題もある。
本発明は、上述した課題を解消し、柱状の電気コネクタを予め作る必要がなく、高さの異なる半導体チップも同時に実装できる新規なビア配線形成用基板を提供し、これを用いて製造した半導体装置実装部品を提供することを目的とする。
本発明の第１の態様は、第１絶縁層からなる第１層と、前記第１層上に積層された第２層とが積層され、前記第１層および前記第２層には前記第１層および前記第２層のみを位置ずれなしに貫通して形成されているビア配線形成用ビアが形成されている部品受け積層体と、前記部品受け積層体の前記第１層又は前記第２層に接着され、前記ビア配線形成用ビアに対向して接続端子を具備する少なくとも１つの部品と、前記部品を埋め込むモールド樹脂からなる第３層と、前記部品の接続端子に一端が接続され他端が前記ビア配線形成用ビアを介して前記部品受け積層体の反対側に引き出されたビア配線とを具備し、前記部品受け積層体の前記第１層及び前記第２層の総厚みが１５μｍ〜７０μｍの範囲から選択されることを特徴とする半導体装置実装部品にある。
本発明の第２の態様は、前記第１層の前記第１絶縁層がエポキシ系封止材料からなることを特徴とする第１の態様に記載の半導体装置実装部品にある。
本発明の第３の態様は、前記部品が、接続端子を有する少なくとも１つの半導体チップと、前記半導体チップと前記部品受け積層体の厚さ方向の寸法である高さが異なる少なくとも１つの半導体チップ又は受動部品とを含むことを特徴とする第１又は２の態様に記載の半導体装置実装部品にある。
本発明の第４の態様は、前記第２層が第２絶縁層からなり、前記部品が前記第２層に接着されていることを特徴とする第１〜３の何れかの態様の半導体装置実装部品にある。
本発明の第５の態様は、前記ビア配線は、前記ビア配線形成用ビア内に設けられた再配線用絶縁層に設けられた貫通孔を介して前記部品の接続端子から前記部品受け積層体の反対側まで引き出されていることを特徴とする第４の態様の半導体装置実装部品にある。
本発明の第６の態様は、前記第２層が低流動性接着材からなることを特徴とする第４又は５の態様に記載の半導体装置実装部品にある。
本発明の第７の態様は、前記第２層が金属層からなり、前記部品が前記第１層に接着されており、前記ビア配線は、前記ビア配線形成用ビア内に設けられた再配線用絶縁層に設けられた貫通孔を介して前記部品の接続端子から引き出されており、前記再配線用絶縁層及び前記第１層には、前記金属層を露出する第２貫通孔が設けられ、前記第２貫通孔内には前記金属層に接続する第２配線が設けられていることを特徴とする第１〜３の何れかの態様の半導体装置実装部品にある。
本発明の第８の態様は、前記金属層が銅箔であることを特徴とする第７の態様の半導体装置実装部品にある。
本発明の第９の態様は、前記ビア配線形成用ビアの１つに対して、前記部品の接続端子が１つ対応して配置され、前記ビア配線形成用ビアを介して設けられた第１ビア配線を覆う感光性樹脂層が設けられ、前記感光性樹脂層には前記第１ビア配線に対向する位置に貫通孔が設けられ、前記感光性樹脂層上には前記第１ビア配線に接続する前記貫通孔に形成された第２ビア配線を含む配線層が設けられていることを特徴とする第１〜８の何れかの態様の半導体装置実装部品にある。
本発明の第１０の態様は、前記ビア配線形成用ビアの１つは、前記部品の複数の接続端子が対応して配置され、前記ビア配線形成用ビアの前記感光性樹脂層には前記複数の接続端子に対向する複数の前記貫通孔が形成され、各貫通孔に前記ビア配線が設けられていることを特徴とする第１〜８の何れかの態様に記載の半導体装置実装部品にある。
本発明の第１１の態様は、前記部品が、複数の接続端子が中央部の所定エリアに配置されたエリアパッドタイプの半導体チップであり、前記ビア配線形成用ビアが前記所定エリアに対応する形状に形成され、前記感光性樹脂層は、前記ビア配線形成用ビアを埋めるように形成され、前記複数の接続端子に対向する複数の前記貫通孔が形成され、各貫通孔に前記ビア配線が設けられていることを特徴とする第１０の態様に記載の半導体装置実装部品にある。
本発明の第１２の態様は、前記部品が、複数の接続端子が中央部を囲む所定の周縁部に配置されたペリフェラルパッドタイプの半導体チップであり、前記ビア配線形成用ビアが前記中央部を囲む前記所定の周縁部に対応する形状に形成され、前記感光性樹脂層は、前記ビア配線形成用ビアを埋めるように形成され、前記複数の接続端子に対向する複数の前記貫通孔が形成され、各貫通孔に前記ビア配線が設けられていることを特徴とする第１０の態様に記載の半導体装置実装部品にある。
本発明の第１３の態様は、前記ビア配線が引き出された表面に感光性樹脂層を介して再配線を形成した再配線層を設けたことを特徴とする第１〜８の何れかの態様に記載の半導体装置実装部品にある。
本発明の第１４の態様は、前記再配線層を３層又は４層以上設けたことを特徴とする第１３の態様に記載の半導体装置実装部品にある。
本発明の第１５の態様は、前記再配線層が２層又は３層であり、その上に前記部品受け積層体をさらに設け、その上にさらに再配線層を設けたことを特徴とする第１３の態様に記載の半導体装置実装部品にある。
本発明の第１６の態様は、前記部品が再配線層の最表層の上に前記部品受け積層体をさらに設けたことを特徴とする第１３の態様に記載の半導体装置実装部品にある。
本発明の第１７の態様は、前記部品が、半導体チップにｅＷＬＰにより前記再配線層を２層又は３層設けたものであることを特徴とする第１０〜１３の何れかの態様に記載の半導体装置実装部品にある。
以上説明したように、本発明によると、柱状の電気コネクタを予め作る必要がなく、高さの異なる半導体チップも同時に実装できるビア配線形成用基板を用いて製造した半導体装置実装部品を提供することができる。
以下、本発明をさらに詳細に説明する。
まず、本発明の半導体装置実装部品を製造するために用いるビア配線形成用基板について説明する。
まず、本発明の半導体装置実装部品を製造するために用いるビア配線形成用基板について説明する。
（基板実施形態１）
図１には、本実施形態に係るビア配線形成用基板の断面図、図２〜図３は、ビア配線形成用基板の製造プロセスを示す断面図である。
図１には、本実施形態に係るビア配線形成用基板の断面図、図２〜図３は、ビア配線形成用基板の製造プロセスを示す断面図である。
これらの図面に示すように、ビア配線形成用基板１は、サポート基板１１と、サポート基板１１の片側に設けられた剥離可能接着剤層１２と、剥離可能接着剤層１２上に設けられた第１絶縁層１３と、第１絶縁層１３上に設けられた第２絶縁層１４とを具備し、第１絶縁層１３および第２絶縁層１４のみを貫通する複数のビア配線形成用ビア１５が形成されている。
ビア配線形成用ビア１５は、ビア配線を形成するための孔であり、例えば、製造予定のＦＯ−ＷＬＰに実装する半導体チップの接続端子の位置、および実装した半導体チップの周囲に設けられるビア配線の位置に合わせて形成されたものである。
ビア配線形成用ビア１５は、サポート基板１１と、サポート基板１１の片側に設けられた剥離可能接着剤層１２に影響せずに、第１絶縁層１３および第２絶縁層１４のみを貫通しており、第１絶縁層１３および第２絶縁層１４を位置ずれなしに貫通して設けられている。ここで、位置ずれなしに貫通しているとは、ビア配線形成用ビア１５の第１絶縁層１３を貫通するビア１５ａと第２絶縁層１４を貫通するビア１５ｂとが、位置ずれすることなく一体的に連続して形成されている状態をいう。
第１絶縁層１３および第２絶縁層１４は、これのみでは自立できず、サポート基板１１でサポートされている必要があり、また、第１絶縁層１３および第２絶縁層１４は素材が異なり、機械的特性、加工特性などが異なるものであるので、ドリル加工やレーザー加工では形成することができない。このようなサポート基板１１でサポートされた第１絶縁層１３および第２絶縁層１４のみを貫通するビア配線形成用ビア１５は、以下のような新規なフォトリソグラフィープロセスで形成することができる。
ここで、ビア配線形成用ビア１５は、サポート基板１１上に支持された状態の第１絶縁層１３および第２絶縁層１４にフォトリソグラフィープロセスで形成されたものと同等の精度となるので、位置精度がよく、ドリル加工より微細な孔径且つピッチで形成することが可能である。ビア配線形成用ビア１５は、直径が１５μｍ〜７０μｍのストレートビアであり、位置精度がフォトリソグラフィー精度である。具体的には、例えば、±５μｍ以下である。
第１絶縁層１３および第２絶縁層１４は、これのみでは自立できず、サポート基板１１でサポートされている必要があり、また、第１絶縁層１３および第２絶縁層１４のみをドリル加工やレーザー加工してビア配線形成用ビア１５を形成することができない。また、たとえドリル加工で形成しても、直径が７５μｍ程度までであり、加工精度が±５μｍであるから、７０μｍ以下の貫通孔は形成できず、また、位置制度は±１０μｍ程度となる。また、レーザー加工によると、テーパー形状の孔が形成できてしまい、ストレート孔は形成できない。さらに、サポート基板１１にもダメージを与える可能性があり、サポート基板１１の繰り返し使用の妨げになる。
ここで、前記第１絶縁層１３及び前記第２絶縁層１４の総厚みが１５μｍ〜７０μｍの範囲から選択される。また、第１絶縁層１３の厚みは５μｍ〜５０μｍの範囲から選択され且つ第２絶縁層１４の厚みが３μｍ〜３５μｍから選択される。このような厚みの積層体は、これ自体では自立せずに実装工程で取り扱うことができないので、サポート基板と共に実装プロセスに供する必要がある。なお、第１絶縁層１３及び第２絶縁層１４のそれぞれの厚みは上述した範囲から選択すればよい。
また、ビア配線形成用ビア１５はフォトリソグラフィープロセスで形成したレジストを利用して金属層のエッチング・めっき金属のエッチングで形成されるので、機械加工とは異なり、ビア数が多数となっても大きなコスト増にはならないという利点がある。また、ドリル加工やレーザー加工とは異なり、第１絶縁層１３および第２絶縁層１４の加工性に影響されず、フォトリソグラフィープロセスの精度で高精度に形成することができ、逆に、第１絶縁層１３および第２絶縁層１４の素材選定の自由度も大きい。
ビア配線形成用ビア１５の孔径および最小ピッチは、ドリル加工では困難な微小領域を想定しているが、ドリル加工が可能な領域としてもよい。ビア配線形成用ビア１５の孔径は、例えば、１５μｍ〜７０μｍ、好ましくは、２０μｍ〜５０μｍであり、最小ピッチは、５０μｍ〜２００μｍである。
サポート基板１１は、製造プロセスでのハンドリング性を高めるために一時的に用いられる基板で、再利用可能なものである。機械的強度があり、熱膨張係数が小さくて寸法安定性の高く、また、フォトリソグラフィープロセスで使用するエッチング液に対する耐性を有する材料を用いればよい。また、剥離可能接着剤層１２が光照射により剥離するものである場合には、使用波長に対して透明である必要があるが、加熱によって剥離するものである場合には、透明である必要はない。サポート基板１１としては、例えば、ガラス板、金属板、樹脂板などを用いることができ、ガラス板が好適である。
剥離可能接着剤層１２は、製造プロセスでは剥離しないが、必要なときに光照射や加熱などにより剥離可能なものである。このような機能を有するものであれば、特に限定されないが、例えば、紫外線（ＵＶ）照射により剥離可能なものとして、ＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）などを用いることができる。また、加熱により剥離可能となるものとしては、接着剤中に所定温度の加熱により膨張する発泡剤が含有されたものなどを挙げることができる。
第１絶縁層１３は、エポキシ樹脂などの熱硬化性樹脂にシリカなどの無機系のフィラーを充填した低熱膨張係数の熱硬化性樹脂などで形成することができ、特にエポキシ系封止樹脂を用いることができる。何れにしても、マスクを介して部分的に感光し、未露光部を現像除去することが可能な感光性レジスト樹脂などではなく、配線基板の構造体として利用できる耐久性を有する絶縁材料からなる。よって、第１絶縁層１３に直接フォトリソグラフィーによってエッチング等により貫通孔を形成することはできない。
第１絶縁層１３上には第２絶縁層１４が存在するので、半導体チップを実装しても半導体チップのアクティブ面と直接接触しないので、低不純物、ハロゲンフリーのものを必ずしも用いる必要はないが、微小ピッチでビア配線形成用ビア１５を形成するので、微小フィラーが充填された熱硬化性樹脂材料を用いるのが好ましい。フィラーの最大粒径としては、５μｍ〜３０μｍ程度のものを用いるのが好ましい。
第２絶縁層１４は、フィラーを含有しない又はフィラーの充填量が第１絶縁層１３より少なく、第１絶縁層１３より低弾性率を有する熱硬化性又は熱可塑性樹脂材料を用いる。これは第１絶縁層１３の上層として設けられて半導体チップが直接接合される第２絶縁層１４を第１絶縁層１３より低弾力性とするためである。また、第２絶縁層１４は、実装される半導体チップの能動面と直接接触するので、低不純物、ハロゲンフリーのものを用いる。
このような特性を有する樹脂材料として、一般的な接着剤よりも低流動性の接着樹脂を用いることができ、例えば、エポキシ系樹脂、フェノール系樹脂またはポリイミド系樹脂などの接着樹脂を用いた接着樹脂層とすることができる。
このような第２絶縁層１４を設けることにより、後述するように、半導体チップを第２絶縁層１４に接合した後、半導体チップをモールドした際に、第１絶縁層１３に直接接合した場合と比較して低弾性を有する第２絶縁層１４に接着されているので、クラックが入り難いという利点がある。逆に、第１絶縁層１３に半導体チップを直接接合してモールドすると、第１絶縁層１３が剛直過ぎるため、クラックが入る虞があり、上記本発明の構成は、このような問題点を解決するものである。
かかる接着樹脂層は、接着樹脂を印刷したり、シート状としたものを貼付したりすることにより形成することができる。
第２絶縁層１４は、後述するように、半導体チップの能動面と接着される面であり、能動面の凹凸に追従するような適正な流動性が必要であるが、流動性が大きすぎると、ビア配線形成用ビア１５内に入り込んでしまうので、適正な弾性、流動性の樹脂を用いるのが好ましい。本実施形態では、第２絶縁層１４は、一般的な接着剤より低流動性のノンフロー接着剤層（ＮＦＡ）とした。この場合、例えば、市販の低弾性のダイボンディングフィルム、例えば、ＨＳシリーズ（日立化成社製）を用いることができる。
ビア配線形成用ビア１５は、後述する製造プロセスで示すように、フォトリソグラフィーで形成されたビアと同等な穴径及びピッチで形成できるが、深さ（アスペクト比）及び穴径の深さ方向の均一性は、第１絶縁層１３及び第２絶縁層１４に直接、フォトリソグラフィープロセスで加工したものより良好なものとなる。なお、サポート基板１１が存在するので、レーザー加工やドリル加工で形成するのは不可能であるが、サポート基板がない状態で加工できたとしても、これらの加工によるビアより、微細な穴径且つピッチのビアが可能であり、深さ（アスペクト比）及び深さ方向に亘って穴径が均一である良好なものとなる。
ビア配線形成用ビア１５は、実装予定の半導体チップの端子配置及び寸法並びにその周囲に設ける予定の柱状ビア配線の配置及び寸法に合わせて形成するものであり、孔径が異なるものがパターニングされて複数配置されるものであるので、孔径やピッチは一概には限定されないが、孔径が１５μｍ〜７０μｍ、好ましくは、２０μｍ〜５０μｍ、最小ピッチが、５０μｍ〜２００μｍ、好ましくは、５０μｍ〜１２０μｍ、さらに好ましくは、５０μｍ〜１００μｍである。
以下、ビア配線形成用基板１の製造プロセスの一例を図２、図３を参照しながら説明する。
まず、例えば、ガラス製の第１サポート基板２１を用意し（図２（ａ））、この片面に第１剥離可能接着剤層２２を設ける（図２（ｂ））。第１剥離可能接着剤層２２は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＵＶ剥離テープ ＳＥＬＦＡ ＨＷ（積水化学社製）を貼付した。
まず、例えば、ガラス製の第１サポート基板２１を用意し（図２（ａ））、この片面に第１剥離可能接着剤層２２を設ける（図２（ｂ））。第１剥離可能接着剤層２２は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＵＶ剥離テープ ＳＥＬＦＡ ＨＷ（積水化学社製）を貼付した。
次に、第１剥離可能接着剤層２２の上に第１金属層２３及び第２金属層２４を設ける（図２（ｃ））。第１金属層２３と第２金属層２４とは、この後の工程で第１金属層２３をエッチングストップ層として第２金属層２４のみをエッチングできるように、エッチング特性の異なるものを用いる。また、マスクとなるレジスト層との関係から、酸性のエッチング液でエッチングされるものが好ましい。
第１金属層２３及び第２金属層２４を形成する金属としては、チタン（Ｔｉ）、銀（Ａｇ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、銅（Ｃｕ）などから選択すればよい。Ｔｉのエッチング液は、例えば、ＮＨ４ＦＨＦ−Ｈ２Ｏ２であり、Ａｇのエッチング液は、例えば、ＣＨ３ＣＯＯＨ−Ｈ２Ｏ２であり、Ａｌのエッチング液は、例えば、ＨＣｌであり、Ｓｎのエッチング液は、ＮＨ４ＦＨＦ−Ｈ２Ｏ２であり、Ｎｉのエッチング液は、例えば、ＨＣｌである。例えば、これらの金属の何れかを一方に使用すると、これらとエッチングストップ層としてＣｕをエッチングできるエッチング液として、ＦｅＣｌ３、Ｃｕ（ＮＨ３）２、Ｈ２ＳＯ４−Ｈ２Ｏ２などを挙げることができる。
第１金属層２３及び第２金属層２４を形成する金属の組み合わせとしては、Ｔｉ−Ｃｕ、Ａｇ−Ｃｕ、Ａｌ−Ｃｕ、Ｓｎ−Ｃｕ、Ｎｉ−Ｃｕ、Ｎｉ−Ｔｉ、Ｎｉ−Ｓｎ、Ａｌ−Ｔｉ、Ａｌ−Ｓｎ、Ｔｉ−Ａｇ、Ａｌ−Ａｇ、Ａｎ−Ａｇ、Ｎｉ−Ａｇなどを挙げることができるが、これらに限定されるものではない。
また、第１金属層２３及び第２金属層２４の形成方法は、特に限定されず、各種気相法での成膜や、めっき法などによる成膜、又は箔又はシートを貼付する方法など特に限定されないが、作業効率上は、市販されている二層金属シートを貼付するのが好ましい。
本例では、第１金属層２３をニッケル、第２金属層２４を銅となる二層金属箔を貼付した。また、この例では、第１金属層２３のニッケルの厚みは０．５μｍで、第２金属層２４の銅の厚みは、１２μｍである。ここで、第１金属層２３の厚さは特に限定されないが、０．５μｍ〜５μｍ程度あればよく、これ以上厚くても無駄になるだけである。一方、第２金属層２４の厚さは、ビア配線形成用基板１の第２絶縁層１４の厚さにほぼ相当するので、必要となる第２絶縁層１４の厚さに合わせて選定される必要がある。ビア配線形成用基板１の用途によっても異なるが、５μｍ〜４０μｍ程度、好ましくは、５μｍ〜３５μｍ程度である。
なお、本件明細書において、例えば、単に、ニッケル又は銅と呼称した場合、所望の添加元素又は不可避の微量元素を含んだものも包含するものであり、また、所望の添加元素や微量元素を含有するものをニッケル合金又は銅合金と呼称することもある。
次に、第２金属層２４の上に、レジスト層２５を形成し、常法により、フォトレジストパターニングにより、レジスト層２５を貫通する開口２６を形成する（図２（ｄ））。レジスト層２５の厚さは、直接的ではないがビア配線形成用基板１の第１絶縁層１３の厚さに影響を与え、また、そのパターニング特性、すなわち、開口２６の形状（孔径及び垂直性）が、ビア配線形成用ビア１５の形状に転写される。よって、レジスト層２５を形成するレジスト樹脂としては、ポジ型でもネガ型でもよいが、上述した要求特性を満足するようなレジスト樹脂を選定するのが好ましい。好ましいレジスト樹脂としては、フォテックＰＫＧ基板回路形成用ＲＹシリーズ（日立化成社製）などを挙げることができる。ここでは、レジスト層２５の厚さは、３５μｍ、開口２６の直径は３０μｍとした。
露光は、ＵＶを１００〜３００ｍＪ／ｃｍ２照射し、Ｎａ２ＣＯ３１％溶液を３０秒スプレーして現像し、パターニングを行った。
次いで、パターニングされたレジスト層２５をマスクとして、開口２６内のＣｕからなる第２金属層２４のみをエッチングする（図２（ｅ））。この例では、エッチング液として、ＦｅＣｌ３、Ｃｕ（ＮＨ３）２、又はＨ２ＳＯ４−Ｈ２Ｏ２を用いることで、Ｔｉからなる第１金属層２３をエッチングストップ層として第２金属層２４のみをエッチングすることができる。
次に、開口２６内に露出したＮｉからなる第１金属層２３を電極として、開口２６内にニッケルからなる金属柱２７を形成する（図２（ｆ））。この例では、金属柱２７の厚さは２０μｍとした。
なお、この例では金属柱２７はニッケルとしたが、後述するプロセスで第２金属層２４をエッチング除去する際にエッチング耐性のある金属であれば特に限定されず、第１金属層２３と同一金属であっても、異なる金属であってもよい。
また、金属柱２７は、電気メッキにより行ったが、開口２６内に完全に充填できる方法であれば、特にメッキに限定されない。
次いで、レジスト層２５を剥離し（図２（ｇ））、第１絶縁層１３となる第１モールド樹脂２８を塗布し（図２（ｈ））、その後、第１モールド樹脂２８に覆われた金属柱２７の上面を露出するように第１モールド樹脂２８を研磨する（図２（ｉ））。
第１モールド樹脂２８としては、上述した第１絶縁層１３となる樹脂材料を用いればよく、厚さは、金属柱２７が覆われる程度とする。第１モールド樹脂２８の塗布方法は特に限定されないが、真空印刷、フィルムラミネート、金型を用いたコンプレッション成形などで行うことができる。この例では、ナガセケムテック社製Ｒ４２１２のモールド樹脂を用い、コンプレッション成形で成形条件１２０℃で１０ｍｉｎとし、ポストキュア条件を１５０℃で１ｈで硬化させて第１モールド樹脂２８とした。
また、金属柱２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。
次いで、金属柱２７の上面が露出した第１モールド樹脂２８上に第２剥離可能接着剤層２９を介して第２サポート基板３０を設ける（図３（ａ））。第２サポート基板３０及び第２剥離可能接着剤層２９は、それぞれ、ビア配線形成用基板１のサポート基板１１及び剥離可能接着剤層１２となるものである。第２剥離可能接着剤層２９は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＵＶ剥離テープ ＳＥＬＦＡ−ＨＷ積水化学社製）を貼付し、第２サポート基板３０はガラス板とした。
次いで、全体を裏返して、第１剥離可能接着剤層２２を剥離して第１サポート基板２１を除去し（図３（ｂ））、その後、最上面の第１金属層２３を除去する（図３（ｃ））。第１金属層２３の除去は、エッチング除去してもよいし、研磨除去でもよいし、エッチングの後研磨してもよい。エッチングする場合には、エッチング液としては、塩酸溶液、硫酸、又は過水硫酸（Ｈ２ＳＯ４−Ｈ２Ｏ２）を用いることができる。
次に、第２金属層２４を除去し、金属柱２７の上端部を露出させる（図３（ｄ））。第２金属層２４の除去は、エッチングで行う。この場合のエッチング液としては、ＦｅＣｌ３、Ｃｕ（ＮＨ３）２、Ｈ２ＳＯ４−Ｈ２Ｏ２などを用いることができる。
次に、金属柱２７の上端部を覆うように第２絶縁層１４となる第２樹脂層３１を設け（図３（ｅ））、その後、金属柱２７の上端面を露出するように、第２樹脂層３１を研磨する（図３（ｆ））。ここで、第２樹脂層３１は、第２絶縁層１４の材料を用いればよい。また、金属柱２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。
次に、金属柱２７をエッチングで除去し、ビア配線形成用基板１のビア配線形成用ビア１５となる、ビア配線形成用ビア３２を形成する（図３（ｇ））。これにより、サポート基板１１及び剥離可能接着剤層１２上に、第１絶縁層１３及び第２絶縁層１４を有し、第１絶縁層１３及び第２絶縁層１４のみを貫通するビア配線形成用ビア１５を有するビア配線形成用基板１となる。
（基板実施形態２）
図４には、本実施形態に係るビア配線形成用基板の断面図を示す。
図４に示すように、ビア配線形成用基板１Ａは、サポート基板１１と、サポート基板１１の片側に設けられた剥離可能接着剤層１２と、剥離可能接着剤層１２上に設けられた第１絶縁層１３と、第１絶縁層１３上に設けられた第２絶縁層１４Ａとを具備し、第１絶縁層１３および第２絶縁層１４Ａを貫通する複数のビア配線形成用ビア１５が形成されている。
図４には、本実施形態に係るビア配線形成用基板の断面図を示す。
図４に示すように、ビア配線形成用基板１Ａは、サポート基板１１と、サポート基板１１の片側に設けられた剥離可能接着剤層１２と、剥離可能接着剤層１２上に設けられた第１絶縁層１３と、第１絶縁層１３上に設けられた第２絶縁層１４Ａとを具備し、第１絶縁層１３および第２絶縁層１４Ａを貫通する複数のビア配線形成用ビア１５が形成されている。
ビア配線形成用基板１Ａは、第２絶縁層１４Ａがノンフロー接着剤層（ＮＦＡ）ではなく、フィラーを含有しない又はフィラーの充填量が第１絶縁層１３より少なく、第１絶縁層１３より低弾性率を有する熱硬化性又は熱可塑性樹脂材料を用いた以外は、実施形態１と同様であり、製造プロセスも同じであるので、重複する説明は省略する。具体的には、第２絶縁層１４Ａとしては、日立化成社製のＨＳ−２７０（ＤＡＦ）を用い、８０℃〜２００℃でラミネートし、１２０℃〜１６０℃で０．０２ＭＰａ〜０．２ＭＰａの圧力下３０秒間で貼り合わせた。
なお、第２絶縁層１４に用いられる樹脂材料としては、再配線層に用いられる感光性ポリイミド樹脂などの感光性樹脂か、熱硬化性樹脂も用いることができる。
（基板実施形態３）
図５には、本実施形態に係るビア配線形成用基板の断面図を示す。
図５には、本実施形態に係るビア配線形成用基板の断面図を示す。
図５に示すように、ビア配線形成用基板１Ｂは、サポート基板１１と、サポート基板１１の片側に設けられた剥離可能接着剤層１２と、剥離可能接着剤層１２上に設けられた金属層１６と絶縁層１７とを具備し、金属層１６及び絶縁層１７のみを貫通する複数のビア配線形成用ビア１８が形成されている。
何れの場合も、ビア配線形成用ビア１８は、ビア配線を形成するための孔であり、例えば、製造予定のＦＯ−ＷＬＰに実装する半導体チップの接続端子の位置、および実装した半導体チップの周囲に設けられるビア配線の位置に合わせて形成されたものである。
ここで、絶縁層１７は、エポキシ樹脂などの熱硬化性樹脂にシリカなどの無機系のフィラーを充填した低熱膨張整数の熱硬化性樹脂材料などで形成することができ、特にエポキシ系封止樹脂を用いることができる。何れにしても、マスクを介して部分的に感光し、未露光部を現像除去することが可能な感光性レジスト樹脂などではなく、配線基板の構造体として利用できる耐久性を有する絶縁材料からなる。よって、絶縁層１７に直接フォトリソグラフィーによってエッチング等により貫通孔を形成することはできない。
また、絶縁層１７は、半導体チップのアクティブ面と直接接触する可能性があるので、低不純物、ハロゲンフリーのものを用いるのが好ましく、微小ピッチでビア配線形成用ビア１８を形成するので、微小フィラーが充填された樹脂材料を用いるのが好ましい。フィラーの最大粒径としては、５μｍ〜３０μｍ程度のものを用いるのが好ましい。
ビア配線形成用ビア１８は、サポート基板１１と、剥離可能接着剤層１２に影響せずに、金属層１６及び絶縁層１７のみを貫通して設けられている。
ここで、ビア配線形成用ビア１８は、直径が１５μｍ〜７０μｍのストレートビアであり、位置精度がフォトリソグラフィー精度である。具体的には、例えば、±５μｍ以下である。
金属層１６及び絶縁層１７は、これのみでは自立できず、サポート基板１１でサポートされている必要があり、また、金属層１６及び絶縁層１７のみをドリル加工やレーザー加工してビア配線形成用ビア１８を形成することができない。また、たとえドリル加工で形成しても、直径が７５μｍ程度までであり、加工精度が±５μｍであるから、７０μｍ以下の貫通孔は形成できず、また、位置制度は±１０μｍ程度となる。また、レーザー加工によると、テーパー形状の孔が形成できてしまい、ストレート孔は形成できない。このようなサポート基板１１でサポートされた金属層１６及び絶縁層１７のみを貫通するビア配線形成用ビア１８は、以下のような新規なプロセスで形成することができる。
ここで、金属層１６及び絶縁層１７の総厚みは１５μｍ〜７０μｍの範囲から選択される。また、金属層１６の厚みは１μｍ〜２０μｍの範囲から選択され且つ絶縁層１７の厚みが５μｍ〜５０μｍから選択される。このような厚みの積層体は、これ自体では自立せずに実装工程で取り扱うことができないので、サポート基板と共に実装プロセスに供する必要がある。なお、第１絶縁層１３及び第２絶縁層１４のそれぞれの厚みは上述した範囲から選択すればよい。
なお、金属層１６は、グランド配線や半導体チップに対するシールド層、半導体チップの放熱のためのヒートスプレッド層として利用可能であるので、各機能に応じて必要な導電性や熱伝導性を考慮して厚みを設定すればよい。
なお、金属層１６は、グランド配線や半導体チップに対するシールド層、半導体チップの放熱のためのヒートスプレッド層として利用可能であるので、各機能に応じて必要な導電性や熱伝導性を考慮して厚みを設定すればよい。
サポート基板１１は、製造プロセスでのハンドリング性を高めるために一時的に用いられる基板で、再利用可能なものである。機械的強度があり、熱膨張係数が小さくて寸法安定性の高く、また、以下のプロセスで使用するエッチング液に対する耐性を有する材料を用いればよい。また、剥離可能接着剤層１２が光照射により剥離するものである場合には、使用波長に対して透明である必要があるが、加熱によって剥離するものである場合には、透明である必要はない。サポート基板１１としては、例えば、ガラス板、金属板、樹脂板などを用いることができ、ガラス板が好適である。
剥離可能接着剤層１２は、製造プロセスでは剥離しないが、必要なときに光照射や加熱などにより剥離可能なものである。このような機能を有するものであれば、特に限定されないが、例えば、紫外線（ＵＶ）照射により剥離可能なものとして、ＵＶ剥離テープ ＳＥＬＦＡ−ＨＷ（積水化学社製）などを用いることができる。また、加熱により剥離可能となるものとしては、接着剤中に所定温度の加熱により膨張する発泡剤が含有されたものなどを挙げることができる。
絶縁層１７は、上述したとおり、エポキシ樹脂などの熱硬化性樹脂にフィラーを充填したモールド樹脂などで形成することができ、特にエポキシ系封止樹脂を用いることができる。
ビア配線形成用ビア１８は、後述する製造プロセスで示すように、フォトリソグラフィーで形成されたビアと同等な精度の穴径及びピッチで形成できるが、深さ（アスペクト比）及び穴径の深さ方向の均一性は、絶縁層１７に直接、フォトリソグラフィープロセスで加工したものより良好なものとなる。すなわち、絶縁層１７が感光性で、露光・現像によりビア加工が直接可能であっても、フィラー入りであるため、光屈折、光透過性が異なったり、塗布厚のバラツキが大きかったりするので、これらが影響して穴径が異なってしまい易いが、本発明のプロセスによると、高解像度のレジストに形成されるビアを金属柱を介して転写できるので、フォトリソグラフィーで形成されたビアと同等な精度の穴径及びピッチで形成できる。なお、サポート基板１１が存在するので、レーザー加工やドリル加工で形成するのは不可能であるが、サポート基板がない状態で加工できたとしても、これらの加工によるビアより、微細な穴径且つピッチのビアが可能であり、深さ（アスペクト比）及び深さ方向に亘って穴径が均一である良好なものとなる。
ビア配線形成用ビア１８は、実装予定の半導体チップの端子配置及び寸法並びにその周囲に設ける予定の柱状ビア配線の配置及び寸法に合わせて形成するものであり、孔径が異なるものがパターニングされて複数配置されるものであるので、孔径やピッチは一概には限定されないが、孔径が１５μｍ〜７０μｍ、好ましくは、２０μｍ〜５０μｍ、最小ピッチが、５０μｍ〜２００μｍ、好ましくは、５０μｍ〜１２０μｍ、さらに好ましくは、５０μｍ〜１００μｍである。
以下、ビア配線形成用基板１Ｂの製造プロセスの一例を図６を参照しながら説明する。
まず、例えば、ガラス製のサポート基板１２１を用意し（図６（ａ））、この片面に剥離可能接着剤層１２２を設ける（図６（ｂ））。剥離可能接着剤層１２２は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＵＶ剥離テープ ＳＥＬＦＡ−ＨＷ（積水化学社製）を貼付した。
次に、剥離可能接着剤層１２２の上に金属層１２３を設ける（図６（ｃ））。金属層１２３は、マスクとなるレジスト層との関係から、酸性のエッチング液でエッチングされるものが好ましい。
金属層１２３を形成する金属としては、チタン（Ｔｉ）、銀（Ａｇ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、銅（Ｃｕ）などから選択すればよいが、銅が好ましい。
また、金属層１２３の形成方法は、特に限定されず、各種気相法での成膜や、めっき法などによる成膜、又は箔又はシートを貼付する方法など特に限定されないが、作業効率上は、市販されている金属箔を貼付するのが好ましい。
本例では、金属層１２３としてＣｕからなる金属箔を貼付した。また、この例では、金属層１２３のＣｕ厚みは０．５μｍである。
次に、金属層１２３の上に、レジスト層１２５を形成し、常法により、フォトレジストパターニングにより、レジスト層１２５を貫通する開口１２６を所定パターンで形成する（図６（ｄ））。レジスト層１２５の厚さは、直接的ではないがビア配線形成用基板１の絶縁層１７の厚さに影響を与え、また、そのパターニング特性、すなわち、開口１２６の形状（孔径及び垂直性）が、ビア配線形成用ビア１８の形状に転写される。よって、レジスト層１２５を形成するレジスト樹脂としては、ポジ型でもネガ型でもよいが、上述した要求特性を満足するようなレジスト樹脂を選定するのが好ましい。好ましいレジスト樹脂としては、フォテックＰＫＧ基板回路形成用ＲＹシリーズ（日立化成社製）などを挙げることができる。
次いで、パターニングされたレジスト層１２５をマスクとして、開口１２６内に露出したＮｉからなる金属層１２３を電極として、開口１２６内に銅からなる金属柱１２７を形成する（図６（ｅ））。この例では、金属柱１２７の厚さは２５μｍとした。この金属柱１２７の厚さは、上述したビア配線形成用ビア１８の深さに直接関係するので、必要な深さに応じて金属柱１２７の厚さを決定する。
また、この例では金属柱１２７は金属層１２３と同じ銅としたが、金属層１２３と同一金属であっても、異なる金属であってもよい。
また、金属柱１２７は、電気メッキにより行ったが、開口１２６内に完全に充填できる方法であれば、特にメッキに限定されない。しかしながら、電気メッキにより形成するのが、最も効率的で低コストである。
また、この例では金属柱１２７は金属層１２３と同じ銅としたが、金属層１２３と同一金属であっても、異なる金属であってもよい。
また、金属柱１２７は、電気メッキにより行ったが、開口１２６内に完全に充填できる方法であれば、特にメッキに限定されない。しかしながら、電気メッキにより形成するのが、最も効率的で低コストである。
次いで、レジスト層１２５を剥離し（図６（ｆ））、絶縁層１７となるモールド樹脂１２８を塗布し（図６（ｇ））、その後、モールド樹脂１２８に覆われた金属柱１２７の第１端面である上面を露出するようにモールド樹脂１２８を研磨する（図６（ｈ））。
モールド樹脂１２８としては、上述した絶縁層１７となる樹脂材料を用いればよく、厚さは、金属柱１２７が覆われる程度とする。モールド樹脂１２８の塗布方法は特に限定されないが、真空印刷、フィルムラミネート、金型を用いたコンプレッション成型などで行うことができる。この例では、ナガセケムテック社製Ｒ４２１２のモールド樹脂を用い、コンプレッションプレッション成形で成形条件１２０℃で１０ｍｉｎとし、ポストキュア条件を１５０℃で１ｈで硬化させてモールド樹脂１２８とした。
また、金属柱１２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。
また、金属柱１２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。
次に、金属柱１２７および金属層１２３をエッチングで除去し、ビア配線形成用基板１のビア配線形成用ビア１８となる、ビア配線形成用ビア１２９を形成する（図６（ｉ））。これにより、サポート基板１１及び剥離可能接着剤層１２上に、金属層１６及び絶縁層１７を有し、金属層１６及び絶縁層１７のみを貫通するビア配線形成用ビア１８を有するビア配線形成用基板１Ｂ（図５参照）となる。
（実施形態１）
以下、ビア配線形成用基板１に半導体チップを実装するプロセスの一例を図面を参照しながら説明する。
以下、ビア配線形成用基板１に半導体チップを実装するプロセスの一例を図面を参照しながら説明する。
まず、銅ＰＡＤを有する半導体チップの製造方法の一例を図７を参照しながら説明する。
図７（ａ）に示すように、アルミＰＡＤ５１を有する半導体チップ５０を用意し、この上にシード金属層５５を設ける（図７（ｂ））。次に、感光性樹脂層５６を設け（図７（ｃ））、露光現像してパターニングしてアルミＰＡＤ５１の上方に開口５６ａを形成し（図７（ｄ））、開口５６ａ内のシード金属層５５上に電気メッキで銅ＰＡＤ５２を形成し（図７（ｅ））、感光性樹脂層５６を除去し（図７（ｆ））、シード金属層５５をソフトエッチングで除去して銅ＰＡＤ５２を有する半導体チップ５０とする（図７（ｇ））。
図７（ａ）に示すように、アルミＰＡＤ５１を有する半導体チップ５０を用意し、この上にシード金属層５５を設ける（図７（ｂ））。次に、感光性樹脂層５６を設け（図７（ｃ））、露光現像してパターニングしてアルミＰＡＤ５１の上方に開口５６ａを形成し（図７（ｄ））、開口５６ａ内のシード金属層５５上に電気メッキで銅ＰＡＤ５２を形成し（図７（ｅ））、感光性樹脂層５６を除去し（図７（ｆ））、シード金属層５５をソフトエッチングで除去して銅ＰＡＤ５２を有する半導体チップ５０とする（図７（ｇ））。
なお、銅ＰＡＤ５２を設ける方法は上述した方法に限定されない。例えば、銅ＰＡＤ５２は、銅メッキによるものに限定されず、アルミＰＡＤ５１上にシード金属をスパッタした後、銅ペーストを設け、メタライゼーションするか、アルミＰＡＤ５１上に直接銅ペーストを設けてメタライゼーションすることにより形成することもできる。何れにしても、従来技術で述べたＩｎＦＯの柱状の電気コネクタと比較すると、大幅なプロセス削減となる。
次に、このような銅ＰＡＤ５２を備えた半導体チップ５０を本発明のビア配線形成用基板１に実装する工程を説明する。なお、本発明のビア配線形成用基板１は、サポート基板１１及び剥離可能接着剤層１２上に、第１絶縁層１３及び第２絶縁層１４を有し、第１絶縁層１３及び第２絶縁層１４のみを貫通するビア配線形成用ビア１５を有するものであるが、第１絶縁層１３がエポキシ系モールディング樹脂、第２絶縁層１４をノンフロー接着剤層（ＮＦＡ）としたものである。
また、第１絶縁層１３及び第２絶縁層１４のみを貫通するビア配線形成用ビア１５は、半導体チップ５０の接続端子の位置に合わせて形成されたものである。
銅ＰＡＤ５２をビア配線形成用ビア１５に合わせた状態で、半導体チップ５０をＮＦＡである第２絶縁層１４上に接着する（図８（ａ））。 具体的には、常法に従い、各半導体チップ５０を加圧、加熱しながら仮接着し、全体を位置決めしながら加圧、加熱して本接着する。
次に、半導体チップ５０を埋め込むように、モールド樹脂層４１を設ける（図８（ｂ））。モールド樹脂層４１としては、エポキシ樹脂などの熱硬化性樹脂にフィラーを充填したモールド樹脂などで形成することができ、特にエポキシ系封止樹脂を用いることができる。モールド樹脂層４１は、半導体チップ５０のアクティブ面と直接接触するので、低不純物、ハロゲンフリーのものを用いる必要がある。なお、微小ピッチでの加工をするものではないので、第１絶縁層１３に用いられる樹脂材料より大きめのフィラーを含有するものでもよい。例えば、最大粒径５μｍ〜５０μｍのフィラーを含有する熱硬化性樹脂を用いることができる。
なお、モールド樹脂層４１を設けた後、剥離可能接着剤層を介してサポート基板を設けてもよい。このサポート基板は、次工程でサポート基板１１を剥離した後のハンドリング性を上げるためのものであり、最終工程で剥離して製品とするが、何れにしても図示は省略する。
次に、剥離可能接着剤層１２を介してサポート基板１１を剥離する（図８（ｃ））。剥離可能接着剤層１２としてＵＶ剥離テープ ＳＥＬＦＡ−ＨＷ（積水化学社製）を用いた場合には、ＵＶ照射によりサポート基板１１を剥離することができる。
次に、ビア配線形成用ビア１５内に、電気メッキによりビア配線５９を形成する（図８（ｄ））。具体的には、ビア配線形成用ビア１５内に化学銅シード又はスパッタシードを設けた後、電気めっきによりビア配線５９を形成する。なお、絶縁層１３の表面に形成された配線層は所定の大きさにパターニングしてビア配線５９とする。
ここで、ビア配線５９の形成は、電気メッキ法に限定されるものではなく、例えば、銅を含む導電性ペーストをビア配線形成用ビア１５内に充填してビア配線５９としてもよい。
また、ビア配線５９の形成は、パターンめっき法によっても形成可能である。パターンめっき法は、銅のシード層を設けた後、めっき用レジスト層をパターン形成した後、めっき用レジスト層を介してビア配線形成用ビア１５にパターン電気めっきによりビア配線５９を形成し、めっき用レジストを剥離し、ビア配線５９の下層以外のシード層をソフトエッチングにより除去してビア配線５９とすることもできる。
なお、このパターンめっき法によりビア配線５９を形成する場合には、必ずしも半導体チップ５０のアルミＰＡＤ５１を銅ＰＡＤ５２にする必要はなく、アルミＰＡＤ５１のまま半導体５０を実装することもできる。
なお、このパターンめっき法によりビア配線５９を形成する場合には、必ずしも半導体チップ５０のアルミＰＡＤ５１を銅ＰＡＤ５２にする必要はなく、アルミＰＡＤ５１のまま半導体５０を実装することもできる。
次に、図８（ｅ）に示すように、ビア配線５９を形成した絶縁層１３上に、常法により再配線層７０を複数（図示では３層）形成し、半導体チップ実装部品３とする。半導体チップ実装部品３が本実施形態の半導体部品実装部品である。
本発明のビア配線形成用基板１を用いると、高密度の接続端子を有する半導体チップや機能性部品に合わせて、ビア配線形成用ビア１５を高精度に形成することができるので、種々の半導体チップや機能性部品を容易に実装可能である。また、この際、接合端子側をビア配線形成用基板１に接着した後、複数の半導体チップ５０や機能性部品をモールドするので、複数の半導体チップ５０や機能性部品の高さが異なっても、容易に実装することができるという利点がある。
このような実装例を図９に示す。図９（ａ）は、本発明のビア配線形成用基板１に高さの異なる半導体チップ５０１及び５０２を実装した場合であり、図９（ｂ）は、半導体チップ５０１と受動部品５１０とを実装した場合を示す。これら何れも場合も、半導体チップ５０１、５０２や受動部品５１０の端子側を本発明のビア配線形成用基板１に接着するので、半導体チップ５０１、５０２や受動部品５１０は、問題とならない。
一方、従来技術で述べたＩｎＦＯでは、柱状の電気コネクタ１０８と、半導体チップ１１０上の電気コネクタ１１２とを一緒にモールドし、その後上端面を研磨で露出する必要があり、高密度配線になるほど困難性を伴い、また、再配線層との接続にも困難性を伴う。また、柱状の電気コネクタ１０８の高さは、１５０μｍ〜２００μｍ程度が限界であり、半導体チップ１１０の高さが大きい場合には製造上困難となる可能性がある。さらに、最初に半導体チップを複数実装する場合、半導体チップの高さが異なると、一方の半導体チップの柱状の電気コネクタを長くするなどの必要があり、対応が困難となるという問題もある。
また、本発明のビア配線形成用基板１を用いた場合、相対的に剛直な第１絶縁層１３が再配線層７０と半導体チップ５０との間に存在するので第１絶縁層１３上に複数層の再配線層７０を設けても再配線層７０にクラックが入り難いという効果を奏する。また、相対的に剛直な第１絶縁層１３と半導体チップ５０との間に、第１絶縁層１３より低弾性の第２絶縁層１４が存在するので第１絶縁層１３上に複数層の再配線層７０を設けても再配線層７０にクラックがさらに入り難いという効果を奏する。
（実施形態２）
次に、ビア配線形成用基板１Ａに半導体チップを実装するプロセスの一例を図面を参照しながら説明する。
次に、ビア配線形成用基板１Ａに半導体チップを実装するプロセスの一例を図面を参照しながら説明する。
ビア配線形成用基板１Ａは、表面の第２絶縁層１４Ａがノンフロー接着剤層（ＮＦＡ）ではないので、半導体チップにＮＦＡを設ける必要がある。
この工程を図１０を参照しながら説明する。
図１０に示すように、図９に示す工程により製造した銅ＰＡＤ５２を有する半導体チップ５０を準備し、次いで、比較的低流動性のノンフロー接着剤を用いて銅ＰＡＤ５２を覆うように接着剤層６１を設け（図１０（ａ））、その後、研磨工程により銅ＰＡＤ５２のトップだしを行い、接着剤層６１を有する半導体チップ５０Ａとする（図１０（ｂ））。
図１０に示すように、図９に示す工程により製造した銅ＰＡＤ５２を有する半導体チップ５０を準備し、次いで、比較的低流動性のノンフロー接着剤を用いて銅ＰＡＤ５２を覆うように接着剤層６１を設け（図１０（ａ））、その後、研磨工程により銅ＰＡＤ５２のトップだしを行い、接着剤層６１を有する半導体チップ５０Ａとする（図１０（ｂ））。
次に、ビア配線形成用基板１Ａに半導体チップ５０Ａを実装するプロセスを説明する。
銅ＰＡＤ５２をビア配線形成用ビア１５に合わせた状態で、半導体チップ５０Ａを第２絶縁層１４Ａに接着剤層６１で接着する（図１１（ａ））。
銅ＰＡＤ５２をビア配線形成用ビア１５に合わせた状態で、半導体チップ５０Ａを第２絶縁層１４Ａに接着剤層６１で接着する（図１１（ａ））。
次に、半導体チップ５０Ａを埋め込むように、モールド樹脂層４１を設ける（図１１（ｂ））。モールド樹脂層４１としては、図８の工程で用いたものと同様である。
なお、モールド樹脂層４１を設けた後、剥離可能接着剤層を介してサポート基板を設けてもよい。このサポート基板は、次工程でサポート基板１１を剥離した後のハンドリング性を上げるためのものであり、最終工程で剥離して製品とするが、何れにしても図示は省略する。
次に、剥離可能接着剤層１２を介してサポート基板１１を剥離する（図１１（ｃ））。すなわち、剥離可能接着剤層１２としてＵＶ剥離テープ ＳＥＬＦＡ−ＨＷ（積水化学社製）を用いた場合には、ＵＶ照射によりサポート基板１１を剥離することができる。
次に、ビア配線形成用ビア１５内に、電気メッキによりビア配線を形成する。具体的には、ビア配線形成用ビア１５内に化学銅シード又はスパッタシードからなるシード層５７を設け（図１１（ｄ））、その後、電気メッキによりビア配線を含む配線層５８を形成する（図１１（ｅ））。なお、絶縁層１３の表面に形成された配線層５８は所定の大きさにパターニングしてビア配線５９とする（図１１（ｆ））。
次に、図１１（ｇ）に示すように、ビア配線５９を形成した第２絶縁層１４Ａ上に、常法により再配線層７０を複数（図示では３層）形成し、表面にビア配線９１を有する半導体チップ実装部品３Ａとする。半導体チップ実装部品３Ａが本実施形態の半導体装置実装部品である。なお、再配線層７０は、再配線用絶縁層と、再配線用絶縁層を貫通するビア配線と、再配線用絶縁層上に設けられた配線パターンとからなる。また、再配線用絶縁層としては、感光性ポリイミド樹脂などの感光性樹脂か、熱硬化性樹脂が用いられる。非感光性樹脂を用いた場合には、貫通孔形成などのパターニングはレーザー加工などにより行う。
（その他の実施形態）
実施形態１、実施形態２で製造した本発明の半導体チップ実装部品３と、従来のｅＷＬＰ（Embedded Wafer Level Package）構造との比較を図１２に示す。
実施形態１、実施形態２で製造した本発明の半導体チップ実装部品３と、従来のｅＷＬＰ（Embedded Wafer Level Package）構造との比較を図１２に示す。
図１２（ｂ）の従来のｅＷＬＰ構造では、半導体チップ５０をモールドするモールド樹脂層４１０上に直接、再配線層７００が設けられる。一方、図１２（ａ）に示す本発明の半導体チップ実装部品３では、モールド樹脂層４１と再配線層７０との間に、モールド樹脂層４１側から、相対的に低弾性の第２絶縁層１４と、相対的に高弾性で剛直な第１絶縁層１３とが配置されるので、再配線層７０にクラックが入り難いという効果を奏する。
また、実施形態１、２のビア配線形成用基板１、１Ａは、実施形態３、４などの標準的な使用方法の他、種々の用途に使用できる。
例えば、図１３（ａ）に示すように、実施形態３、４の半導体チップ実装部品３の複数の再配線層７０の間にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設けてもよい。最上面には、ビア配線９２が設けられる。この場合、再配線層７０のクラック防止を実現でき、従来より多数層の再配線層７０の積層を可能とする。例えば、再配線層７０は、３〜４層又はそれ以上積層すると、クラックが入る虞があるとされているが、中間に第２絶縁層１４及び第１絶縁層１３からなる部品受け積層体を設けることにより、特に、剛直な第１絶縁層１３の存在により、クラックの発生を防止できるという利点がある。
なお、再配線層７０を多層にすると、ビア配線のピッチを拡げることができるという利点があり、図１３（ａ）の場合、例えば、半導体チップ５０のピッチＰ１が４０μｍ〜１００μｍ程度として、最上面のピッチＰ２は３００μｍ〜５００μｍ程度まで拡げることができる。
また、図１３（ｂ）に示すように、実施形態３、４の半導体チップ実装部品３の表面にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設けるような使用方法もある。これは実装部品表面に通常設けられるソルダーレジストの代わりとして設けることができるものである。このような使用方法が可能なのは、部品受け積層体が非常に薄くできることと、貫通孔の位置精度がよいので、微細な配線構造に対して 感光性のソルダーレジストと変わらぬ対応が可能だからである。なお、ドリル加工やレーザー加工などの機械加工では実現できない。さらに、表面に剛直な第１絶縁層１３が存在するのが、再配線層７０のクラック防止を図ることができるという効果を奏する。なお、ビア配線形成用ビア１５は、ビア配線９１への接続用として使用する。
さらに、実施形態１、２のビア配線形成用基板１、１Ａは、従来構造の実装構造に加えて用いることができる。
例えば、図１４（ａ）に示すように、従来のｅＷＬＰ５００（図１４（ｂ）参照）の複数の再配線層７００の中間にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設け、第１絶縁層１３上の再配線層７０を介してビア配線９３を設けるようにしてもよい。
また、図１４（ｂ）に示すように、ｅＷＬＰ５００の表面にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設け、ビア配線９４を形成してもよく、さらには、図１４（ｃ）に示すように、ｅＷＬＰ５００の表面にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設けて、ビア配線形成用ビア１５は、ｅＷＬＰ５００の配端子への接続用として用いるようにしてもよい。
さらに、実施形態１、２のビア配線形成用基板１、１Ａは、半導体チップを実装する代わりに、例えば、ｅＷＬＰ５００（図１４（ｂ）参照）を実装することもできる。
この製造プロセスの一例を図１５に示す。図１５（ａ）に示すように、ｅＷＬＰ５００を用意し、図１５（ｂ）に示すように、ビア配線形成用基板１の上に、ｅＷＬＰ５００を実装し、接着する。
次に、上述した実施形態と同様に、ｅＷＬＰ５００をモールド樹脂層４１でモールドする（図１５（ｃ））。
なお、モールド樹脂層４１を設けた後、剥離可能接着剤層を介してサポート基板を設けてもよい。このサポート基板は、次工程でサポート基板１１を剥離した後のハンドリング性を上げるためのものであり、最終工程で剥離して製品とするが、何れにしても図示は省略する。
次に、剥離可能接着剤層１２を介してサポート基板１１を剥離し（図１５（ｄ））、次に、ビア配線形成用ビア１５内に、電気メッキ等によりビア配線９５を形成する（図１５（ｅ））。次に、図１５（ｆ）に示すように、ビア配線９５を形成した絶縁層１３上に、常法により再配線層７０を複数（図示では３層）形成し、最上面にビア配線９７を有する半導体チップ実装部品とする。
以上、半導体部品実装プロセスを説明しながら種々の半導体部品実装部品を説明したが、何れの場合もビア配線形成用ビア１５と、銅ＰＡＤ５２とが１対1で対応し、ビア配線ビア１５の全体に充填されたビア配線５９を有するものであるが、これに限定されない。
上述した例の構造の特徴をまとめると図１６に表される。図１６（ａ）に示すように、モールド樹脂層４１によりモールドされた半導体チップ５０の１つの銅ＰＡＤ５２に対応してビア配線用ビア１５が形成され、ビア配線５９がビア配線用ビア１５を充填するように設けられている。また、この場合、一般的には、図１６（ｂ）に示すように、ビア配線５９を含む第１絶縁層１３上に感光性樹脂や熱硬化性樹脂などからなる再配線用絶縁層８１が形成され、再配線用絶縁層８１のビア配線５９に対向する位置に形成された貫通孔８２にビア配線５９に接続するビア配線８３が形成される。なお、実際には、再配線用絶縁層８１上には、ビア配線８３と接続する図示しない配線が形成され、再配線層８０を構成する。
図１７は、ビア配線形成用ビア１５と、銅ＰＡＤ５２とが１対1で対応する場合の別の例を表すものである。図１７（ａ）に示すように、ビア配線形成用ビア１５の周縁部と第１絶縁層１３上に再配線用絶縁層８１Ａを形成し、再配線用絶縁層８１Ａの銅ＰＡＤ５２に対向する部分に貫通孔８２Ａを設けたものである。そして、図１７（ｂ）に示すように、ビア配線形成用ビア１５内の再配線用絶縁層８１Ａに設けられた貫通孔８２Ａ内に銅ＰＡＤ５２と接続するビア配線８３Ａを設けたものである。なお、実際には、再配線用絶縁層８１Ａ上には、ビア配線８３Ａと接続する図示しない配線が形成され、再配線層８０Ａを構成する。
図１６及び図１７は、ビア配線形成用ビア１５と、銅ＰＡＤ５２とが１対1で対応する場合であるが、１対複数個で対応する場合の例を図１８及び図１９に示す。
図１８及び図１９は、モールド樹脂層４１によりモールドされた半導体チップがエリアパッドタイプの半導体チップ５１Ａであり、ビア配線形成用ビア１５Ａが、エリアパッドタイプの複数の銅ＰＡＤ５２が設けられた矩形エリア５３に対応する形状で形成されたものである。図１８は、再配線用絶縁層が形成された状態であり、図１９は配線が形成された状態であり、（ａ）は平面図、図（ｂ）は、（ａ）のｂ−ｂ′断面に対応する。
図１８及び図１９は、モールド樹脂層４１によりモールドされた半導体チップがエリアパッドタイプの半導体チップ５１Ａであり、ビア配線形成用ビア１５Ａが、エリアパッドタイプの複数の銅ＰＡＤ５２が設けられた矩形エリア５３に対応する形状で形成されたものである。図１８は、再配線用絶縁層が形成された状態であり、図１９は配線が形成された状態であり、（ａ）は平面図、図（ｂ）は、（ａ）のｂ−ｂ′断面に対応する。
これらの図面に示すように、矩形エリア５３に対応するビア配線用ビア１５Ａを含む第１絶縁層１５上に再配線用絶縁層８１Ｂを設け、複数の銅ＰＡＤ５２のそれぞれに対向する位置の再配線用絶縁層８１Ｂに貫通孔８２Ｂを設けたものである。そして、貫通孔８２Ｂ内に銅ＰＡＤ５２に接続するビア配線８３Ｂを設け、ビア配線８３Ｂを再配線する配線８４Ｂを設け、再配線層８０Ｂとしたものである。これは本発明の半導体装置実装部品の一例である。
図２０及び図２１は、ビア配線形成用ビア１５と、銅ＰＡＤ５２とが１対複数個で対応する場合の他の例を表すものである。
図２０及び図２１は、モールド樹脂層４１によりモールドされた半導体チップがペリフェラルパッドタイプの半導体チップ５１Ｂであり、ビア配線形成用ビア１５Ｂが、ペリフェラルパッドタイプの複数の銅ＰＡＤ５２が設けられた矩形ドーナツ状の周縁部エリア５４に対応する形状で形成されたものである。図２０は、再配線用絶縁層が形成された状態であり、図２１は配線が形成された状態であり、（ａ）は平面図、図（ｂ）、（ｃ）は、（ａ）のｂ−ｂ′断面、ｃ−ｃ′断面に対応する。
図２０及び図２１は、モールド樹脂層４１によりモールドされた半導体チップがペリフェラルパッドタイプの半導体チップ５１Ｂであり、ビア配線形成用ビア１５Ｂが、ペリフェラルパッドタイプの複数の銅ＰＡＤ５２が設けられた矩形ドーナツ状の周縁部エリア５４に対応する形状で形成されたものである。図２０は、再配線用絶縁層が形成された状態であり、図２１は配線が形成された状態であり、（ａ）は平面図、図（ｂ）、（ｃ）は、（ａ）のｂ−ｂ′断面、ｃ−ｃ′断面に対応する。
これらの図面に示すように、矩形ドーナツ状の周縁部エリア５４に対応したビア配線用ビア１５Ｂを含む第１絶縁層１５上に再配線用絶縁層８１Ｃを設け、複数の銅ＰＡＤ５２のそれぞれに対向する位置の再配線用絶縁層８１Ｃに貫通孔８２Ｃを設けたものである。そして、貫通孔８２Ｃ内に銅ＰＡＤ５２に接続するビア配線８３Ｃを設け、ビア配線８３Ｃを再配線する配線８４Ｃを設け、再配線層８０Ｃとしたものである。これは本発明の半導体装置実装部品の一例である。
図２２は、本発明の半導体部品実装部品の一例の実装プロセスを示す。この例は、基板実施形態３のビア配線形成用基板１Ｂ（図５参照）を用いての半導体部品実装部品を示す。
図２２（ａ）は、ビア配線形成用基板１Ｂに図１０の接着剤層６１を有する半導体チップ５０Ａを接着し、半導体チップ５０Ａをモールド樹脂層４１によりモールドした後、サポート基板１を剥離した状態であり、部品実装用積層体に半導体チップ５０Ａが実装された状態を示す。次に、図２２（ｂ）に示すように、ビア形成用ビア１８を含む金属層１７上に再配線用絶縁層８１Ｄを設け、図２２（ｃ）に示すように、銅ＰＡＤ５２に対向する位置に銅ＰＡＤ５２を露出する貫通孔８２Ｄと、金属層１７を露出するグランド用貫通孔８５Ｄを形成する。そして、図２２（ｄ）に示すように、貫通孔８２Ｄ内に銅ＰＡＤ５２に接続するビア配線８３Ｄと、ビア配線８３を再配線する配線８４Ｄとを形成し、さらに、金属層１７に接続するグランド配線８６Ｄをグランド用貫通孔８５Ｄに設ける。これにより、金属層１７に接続する第２配線８６Ｄを具備する再配線層８０Ｄが形成される。
このような半導体部品実装部品では、金属層１７は、グランド配線や半導体チップに対するシールド層、半導体チップの放熱のためのヒートスプレッド層として利用可能である。
１，１Ａ ビア配線形成用基板
１１，２１，３０ サポート基板
１２，２２，２９ 剥離可能接着剤層
１３，２８ 第１絶縁層
１４，３１ 第２絶縁層
１５，１５Ａ，１５Ｂ ビア配線形成用ビア
２７ 金属柱
２８ モールド樹脂
５０ 半導体チップ
５１ アルミＰＡＤ
５２ 銅ＰＡＤ
６１ 接着剤層
４１ モールド樹脂層
７０，７０Ａ，７０Ｂ，８０，８０Ａ〜８０Ｄ 再配線層
８１，８１Ａ〜８１Ｄ 再配線用絶縁層
１１，２１，３０ サポート基板
１２，２２，２９ 剥離可能接着剤層
１３，２８ 第１絶縁層
１４，３１ 第２絶縁層
１５，１５Ａ，１５Ｂ ビア配線形成用ビア
２７ 金属柱
２８ モールド樹脂
５０ 半導体チップ
５１ アルミＰＡＤ
５２ 銅ＰＡＤ
６１ 接着剤層
４１ モールド樹脂層
７０，７０Ａ，７０Ｂ，８０，８０Ａ〜８０Ｄ 再配線層
８１，８１Ａ〜８１Ｄ 再配線用絶縁層
Claims (17)
- 第１絶縁層からなる第１層と、前記第１層上に積層された第２層とが積層され、前記第１層および前記第２層には前記第１層および前記第２層のみを位置ずれなしに貫通して形成されているビア配線形成用ビアが形成されている部品受け積層体と、
前記部品受け積層体の前記第１層又は前記第２層に接着され、前記ビア配線形成用ビアに対向して接続端子を具備する少なくとも１つの部品と、
前記部品を埋め込むモールド樹脂からなる第３層と、
前記部品の接続端子に一端が接続され他端が前記ビア配線形成用ビアを介して前記部品受け積層体の反対側に引き出されたビア配線とを具備し、
前記部品受け積層体の前記第１層及び前記第２層の総厚みが１５μｍ〜７０μｍの範囲から選択される
ことを特徴とする半導体装置実装部品。 - 前記第１層の前記第１絶縁層がエポキシ系封止材料からなる
ことを特徴とする請求項１記載の半導体装置実装部品。 - 前記部品が、接続端子を有する少なくとも１つの半導体チップと、前記半導体チップと前記部品受け積層体の厚さ方向の寸法である高さが異なる少なくとも１つの半導体チップ又は受動部品とを含む
ことを特徴とする請求項１又は２記載の半導体装置実装部品。 - 前記第２層が第２絶縁層からなり、前記部品が前記第２層に接着されている
ことを特徴とする請求項１〜３の何れか一項記載の半導体装置実装部品。 - 前記ビア配線は、前記ビア配線形成用ビア内に設けられた再配線用絶縁層に設けられた貫通孔を介して前記部品の接続端子から前記部品受け積層体の反対側まで引き出されている
ことを特徴とする請求項４記載の半導体装置実装部品。 - 前記第２層が低流動性接着材からなる
ことを特徴とする請求項４又は５記載の半導体装置実装部品。 - 前記第２層が金属層からなり、前記部品が前記第１層に接着されており、前記ビア配線は、前記ビア配線形成用ビア内に設けられた再配線用絶縁層に設けられた貫通孔を介して前記部品の接続端子から引き出されており、前記再配線用絶縁層及び前記第１層には、前記金属層を露出する第２貫通孔が設けられ、前記第２貫通孔内には前記金属層に接続する第２配線が設けられている
ことを特徴とする請求項１〜３の何れか一項記載の半導体装置実装部品。 - 前記金属層が銅箔である
ことを特徴とする請求項７記載の半導体装置実装部品。 - 前記ビア配線形成用ビアの１つに対して、前記部品の接続端子が１つ対応して配置され、前記ビア配線形成用ビアを介して設けられた第１ビア配線を覆う感光性樹脂層が設けられ、前記感光性樹脂層には前記第１ビア配線に対向する位置に貫通孔が設けられ、前記感光性樹脂層上には前記第１ビア配線に接続する前記貫通孔に形成された第２ビア配線を含む配線層が設けられている
ことを特徴とする請求項１〜８の何れか一項記載の半導体装置実装部品。 - 前記ビア配線形成用ビアの１つは、前記部品の複数の接続端子が対応して配置され、前記ビア配線形成用ビアの前記感光性樹脂層には前記複数の接続端子に対向する複数の前記貫通孔が形成され、各貫通孔に前記ビア配線が設けられている
ことを特徴とする請求項１〜８の何れか一項記載の半導体装置実装部品。 - 前記部品が、複数の接続端子が中央部の所定エリアに配置されたエリアパッドタイプの半導体チップであり、前記ビア配線形成用ビアが前記所定エリアに対応する形状に形成され、前記感光性樹脂層は、前記ビア配線形成用ビアを埋めるように形成され、前記複数の接続端子に対向する複数の前記貫通孔が形成され、各貫通孔に前記ビア配線が設けられている
ことを特徴とする請求項１０記載の半導体装置実装部品。 - 前記部品が、複数の接続端子が中央部を囲む所定の周縁部に配置されたペリフェラルパッドタイプの半導体チップであり、前記ビア配線形成用ビアが前記中央部を囲む前記所定の周縁部に対応する形状に形成され、前記感光性樹脂層は、前記ビア配線形成用ビアを埋めるように形成され、前記複数の接続端子に対向する複数の前記貫通孔が形成され、各貫通孔に前記ビア配線が設けられている
ことを特徴とする請求項１０記載の半導体装置実装部品。 - 前記ビア配線が引き出された表面に感光性樹脂層を介して再配線を形成した再配線層を設けた
ことを特徴とする請求項１〜８の何れか一項記載の半導体装置実装部品。 - 前記再配線層を３層又は４層以上設けた
ことを特徴とする請求項１３記載の半導体装置実装部品。 - 前記再配線層が２層又は３層であり、その上に前記部品受け積層体をさらに設け、その上にさらに再配線層を設けた
ことを特徴とする請求項１３記載の半導体装置実装部品。 - 前記部品が再配線層の最表層の上に前記部品受け積層体をさらに設けた
ことを特徴とする請求項１３記載の半導体装置実装部品。 - 前記部品が、半導体チップにｅＷＬＰにより前記再配線層を２層又は３層設けたものである
ことを特徴とする請求項１０〜１３の何れか一項記載の半導体装置実装部品。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019164926A JP7505868B2 (ja) | 2019-09-10 | 2019-09-10 | 半導体装置実装部品 |
| CN201980077167.9A CN113228257A (zh) | 2018-11-15 | 2019-11-15 | 通孔布线形成用基板及其制造方法和半导体装置安装部件 |
| KR1020217017815A KR102612326B1 (ko) | 2018-11-15 | 2019-11-15 | 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품 |
| US17/294,285 US20210407950A1 (en) | 2018-11-15 | 2019-11-15 | Via wiring formation substrate, manufacturing method for via wiring formation substrate, and semiconductor device mounting component |
| DE112019005240.3T DE112019005240T5 (de) | 2018-11-15 | 2019-11-15 | Durchkontaktierungsverdrahtungssubstrat, Verfahren zu seiner Herstellung und Halbleitervorrichtungs-Montagekomponente |
| TW108141675A TWI791924B (zh) | 2018-11-15 | 2019-11-15 | 通路配線形成用基板及通路配線形成用基板之製造方法和半導體裝置安裝零件 |
| PCT/JP2019/044922 WO2020101022A1 (ja) | 2018-11-15 | 2019-11-15 | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019164926A JP7505868B2 (ja) | 2019-09-10 | 2019-09-10 | 半導体装置実装部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021044363A true JP2021044363A (ja) | 2021-03-18 |
| JP7505868B2 JP7505868B2 (ja) | 2024-06-25 |
Family
ID=74864264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019164926A Active JP7505868B2 (ja) | 2018-11-15 | 2019-09-10 | 半導体装置実装部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7505868B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077134A (ja) * | 1993-02-08 | 1995-01-10 | General Electric Co <Ge> | 集積回路モジュール |
| JP2010118589A (ja) * | 2008-11-14 | 2010-05-27 | Shinko Electric Ind Co Ltd | 電子部品内蔵配線基板の製造方法 |
| JP2015226013A (ja) * | 2014-05-29 | 2015-12-14 | イビデン株式会社 | プリント配線板およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262444B2 (en) | 2005-08-17 | 2007-08-28 | General Electric Company | Power semiconductor packaging method and structure |
-
2019
- 2019-09-10 JP JP2019164926A patent/JP7505868B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077134A (ja) * | 1993-02-08 | 1995-01-10 | General Electric Co <Ge> | 集積回路モジュール |
| JP2010118589A (ja) * | 2008-11-14 | 2010-05-27 | Shinko Electric Ind Co Ltd | 電子部品内蔵配線基板の製造方法 |
| JP2015226013A (ja) * | 2014-05-29 | 2015-12-14 | イビデン株式会社 | プリント配線板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7505868B2 (ja) | 2024-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI437647B (zh) | 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體 | |
| US7377030B2 (en) | Wiring board manufacturing method | |
| KR100430001B1 (ko) | 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법 | |
| JP5581519B2 (ja) | 半導体パッケージとその製造方法 | |
| US7329957B2 (en) | Circuit device and manufacturing method thereof | |
| JP2019512168A (ja) | シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造 | |
| JP2006222164A (ja) | 半導体装置及びその製造方法 | |
| US10522447B2 (en) | Chip package and a wafer level package | |
| JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
| KR20100086472A (ko) | 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리 | |
| KR102612326B1 (ko) | 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품 | |
| US9334576B2 (en) | Wiring substrate and method of manufacturing wiring substrate | |
| KR100319624B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| US9824977B2 (en) | Semiconductor packages and methods of forming the same | |
| TWI465163B (zh) | 具有內建加強層之凹穴基板及其製造方法 | |
| JP2011071315A (ja) | 配線基板及び配線基板の製造方法 | |
| US8017503B2 (en) | Manufacturing method of semiconductor package | |
| KR20040041503A (ko) | 전자 부품 실장 구조 및 그 제조 방법 | |
| US8603858B2 (en) | Method for manufacturing a semiconductor package | |
| JP2016025281A (ja) | 半導体装置及びその製造方法 | |
| KR20140086531A (ko) | 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판 | |
| JP7505868B2 (ja) | 半導体装置実装部品 | |
| JP6573415B1 (ja) | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法 | |
| JP7226973B2 (ja) | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法 | |
| US12014934B2 (en) | Semiconductor substrate structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231129 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240613 |