TWI791924B - 通路配線形成用基板及通路配線形成用基板之製造方法和半導體裝置安裝零件 - Google Patents

通路配線形成用基板及通路配線形成用基板之製造方法和半導體裝置安裝零件 Download PDF

Info

Publication number
TWI791924B
TWI791924B TW108141675A TW108141675A TWI791924B TW I791924 B TWI791924 B TW I791924B TW 108141675 A TW108141675 A TW 108141675A TW 108141675 A TW108141675 A TW 108141675A TW I791924 B TWI791924 B TW I791924B
Authority
TW
Taiwan
Prior art keywords
layer
aforementioned
via wiring
forming
insulating layer
Prior art date
Application number
TW108141675A
Other languages
English (en)
Other versions
TW202034464A (zh
Inventor
栗原浩之
Original Assignee
日商山榮化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018215050A external-priority patent/JP7226973B2/ja
Priority claimed from JP2018215049A external-priority patent/JP6573415B1/ja
Priority claimed from JP2019164926A external-priority patent/JP7505868B2/ja
Application filed by 日商山榮化學股份有限公司 filed Critical 日商山榮化學股份有限公司
Publication of TW202034464A publication Critical patent/TW202034464A/zh
Application granted granted Critical
Publication of TWI791924B publication Critical patent/TWI791924B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種用於安裝至少一個半導體晶片之通路配線形成用基板，其特徵係其具有支撐基板、設置於前述支撐基板之可剝離接著劑層、設置於前述可剝離接著劑層上之第1絕緣層、及積層於前述第1絕緣層上之第2絕緣層；前述第1絕緣層及前述第2絕緣層中，個別對應前述半導體晶片之複數個連接端子，且可形成與前述連接端子連接之通路配線之通路配線形成用通路，係位置無偏差地僅貫通前述第1絕緣層及前述第2絕緣層而形成。

Description

通路配線形成用基板及通路配線形成用基板之製造方法和半導體裝置安裝零件
本發明係關於通路配線形成用基板及通路配線形成用基板之製造方法及半導體裝置安裝零件。
歷來，行動終端、情報家電領域中，為了因應小型輕量化及高機能化、進一步為了高速化及高週波數化之要求，需要內藏半導體晶片之多層基板構造。作為如此之內藏半導體晶片之多層基板構造的製造技術，為了因應高密度配線，於半導體晶片領域外亦形成再配線層之扇出晶圓級封裝(Fan-out Wafer-Level Package,FO-WLP)受到注目。
文獻揭示，作為如此之FO-WLP，首先準備自晶圓切出之半導晶片於相隔空隙配列的狀態下一體化之物(以下稱為「疑似晶圓」)，於此疑似晶圓上形成再配線層，再配線層形成後切斷疑似晶圓以得到一個個的封裝的手法(晶圓優先(Chip-first)(參照日本專利文獻1)。
此外，作為量產中的FO-WLP之一，有項稱為InFO(Integrated Fan-Out)之手法(參照專利文獻2)。此手法中，於支撐基板102上所設置之內部配線層104上，設置柱狀之電子連接器108(圖1B)，於電子 連接器108之間的內部配線層104上，將具有電子連接器112之第1半導體晶片110以能動面向上的方式設置(圖1C)，並將電子連接器108及半導體晶片110藉由灌模材料114進行灌模，硬化後(圖1D)，研磨灌模材料114，以露出電子連接器108之上端面108A及半導體晶片110之電子連接器112之上端面112A，從而使電子連接器108及112形成穿模通路(圖1E)。接著，設置連接作為穿模通路之電子連接器108及112之內部配線層(再配線層)116，於其上形成電子連接器118(圖1F)，並於其上安裝第2半導體晶片120(圖1G)。
此手法中，必須將柱狀之電子連接器108、及半導體晶片110上之電子連接器112共同灌模，並於之後藉由研磨露出上端面，因而越是高密度配線越伴隨困難性，與再配線層之連接亦伴隨困難性。此外，柱狀之電子連接器108的高度，約150~200μm為極限，半導體晶片110於高度大之情形可能有製造上之困難。進一步，於最初安裝複數半導體晶片的情況下，若半導體晶片之高度相異，則亦有一側的半導體晶片之電子連接器必須為柱狀等，而因應困難之問題。
【先前技術文獻】 【專利文獻】
【專利文獻1】 日本特開2013-58520號公報
【專利文獻2】 美國專利申請公開第2018/0138089號說明書
本發明之目的為解決上述問題，並提供無須預先製作柱狀電子連接器，且可同時安裝高度相異之半導體晶片之通路配線形成用基板及其製造方法，以及使用此法製造之半導體裝置安裝零件。
為了達成前述目的，本發明之第1態樣，係一種通路配線形成用基板，其係用於安裝至少一個半導體晶片之通路配線形成用基板，其特徵係具有：支撐基板；可剝離接著劑層，其係設置於前述支撐基板上；第1絕緣層，其係設置於前述可剝離接著劑層上；及第2絕緣層，其係積層於前述第1絕緣層上；前述第1絕緣層及前述第2絕緣層上，個別對應前述半導體晶片之複數連接端子、且可形成與前述連接端子連接之通路配線之通路配線形成用通路，係位置無偏差地僅貫通前述第1絕緣層及前述第2絕緣層而形成。
本發明的第2態樣，如第1態樣所記載之通路配線形成用基板，其中，前述第2絕緣層由低流動性接著材所構成。
本發明之第3態樣，如第1或2態樣所記載之通路配線形成用基板，其中，前述第1絕緣層由環氧系密封材料所構成。
本發明之第4態樣，係一種通路配線形成用基板之製造方法，其特徵係其具有：積層第1支撐基板、形成於其上的第1可剝離接著劑層、形成於其上的第1金屬層、及形成於其上的與前述第1金屬層蝕刻特性相異之第2金 屬層的積層積板準備步驟；於前述第2金屬層設置光阻層，並依既定圖形於前述光阻層形成複數個第1通路形成用孔的步驟；介由前述光阻層之前述第1通路形成用孔，將前述第1金屬層作為蝕刻停止層，於前述第2金屬層，形成與前述第1通路形成用孔連通之第2通路形成用孔的步驟；於前述第1通路形成用孔及前述第2通路形成用孔中，埋入與前述第2金屬層之蝕刻特性相異之第3金屬，而形成第3金屬柱的步驟；前述光阻層的剝離步驟；於前述第2金屬層上，形成埋有前述第3金屬柱之第1絕緣層的步驟；研磨前述第1絕緣層表面，以露出前述第3金屬柱之第1端面的步驟；於前述第1絕緣層及前述第3金屬柱上，介由第2可剝離接著劑層接著第2支撐基板的步驟；前述第1可剝離接著劑層及前述第1支撐基板的剝離步驟；去除前述第1金屬層，以露出與前述第2金屬層及前述第3金屬柱之前述第1端面相反側之第2端面的步驟；將前述第3金屬柱及前述第1絕緣層作為蝕刻停止層，以蝕刻去除前述第2金屬層的步驟；於前述第1絕緣層上，設置第2絕緣層，並埋入前述第3金屬柱的步驟；研磨前述第2絕緣層表面，以露出前述第3金屬柱之前述第2端面的步驟；以及將前述第1絕緣層及前述第2絕緣層作為蝕刻停止層，以蝕刻去除前述第3金屬柱，並形成通路配線形成用通路的步驟。
本發明之第5態樣，如第4態樣所記載之通路配線形成用基板之製造方法，其中，前述第2絕緣層由低流動性接著材所構成。
本發明之第6態樣，如第4或5態樣所記載之通路配線形成用基板之製造方法，其中，前述第1絕緣層由環氧系密封材料所構成。
本發明之第7態樣，如第4至6態樣中任一態樣所記載之通路配線形成用基板之製造方法，其中，前述第1金屬層由鎳或鎳合金所構成，且前述第2金屬層由銅或銅合金所構成。
本發明之第8態樣，如第4至7態樣中任一態樣所記載之通路配線形成用基板之製造方法，其中，前述第3金屬柱由鎳或鎳合金所構成。
本發明之第9態樣，係一種半導體裝置安裝零件之製造方法，其特徵係其具有：第1至3態樣中任一態樣所記載之通路配線形成用基板、或使用第4至8態樣中任一態樣所記載之通路配線形成用基板之製造方法所製造而成之通路配線形成用基板的準備步驟；準備以銅端子作為連接端子之半導體晶片，在前述銅端子面向著前述通路配線形成用基板之前述通路配線形成用通路的狀態下，將前述半導體晶片介由接著劑接合於前述通路配線形成用基板之前述第2絕緣層上，或將前述半導體晶片接合於前述通路配線形成用基板的由低流動性接著劑所構成之前述第2絕緣層上的步驟；形成埋有前述半導體晶片之第3絕緣層的步驟；前述可剝離接著劑層及前述支撐基板，或前述第2可剝離接著劑層及前述第2支撐基板之剝離步驟；以及從前述通路配線形成用通路之前述半導體晶片設置側之相反側，使用銅埋入前述通路配線形成用通路，以形成連接前述銅端子之通路配線的步驟。
本發明之第10態樣，係一種半導體裝置安裝零件，其特徵係其具有：零件支承積層體，其係積層第1絕緣層所構成之第1層、及積層於前 述第1層上之第2層，並於前述第1層及前述第2層中，形成有位置無偏差地僅貫通前述第1層及前述第2層而形成之通路配線形成用通路；至少一零件，其係接著於前述零件支承積層體之前述第1層或前述第2層，並面向前述通路配線形成用通路而具備連接端子；第3層，其係由埋有前述零件之灌模樹脂所構成；及通路配線，其係一端連接於前述零件之連接端子，另一端介由前述通路配線形成用通路，引出至前述零件支承積層體的相反側；前述零件支承積層體之前述第1層及前述第2層之總厚度選擇自15μm~70μm範圍內。
本發明之第11態樣，如第10態樣所記載之半導體安裝零件，其中，前述第1層之前述第1絕緣層由環氧系密封材料所構成。
本發明之第12態樣，如第10或12態樣所記載之半導體裝置安裝零件，其中，前述零件係包含：至少1個具有連接端子之半導體晶片，以及作為前述零件支承積層體之厚度方向之尺寸的高度與前述半導體晶片相異之半導體晶片或被動零件至少1個。
本發明之第13態樣，如第10至12態樣中任一態樣之半導體裝置安裝零件，其中，前述第2層由第2絕緣層所構成，且前述零件接著於前述第2層。
本發明之第14態樣，如第13態樣之半導體裝置安裝零件，其中，前述通路配線，係介由設置於前述通路配線形成用通路內之再配線用絕緣層上所設置之貫通孔，從前述零件之連接端子引出至前述零件支承積層體的相反側。
本發明之第15態樣，如第13或14態樣所記載之半導體裝 置安裝零件，其中，前述第2層由低流動性接著材所構成。
本發明之第16態樣，如第10至12態樣中任一態樣之半導體裝置安裝零件，其中，前述第2層由金屬層所構成；前述零件接著於前述第1層；前述通路配線介由設置於前述通路配線形成用通路內之再配線用絕緣層上所設置之貫通孔，從前述零件之連接端子引出；於前述再配線用絕緣層及前述第1層中，設置有露出前述金屬層之第2貫通孔；且於前述第2貫通孔內設置有連接前述金屬層之第2配線。
本發明之第17態樣，如第16態樣之半導體裝置安裝零件，其中，前述金屬層為銅箔。
本發明之第18態樣，如第10至17態樣中任一態樣之半導體裝置安裝零件，其中，對於1個前述通路配線形成用通路，對應配置1個前述零件之連接端子；其設置有覆蓋介由前述通路配線形成用通路而設置之第1通路配線之感光性樹脂層；前述感光性樹脂層中，於面向前述第1通路配線之位置設置有貫通孔；且前述感光性樹脂層上設置有配線層，前述配線層係包含形成於連接前述第1通路配線之前述貫通孔之第2通路配線。
本發明之第19態樣，如第10至17態樣中任一態樣所記載之半導體裝置安裝零件，其中，1個前述通路配線形成用通路，對應配置前述零件之複數個連接端子，且前述通路配線形成用通路之感光性樹脂層中，形成有面向前述複數個連接端子之複數個前述貫通孔，且於各貫通孔設置有前述通路配線。
本發明之第20態樣，如第19態樣所記載之半導體裝置安裝零件，其中，前述零件，係複數個連接端子配置於中央部既定區域之區域 焊盤型半導體晶片；前述通路配線形成用通路形成為對應前述既定區域之形狀；前述感光性樹脂層，係填滿前述通路配線形成用通路而形成，並形成面向前述複數個連接端子之複數個前述貫通孔，且於各貫通孔設置有前述通路配線。
本發明之第21態樣，如第19態樣所記載之半導體裝置安裝零件，其中，前述零件，係複數個連接端子配置於包圍中央部之既定周緣部的周緣焊盤型半導體晶片；前述通路配線形成用通路形成為對應包圍前述中央部之前述既定周緣部之形狀；前述感光性樹脂層，係填滿前述通路配線形成用通路而形成，並形成面向前述複數個連接端子之複數個前述貫通孔，且於各貫通孔設置有前述通路配線。
本發明之第22態樣，如第10至17態樣中任一態樣所記載之半導體裝置安裝零件，其中，於引出前述通路配線之表面介由感光性樹脂層，設置形成再配線之再配線層。
本發明之第23態樣，如第22項所記載之半導體裝置安裝零件，其中，設置3層或4層以上之前述再配線層。
本發明之第24態樣，如第22態樣所記載之半導體裝置安裝零件，其中，前述再配線層為2層或3層，於其上進一步設置前述零件支承積層體，再於其上進一步設置再配線層。
本發明之第25態樣，如第22態樣所記載之半導體裝置安裝零件，其中，前述零件於再配線層之最表層上進一步設置前述零件支承積層體。
本發明之第26態樣，如第19至22態樣中任一態樣所記載 之半導體裝置安裝零件，其中，前述零件，於半導體晶片，藉由eWLP設置2層或3層之前述再配線層。
此外，本發明之第31態樣，係一種通路配線形成用基板，其係安裝至少1個半導體晶片用之通路配線形成用基板，其特徵係其具有：支撐基板；可剝離接著劑層，其係設置於前述支撐基板上；及絕緣層，其係設置於前述可剝離接著劑層上；前述絕緣層中，個別對應前述半導體晶片之複數個連接端子、且可形成與前述連接端子連接之通路配線之通路配線形成用通路，係位置無偏差地僅貫通前述絕緣層而形成；前述通路配線形成用通路，係直徑15μm~70μm之直線通路，位置精度為光刻精度。
本發明之第32態樣，如第31態樣所記載之通路配線形成用基板，其中，前述通路配線形成用通路，並非係使用鑽孔加工或雷射加工，而係去除埋入前述絕緣層之金屬柱或感光性樹脂所形成。
本發明之第33態樣，如第31或32態樣所記載之通路配線形成用基板，其中，前述絕緣層由環氧系密封材料所構成。
本發明之第34態樣，如第31至33態樣中任一態樣所記載之通路配線形成用基板，其中，設置金屬層於前述絕緣層與前述可剝離接著劑層之間，貫通該金屬層而形成前述通路配線用通路。
本發明之第35態樣，如第34態樣所記載之通路配線形成用基板，其中，前述絕緣層與前述可剝離接著劑層之間的前述金屬層，由從前述可剝離接著劑層側數來第1金屬層及第2金屬層之2層所構成。
本發明之第36態樣，如第34態樣所記載之通路配線形成用基板，其中，前述金屬層及前述金屬柱由鎳或鎳合金所構成。
本發明之第37態樣，如第35態樣所記載之通路配線形成用基板，其中，前述第1金屬層及前述金屬柱由鎳或鎳合金所構成，且前述第2金屬層由銅或銅合金所構成。
本發明之第38態樣，係一種通路配線形成用基板之製造方法，其特徵係其具有：積層第1支撐基板、形成於其上的第1可剝離接著劑層、形成於其上的金屬層之積層基板的準備步驟；設置光阻層於前述金屬層，於前述光阻層依照既定圖形形成複數個通路形成用孔的步驟；於前述通路形成用孔中之前述金屬層上，埋入金屬而形成金屬柱的步驟；前述光阻層的剝離步驟；於前述金屬層上，形成埋有前述金屬柱之絕緣層的步驟；研磨前述絕緣層表面，以露出前述金屬柱之第1端面的步驟；將前述絕緣層及前述可剝離接著劑層作為蝕刻停止層，以蝕刻去除前述金屬柱，並形成通路配線形成用通路的步驟。
本發明之第39態樣，如第38態樣所記載之通路配線形成用基板之製造方法，其中，其具備：露出前述金屬柱之第1端面的步驟之後，於前述絕緣層及前述金屬柱上，介由第2可剝離接著劑層接著第2支撐基板的步驟；前述可剝離接著劑層及前述支撐基板之剝離步驟；及去除前述金屬層，以露出與前述金屬柱之前述第1端面相反的第2端面的步驟；接著，蝕刻去除前述金屬柱，使之成為通路配線形成用通路。
本發明之第40態樣，係一種通路配線形成用基板之製造方法，其特徵係其具有：依序積層支撐基板、形成於其上的可剝離接著劑層、及其上的第1金屬層與第2金屬層之積層基板的準備步驟；於前述第2金屬層設置光阻層，於前述光阻層依照既定圖形形成複數個通路形成用孔的 步驟；將前述既定圖形之前述光阻層作為光罩，僅蝕刻前述第2金屬層的步驟；於前述通路形成用孔中之前述第1金屬層上，埋入金屬而形成金屬柱的步驟；前述光阻層之剝離步驟；於前述第1金屬層上，形成埋有前述金屬柱之絕緣層的步驟；研磨前述絕緣層表面，以露出前述金屬柱之第1端面的步驟；及將前述絕緣層及前述可剝離接著劑層作為蝕刻停止層，以蝕刻去除前述金屬柱及前述第1金屬層，並形成通路配線形成用通路的步驟。
本發明之第41態樣，係一種半導體晶片之安裝方法，其特徵係其具有：第31至37態樣中任一態樣所記載之通路配線形成用基板、或使用第38至40態樣中任一態樣所記載之通路配線形成用基板之製造方法所製造之通路配線形成用基板的準備步驟；於前述通路配線形成用基板之前述絕緣層上，準備以銅端子作為連接端子之半導體晶片，在前述銅端子面向著前述通路配線形成用基板之前述通路配線形成用通路之狀態下，將前述半導體晶片介由接著劑接合於前述絕緣體層上的步驟；形成埋有前述半導體晶片之包埋絕緣體層的步驟；前述可剝離接著劑層及前述支撐基板、或前述第2可剝離接著劑層及前述第2支撐基板之剝離步驟；以及從前述通路配線形成用通路之前述半導體晶片設置側之相反側，使用銅埋入前述通路配線形成用通路，以形成連接前述銅端子之通路配線的步驟。
本發明之第42態樣，係一種半導體晶片之安裝方法，其特徵係其具有：第34或36態樣所記載之通路配線形成用基板、或使用第38態樣所記載之通路配線形成用基板的製造方法所製造之通路配線形成用基板的準備步驟；於前述通路配線形成用基板之前述絕緣層上，準備以銅端子作為連接端子之半導體晶片，在前述銅端子面向著前述通路配線形成用基 板之前述通路配線形成用通路的狀態下，將前述半導體晶片介由接著劑接合於前述絕緣體層上的步驟；形成埋有前述半導體晶片之包埋絕緣體層的步驟；前述可剝離接著劑層及前述支撐基板的剝離步驟；去除前述金屬層的步驟；以及從前述通路配線形成用通路之前述半導體晶片設置側之相反側，使用銅埋入前述通路配線形成用通路，以形成連接前述銅端子之通路配線的步驟。
本發明之第43態樣，係一種半導體晶片之安裝方法，其特徵係其具有：第35或37態樣所記載之通路配線形成用基板、或使用第40態樣所記載之通路配線形成用基板的製造方法所製造之通路配線形成用基板的準備步驟；於前述通路配線形成用基板之前述絕緣層上，準備以銅端子作為連接端子之半導體晶片，在前述銅端子面向著前述通路配線形成用基板之前述通路配線形成用通路的狀態下，將前述半導體晶片介由接著劑接合於前述絕緣體層上的步驟；形成埋有前述半導體晶片之包埋絕緣體層的步驟；前述可剝離接著劑層及前述支撐基板的剝離步驟；去除前述第1金屬層的步驟；從前述通路配線形成用通路之前述半導體晶片設置側之相反側，使用銅埋入前述通路配線形成用通路，以形成連接前述銅端子之通路配線的步驟；以及使用前述第2金屬層形成配線圖形的步驟。
如以上說明，藉由本發明，可提供一種半導體裝置安裝零件，其係使用無須預先製造柱狀電氣連接器、且能同時安裝高度相異之半導體晶片的通路配線形成用基板所製造而成。
1、1A:通路配線形成用基板
11:支撐基板
12:可剝離接著劑層
13、28:第1絕緣層
14、31:第2絕緣層
15、15A、15B:通路配線形成用通路
27:金屬柱
28:灌模樹脂
41:灌模樹脂層
50:半導體晶片
51:鋁PAD
52:銅PAD
61:接著劑層
70、70A、70B、80、80A~80D:再配線層
81、81A~81D:再配線用絕緣層
【圖1】基板實施型態1之通路配線形成用基板的斷面圖。
【圖2】表示基板實施型態1之通路配線形成用基板之製造流程的斷面圖。
【圖3】表示基板實施型態1之通路配線形成用基板之製造流程的斷面圖。
【圖4】基板實施型態2之通路配線形成用基板的斷面圖。
【圖5】基板實施型態3之通路配線形成用基板的斷面圖。
【圖6】表示基板實施型態3之通路配線形成用基板之製造流程的斷面圖。
【圖7】表示具有銅PAD及接著劑層之半導體晶片之製造流程的斷面圖。
【圖8】表示關於實施型態1之通路配線形成用基板之製造流程的斷面圖。
【圖9】表示關於實施型態1之安裝流程效果的斷面圖。
【圖10】表示具有銅PAD及接著劑層之半導體晶片之製造流程的斷面圖。
【圖11】表示實施型態2之安裝流程的斷面圖。
【圖12】表示比較本發明之半導體晶片安裝零件及習知的eWLP構造的斷面圖。
【圖13】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖14】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖15】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖16】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖17】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖18】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖19】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖20】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖21】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖22】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖23】基板實施型態4之通路配線形成用基板的斷面圖。
【圖24】表示關於基板實施型態4之通路配線形成用基板之製造流程的斷面圖。
【圖25】基板實施型態5之通路配線形成用基板的斷面圖。
【圖26】表示關於基板實施型態5之通路配線形成用基板之製造流程的斷面圖。
【圖27】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖28】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖29】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖30】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖31】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
【圖32】表示本發明之半導體晶片安裝零件之變形例的斷面圖。
以下，對本發明進行更詳細的說明。
首先，說明製造本發明之半導體裝置安裝零件所使用之通路配線形成用基板。
(基板實施型態1)
圖1中，係本實施型態之通路配線形成用基板之斷面圖，圖2~圖3係表示通路配線形成用基板之製造流程之斷面圖。
如此等圖式所示，通路配線形成用基板1，係具有支撐基板11、設置於支撐基板11之單側之可剝離接著劑層12、於可剝離接著劑層12上設置之第1絕緣層13、及於第1絕緣層13上設置之第2絕緣層14，且形成有僅貫通第1絕緣層13及第2絕緣層14之複數個通路配線形成用通路15。
通路配線形成用通路15，係為了形成通路配線之孔，且其係例如，配合安裝於預定製造之FO-WLP上的半導體晶片連接端子的位置、以及已安裝之半導體晶片周圍所設置之通路配線的位置而形成。
通路配線形成用通路15，不影響支撐基板11、及設置於支撐基板11單側之可剝離接著劑層12，僅貫通第1絕緣層13及第2絕緣層14，位置無偏差地貫通第1絕緣層13及第2絕緣層14而設置。此處之無偏差貫通，係指通路配線形成用通路15之貫通第1絕緣層13之通路15a以及貫通第2絕緣層14之通路15b，位置無偏差地一體連續形成之狀態。
僅第1絕緣層13及第2絕緣層14無法獨自成立，必須由支撐基板11支撐，此外，由於第1絕緣層13及第2絕緣層14之素材相異， 且機械特性及加工特性等相異，無法使用鑽孔加工及雷射加工形成。如此僅貫通由支撐基板11支撐之第1絕緣層13及第2絕緣層14的通路配線形成用通路15，可藉由如下之新穎光刻流程而形成。
於此，通路配線形成用通路15，與於支撐基板11上受到支撐狀態之第1絕緣層13及第2絕緣層14藉由光刻流程形成者，具有同等精度，因此位置精度較佳，可形成較鑽孔加工更加細微的孔徑及間隔。通路配線形成用通路15，係直徑15μm~70μm之直線通路，位置精度係光刻精度。具體而言，例如，±5μm以下。
僅第1絕緣層13及第2絕緣層14無法獨自成立，必須由支撐基板11支撐，此外，無法僅對第1絕緣層13及第2絕緣層14進行鑽孔加工及雷射加工而形成通路配線形成用通路15。此外，即使以鑽孔加工形成，直徑僅達75μm左右，加工精度±5μm，無法形成70μm以下之貫通孔，且位置精度為±10μm左右。此外，藉由雷射加工，恐形成椎狀孔，而無法形成直線孔。進一步，亦可能對支撐基板11造成損傷，使支撐基板11無法反覆使用。
於此，前述第1絕緣層13及前述第2絕緣層14之總厚度選自15μm~70μm之範圍中。此外，第1絕緣層13之厚度選自5μm~50μm之範圍中，且第2絕緣層14之厚度選自3μm~35μm。如此厚度之積層體，由於本身無法獨自成立，無法使用於安裝步驟中，因此必須與支撐基板共同提供於安裝流程。又，第1絕緣層13及第2絕緣層14個別之厚度可選自上述範圍。
此外，通路配線形成用通路15係利用由光刻流程形成之光 阻，藉由金屬層蝕刻、鍍覆金屬蝕刻而形成，因此與機械加工相異，有即使通路數增為多數亦不大幅增加成本之優點。此外，與鑽孔加工與雷射加工相異，不受第1絕緣層13及第2絕緣層14之加工性影響，可以光刻流程之精度高精度地形成，反而，第1絕緣層13及第2絕緣層14之素材選定自由度亦高。
通路配線形成用通路15之孔徑及最小間隔，雖然預設以鑽孔加工為困難之微小領域，但亦可為鑽孔加工可能之領域。通路配線形成用通路15之孔徑，例如為15μm~70μm，較佳為20μm~50μm，最小間隔為50μm~200μm。
支撐基板11，係為了提升製造流程中之操作性而暫時使用之基板，其可再利用。可使用具有機械強度，熱膨脹係數小、尺寸安定性高，此外，對光刻流程中使用之蝕刻液具有耐性之材料。此外，雖於可剝離接著劑層12係藉由光照射剝離之情況下，對於使用波長必須為透明，但於係藉由加熱剝離之情形下，無須為透明。支撐基板11，例如，可使用玻璃板、金屬板、樹脂板等，較佳為玻璃板。
可剝離接著劑層12，於製造流程中不剝離，但於必要時可藉由光照射及加熱等剝離。只要係具有如此功能者，則無特別限定，例如，可藉由紫外線(UV)照射剝離者，可使用UV剝離膠帶SELFA-SE(積水化學公司製)等。此外，可藉由加熱剝離者，可列舉於接著劑中含有藉由既定溫度加熱而膨脹之發泡劑者等。
第1絕緣層13，可藉由於環氧樹脂等熱硬化性樹脂中填充二氧化矽等無機系填充物之低熱膨脹係數熱硬化性樹脂形成，特別係可使 用環氧系密封樹脂。無論選擇何者，並非由可介由光罩部分感光，並顯影去除未曝光部之感光性光阻樹脂所構成，而係由具有可作為配線基板構造體利用之耐久性的絕緣材料所構成。因此，無法藉由對第1絕緣層13直接光刻，由蝕刻等形成貫通孔。
由於第1絕緣層13上存在第2絕緣層14，即使安裝半導體晶片，與半導體晶片之能動面不直接接觸，因此使用低不純物、非鹵素物為非必要，但由於以微小間隔形成通路配線形成用通路15，較佳為使用微小填充物填充之熱硬化性樹脂材料。填充物之最大粒徑，較佳為使用5μm~30μm左右者。
第2絕緣體14，其不含填充物或填充物之填充量較第1絕緣層13少，使用具有較第1絕緣層13低彈性率之熱硬化性或熱可塑性樹脂材料。此係為了，作為第1絕緣層13之上層設置，使半導體晶片直接接合之第2絕緣層14具有較第1絕緣層13低之彈性係數。再者，第2絕緣層14，由於與安裝之半導體晶片之能動面直接接觸，使用低不純物、非鹵素物。
具有如此特性之樹脂材料，可使用較一般接著劑低流動性之接著樹脂，例如，可為使用環氧系樹脂、酚系樹脂、或者聚醯亞胺系樹脂等接著樹脂之接著樹脂層。
藉由設置如此之第2絕緣層14，如下述，將半導體晶片與第2絕緣層14接合後，將半導體晶片灌模時，與直接接合於第1絕緣層13之情況比較下，由於接著於具有低彈性之第2絕緣層14，具有難以出現裂縫之優點。反之，若直接於第1絕緣層13接合半導體晶片並進行灌模，第 1絕緣層13會過於剛直，而有產生裂縫之疑慮，上述本發明之構成解決如此問題點。
如此之接著樹脂層，可藉由印刷接著樹脂、貼附片狀物而形成。
第2絕緣層14，如下述，係與半導體晶片之能動面接著之面，必須具有追從能動面之凹凸的適當流動性，但若流動性過大，恐進入通路配線形成用通路15內，因此較佳為使用適當之彈性及流動性之樹脂。本實施型態中，第2絕緣層14為較一般接著劑低流動性之非流動接著劑層(NFA)。此情況下，例如，可使用市售之低彈性晶圓黏結膜，例如HS系列(日立化成公司製)。
通路配線形成用通路15，如後述製造流程所示，可與光刻形成之通路同等穴徑及間隔而形成，但深度(長寬比)及穴徑之深度方向的均一性，較直接對第1絕緣層13及第2絕緣層14以光刻流程進行加工者良好。又，由於存在支撐基板11，因此不可能藉由雷射加工及鑽孔加工而形成，但即使在無支撐基板之狀態下進行了加工，相較於此等之加工形成的通路，其更可成為細微的穴徑及間隔之通路為可能，且深度(長寬比)及遍及深度方向之穴徑為均一之良好者。
通路配線用通路15，由於係配合安裝預定之半導體晶片之端子配置及尺寸、與設置於其周圍之預定的柱狀通路配線配置及尺寸而形成，且孔徑相異者經圖形化而複數配置，因此孔徑及間隔並無一概限定，孔徑為15μm~70μm，較佳為20μm~50μm，最小間隔為50μm~200μm，較佳為50μm~120μm，更佳為50μm~100μm。
以下，參照圖2、圖3，對通路配線形成用基板1之製造流程的一例進行說明。
首先，例如，準備玻璃製的第1支撐基板21(圖2(a))，設置第1可剝離接著劑層22於其單面上(圖2(b))。第1可剝離接著劑層22藉由塗佈或貼附片狀之接著劑層皆可，於此，貼附UV剝離膠帶SELFA HW(積水化學公司製)。
接著，設置第1金屬層23及第2金屬層24於第1可剝離接著劑層22上(圖2(c))。第1金屬層23及第2金屬層24，係使用蝕刻特性相異者以於之後的步驟中，使第1金屬層23作為蝕刻停止層，僅蝕刻第2金屬層24。此外，與作為光罩之光阻層的關係而言，較佳為使用酸性蝕刻液蝕刻者。
形成第1金屬層23及第2金屬層24之金屬，可選自鈦(Ti)、銀(Ag)、鋁(Al)、錫(Sn)、鎳(Ni)、銅(Cu)等。Ti的蝕刻液，例如，NH4FHF-H2O2；Ag的蝕刻液，例如，CH3COOH-H2O2；Al的蝕刻液，例如，HCl；Sn的蝕刻液，例如，NH4FHF-H2O2；Ni的蝕刻液，例如，HCl。例如，若於一方使用任一之此等金屬，可與此等金屬作為蝕刻停止層蝕刻Cu之蝕刻液，可列舉FeCl3、Cu(NH3)2、H2SO4-H2O2等。
形成第1金屬層23及第2金屬層24之金屬之組合，可列舉Ti-Cu、Ag-Cu、Al-Cu、Sn-Cu、Ni-Cu、Ni-Ti、Ni-Sn、Al-Ti、Al-Sn、Ti-Ag、Al-Ag、An-Ag、Ni-Ag等，但並無限定於此等。
此外，第1金屬層23及第2金屬層24之形成方法，並無特別限定，使用各種氣相法成膜、藉由鍍覆法等成膜、或貼附箔或片材之方法 等，無特別限定，但作業效率上，貼附市售之雙層金屬片材較佳。
本例中，貼附第1金屬層23為鎳、第2金屬層24為銅之雙層金屬箔。此外，此例中，第1金屬層23之鎳之厚度為0.5μm，第2金屬層24之銅之厚度為12μm。於此，第1金屬層23之厚度雖無特別限定，但只要為0.5μm~5μm左右即可，於此以上之厚度僅為浪費。另一方面，第2金屬層24之厚度，與通路配線形成用基板1之第2絕緣層14之厚度幾乎相同，因此必須配合所需之第2絕緣層14之厚度選定。雖然隨著通路形成用基板1之用途而有所不同，但為5μm~40μm左右，較佳為5μm~35μm左右。
又，本說明書中，例如，僅稱為鎳或銅之情況下，亦包含含有期望之添加元素或無法避免之微量元素者，此外，亦有將含有期望之添加元素及微量元素者稱為鎳合金或銅合金之情況。
接著，形成光阻層25於第2金屬層24之上，並根據習知方法，藉由光阻圖案化，形成貫通光阻層25之開口26(圖2(d))。光阻層25之厚度，雖非直接地，但影響通路配線形成用基板1之第1絕緣層13之厚度，此外，其圖案化特性，亦即，開口26之形狀(孔徑及垂直性)被轉寫為通路配線形成用通路15之形狀。因此，形成光阻層25之光阻樹脂，係正性或負性皆可，但選定可滿足上述要求特性之光阻樹脂較佳。較佳之光阻樹脂，可列舉Photec PKG基板迴路形成用RY系列(日立化成公司製)等。於此，光阻層25之厚度為35μm，開口26之直徑為30μm。
曝光，係照射UV100~300mJ/cm2，噴灑1% Na2CO3溶液30秒以顯影，進行圖案化。
接著，將圖案化之光阻層25作為光罩，僅蝕刻由開口26內之Cu所形成的第2金屬層24(圖2(e))。此例中，藉由使用FeCl3、Cu(NH3)2、或H2SO4-H2O2作為蝕刻液，可將由Ti所形成之第1金屬層23作為蝕刻停止層，僅蝕刻第2金屬層24。
接著，將開口26內露出之Ni所構成之第1金屬層23作為電極，於開口26內形成鎳所構成之金屬柱27(圖2(f))。此例中，金屬柱27之厚度為20μm。
又，此例中金屬柱27為鎳，但只要是於後述流程中蝕刻去除第2金屬層24時具有蝕刻耐性之金屬，則無特別限定，可為與第1金屬層23相同或相異之金屬。
此外，金屬柱27係藉由電鍍進行，但只要是可使開口26內完全填充之方法，並不特別限定於鍍覆。
接著，剝離光阻層25(圖2(g))，並塗佈形成第1絕緣層13之第1灌模樹脂28(圖2(h))，其後，研磨第1灌模樹脂28，以露出被第1灌模樹脂28覆蓋之金屬柱27的上面(圖2(i))。
第1灌模樹脂28，可使用上述形成第1絕緣層13之樹脂材料，厚度為可覆蓋金屬柱27之程度。第1灌模樹脂28之塗佈方法無特別限定，可藉由真空印刷、薄膜層合、使用模具之加壓成形等進行。此例中，使用Nagase ChemteX公司製的R4212之灌模樹脂，藉由加壓成形，以成形條件120℃下10分鐘，並以後硬化條件150℃下1小時使之硬化，而形成第1灌模樹脂28。
此外，為了露出金屬柱27之上面之研磨，可使用鑽石車刀 等一般的研磨機來進行。
接著，於露出金屬柱27上面之第1灌模樹脂28上，介由第2可剝離接著劑層29設置第2支撐基板30(圖3(a))。第2支撐基板30及第2可剝離接著劑層29，個別形成通路配線形成用基板1之支撐基板11以及可剝離接著劑層12。第2可剝離接著劑層29藉由塗佈或貼附片狀之接著劑層皆可，於此，係貼附UV剝離膠帶SELFA-HW(積水化學公司製)，且第2支撐基板30為玻璃板。
接著，將全體翻面，剝離第1可剝離接著劑層22，並去除第1支撐基板21(圖3(b))，其後，去除最上面之第1金屬層23(圖3(c))。去除第1金屬層23，可以蝕刻去除、研磨去除、或蝕刻後研磨皆可。藉由蝕刻之情況下，蝕刻液，可使用鹽酸溶液、硫酸、或硫酸-過氧化氫(H2SO4-H2O2)。
接著，去除第2金屬層24，露出金屬柱27之上端部(圖3(d))。去除第2金屬層24，係藉由蝕刻進行。此情況之蝕刻液，可使用FeCl3、Cu(NH3)2、H2SO4-H2O2等。
接著，設置形成第2絕緣層14之第2樹脂層31以覆蓋金屬柱27上端部(圖3(e))，其後，研磨第2樹脂層31，以露出金屬柱27上端面(圖3(f))。於此，第2樹脂層31，可使用第2絕緣層14之材料。此外，為了露出金屬柱27之上面之研磨，可使用鑽石車刀等一般的研磨機來進行。
接著，藉由蝕刻去除金屬27，形成作為通路配線形成用基板1之通路配線形成用通路15之通路配線形成用通路32(圖3(g))。藉此，形成於支撐基板11及可剝離接著劑層12上，具有第1絕緣層13及第2絕緣層14，且具有僅貫通第1絕緣層13及第2絕緣層14之通路配線形成用 通路15的通路配線形成用基板1。
(基板實施型態2)
圖4中，表示本實施型態之通路配線形成用基板的斷面圖。
如圖4所示，通路配線形成用基板1A，具有支撐基板11、設置於支撐基板11單側之可剝離接著劑層12、設置於可剝離接著劑層12上之第1絕緣層13、以及設置於第1絕緣層13上之第2絕緣層14A，且形成有貫通第1絕緣層13及第2絕緣層14A之複數個通路配線形成用通路15。
通路配線形成用基板1A，除了第2絕緣層14A非非流動接著劑層(NFA)，不含填充物或填充物之填充量較第1絕緣層13少，且使用具有較第1絕緣層13低彈性率之熱硬化性或熱可塑性樹脂材料以外，其餘與實施型態1相同，製造流程亦相同，因此省略重複說明。具體而言，第2絕緣層14A，係使用日立化成公司製的HS-270(DAF)，80℃~200℃下積層，並於120℃~160℃、0.02MPa~0.2MPa之壓力下30秒貼合。
又，使用於第2絕緣層14之樹脂材料，可使用於再配線層所使用之感光性聚醯亞胺樹脂等感光性樹脂，或熱硬化性樹脂。
(基板實施型態3)
圖5中，表示本實施型態之通路配線形成用基板的斷面圖。
如圖5所示，通路配線形成用基板1B，具有支撐基板11、設置於支撐基板11單側之可剝離接著劑層12、以及設置於可剝離接著劑層12上之金屬層16與絕緣層17，且形成有僅貫通金屬層16及絕緣層17之複數個通路配線形成用通路18。
無論何種情況下，通路配線形成用通路18，係為了形成通 路配線之孔，例如，其係配合安裝於預定製造之FO-WLP上的半導體晶片連接端子的位置、及已安裝之半導體晶片周圍所設置之通路配線的位置而形成。
於此，絕緣層17，可藉由於環氧樹脂等之熱硬化性樹脂填充二氧化矽等無機系填充物之低熱膨脹係數之熱硬化性樹脂材料等來形成，特別是可使用環氧系密封樹脂。無論選擇何者，並非由可介由光罩使其部分感光，並顯影去除未曝光部之感光性光阻樹脂等所構成，而係由使用具有可作為配線基板構造體利用之耐久性的絕緣材料所構成。因此，無法藉由對絕緣層17直接光刻，由蝕刻等形成貫通孔。
此外，絕緣層17，由於有與半導體晶片之能動面直接接觸之可能性，較佳為使用低不純物、非鹵素物，且由於以微小間隔形成通路配線形成用通路18，較佳為使用填充有微小填充物之樹脂材料。填充物之最大粒徑，較佳為使用5μm~30μm左右者。
通路配線形成用通路18，在不影響支撐基板11及可剝離接著劑層12下，僅貫通金屬層16及絕緣層17而設置。
於此，通路配線形成用通路18，為直徑為15μm~70μm之直線通路，位置精度為光刻精度。具體而言，例如為±5μm以下。
僅金屬層16及絕緣層17無法獨自成立，必須由支撐基板11支撐，此外，無法僅對金屬層16及絕緣層17進行鑽孔加工及雷射加工而形成通路配線形成用通路18。此外，即使藉由鑽孔加工形成，直徑僅達75μm左右，加工精度為±5μm，無法形成70μm以下之貫通孔，此外，位置精度為±10μm左右。此外，若藉由雷射加工，恐將形成椎狀之孔，而無法形 成直線孔。僅貫通如此之支撐基板11支撐之金屬層16及絕緣層17的通路配線形成用通路18，可由如下之新穎流程而形成。
於此，金屬層16及絕緣層17之總厚度選自15μm~70μm範圍中。此外，金屬層16之厚度選自1μm~20μm之範圍中，且絕緣層17之厚度選自5μm~50μm之範圍中。如此之厚度的積層體，由於其本身無法獨自成立，無法使用於安裝步驟中，因此必須與支撐基板共同提供於安裝流程。又，第1絕緣層13及第2絕緣層14個別之厚度，可選自上述範圍中。
此外，金屬層16，由於可作為相對於接地配線及半導體晶片之片材層、用於半導體晶片之放熱之散熱層利用，因此可因應各功能，考慮必須之導電性及熱傳導性以設定厚度。
支撐基板11，係為了提升製造流程中之操作性而暫時使用之基板，可再利用。可使用具有機械強度，熱膨脹係數小、尺寸安定性高，此外，對以下流程中使用之蝕刻液具有耐性之材料。此外，雖於可剝離接著劑層12係藉由光照射剝離之情況下，對於使用波長必須為透明，但於係藉由加熱剝離之情形下，無須為透明。支撐基板11，例如，可使用玻璃板、金屬板、樹脂板等，較佳為玻璃板。
可剝離接著劑層12，於製造流程中雖不剝離，但必要時可藉由光照射及加熱等剝離。只要係具有如此之功能者，則無特別限定，例如，可藉由紫外線(UV)照射剝離者，可使用UV剝離膠帶SELFA-HW(積水化學公司製)等。此外，可藉由加熱剝離者，可列舉於接著劑中含有藉由既定溫度加熱而膨脹之發泡劑者等。
絕緣層17，如上所述，可藉由於環氧樹脂等熱硬化樹脂中 填充填充物的灌模樹脂等形成，特別是可使用環氧系密封樹脂。
通路配線形成用通路18，如後述之製造流程所示，雖然可形成與光刻形成之通路同等精度之穴徑及間隔，但深度(長寬比)及穴徑深度方向的均一性，較直接對絕緣層17以光刻流程進行加工者良好。亦即，即使絕緣層17為感光性，可直接藉由曝光、顯影進行通路加工，但由於其內含填充物，可能造成光折射、透光性相異、或塗佈厚度之不一致程度大等，於此等影響下，容易造成穴徑相異，但若藉由本發明之流程，可介由金屬柱轉寫形成於高解析度之光阻之通路，因此可以與光刻形成之通路同等精度之穴徑及間隔形成。此外，由於存在支撐基板11，因此不可能藉由雷射加工及鑽孔加工而形成，但即使在無支撐基板之狀態下進行了加工，相較於此等之加工所形成的通路，其更可成為細微的穴徑及間隔之通路為可能，且深度(長寬比)及遍及深度方向之穴徑為均一之良好者。
通路配線用通路18，由於係配合安裝預定之半導體晶片之端子配置及尺寸、與設置於其周圍之預定的柱狀通路配線配置及尺寸而形成，且孔徑相異者經圖案化而複數配置，因此孔徑及間隔並無一概限定，孔徑為15μm~70μm，較佳為20μm~50μm，最小間隔為50μm~200μm，較佳為50μm~120μm，更佳為50μm~100μm。
以下，參照圖6，對通路配線形成用基板1B之製造流程的一例進行說明。
首先，例如，準備玻璃製之支撐基板121(圖6(a))，設置可剝離接著劑層122於其單面(圖6(b))。可剝離接著劑層122藉由塗佈或貼附片狀之接著劑層皆可，於此，係貼附UV剝離膠帶SELFA-HW(積水化學公 司製)。
接著，設置金屬層123於可剝離接著劑層122上(圖6(c))。金屬層123，從與作為光罩之光阻層之關係而言，較佳為以酸性之蝕刻液蝕刻者。
形成金屬層123之金屬，可選自鈦(Ti)、銀(Ag)、鋁(Al)、錫(Sn)、鎳(Ni)、銅(Cu)等，但較佳為銅。
Ti的蝕刻液，例如為NH4FHF-H2O2；Ag的蝕刻液，例如為CH3COOH-H2O2；Al的蝕刻液，例如為HCl；Sn的蝕刻液，例如為NH4FHF-H2O2；Ni的蝕刻液，例如為HCl。例如，若於一方使用任一之此等金屬，可與此等金屬作為蝕刻停止層蝕刻Cu之蝕刻液，可列舉FeCl3、Cu(NH3)2、H2SO4-H2O2等。
又，本說明書中，例如，僅稱為鎳或銅之情況下，亦包含含有期望之添加元素或無法避免之微量元素者，此外，亦有將含有期望之添加元素及微量元素者稱為鎳合金或銅合金之情況。
此外，金屬層123之形成方法，並無特別限定，使用各種氣相法成膜、藉由鍍覆法等成膜、或貼附箔或片材之方法等，無特別限定，但作業效率上，貼附市售之金屬箔較佳。
本例中，金屬層123係貼附Cu形成之金屬箔。此外，此例中，金屬層123之Cu厚度為0.5μm。
接著，形成光阻層125於金屬層123之上，按照習知方法，藉由光阻圖案化，依照既定圖形形成貫通光阻層125之開口126(圖6(d))。光阻層125之厚度，雖非直接地，但影響配線形成用基板1之絕緣層17之 厚度，此外，其圖案化之特性，亦即，開口126之形狀(孔徑及垂直性)被轉寫為通路配線形成用通路18之形狀。因此，形成光阻層125之光阻樹脂，係正性或負性皆可，但選定可滿足上述要求特性之光阻樹脂較佳。較佳之光阻樹脂，可列舉Photec PKG基板迴路形成用RY系列(日立化成公司製)等。
接著，將圖案化之光阻層125作為光罩，將開口26內露出之Ni所構成之金屬層123作為電極，於開口126內形成銅構成之金屬柱127(圖6(e))。此例中，金屬柱127之厚度為25μm。此金屬柱127之厚度，由於與上述通路配線形成用通路18之深度直接相關，因此因應所需深度決定金屬柱127之厚度。
此外，雖然此例中金屬柱127與金屬層123同樣為銅，但與金屬層123為相同或相異之金屬皆可。
此外，金屬柱127係藉由電鍍進行，但只要係可完全填充開口126內之方法，則不特別限定於鍍覆。但藉由電鍍形成最有效率且低成本。
接著，剝離光阻層125(圖6(f))，塗佈作為絕緣層17之灌模樹脂128(圖6(g))，其後，研磨灌模樹脂128，以露出灌模樹脂128所覆蓋之金屬柱127的第一端面之上面(圖6(h))。
灌模樹脂128，可使用上述作為絕緣層17之樹脂材料，厚度為可覆蓋金屬柱127的程度。灌模樹脂128之塗佈方法無特別限定，可藉由真空印刷、薄膜層合、使用模具之加壓成形等進行。此例中，使用Nagase ChemteX公司製的R4212之灌模樹脂，藉由加壓成形，以成形條件120℃下10分鐘，並以後硬化條件150℃下1小時使之硬化，而形成第1灌模樹脂128。
此外，為了露出金屬柱127之上面之研磨，可使用鑽石車刀等一般的研磨機來進行。
接著，藉由蝕刻除去金屬柱127及金屬層123，形成作為通路配線形成用基板1之通路配線形成用通路18之通路配線形成用通路129(圖6(i))。藉此，形成支撐基板11及可剝離接著劑層12上，具有金屬層16及絕緣層17，且具有僅貫通金屬層16及絕緣層17之通路配線形成用通路18的通路配線形成用基板1B(參照圖5)。
如以上說明，通路配線形成用通路18，係藉由光刻流程於光阻層125形成之開口126介由金屬柱127轉寫至絕緣層17(灌模樹脂128)者，因此其尺寸及位置之精度，具有光刻流程可形成之精度，此於本件中稱為光刻精度。
上述例中，使用含有二氧化矽等填充物之環氧樹脂等，一般於模製等亦使用之灌模樹脂形成絕緣層17，一般而言，無法於如此之絕緣層17形成上述精度之通路配線形成用通路18。此外，上述實施型態中，通路配線形成用通路18，係貫通絕緣層17及金屬層16，且絕緣層17之通路及金屬層15之通路，係由上述流程形成，因而位置無偏差且內壁為直線地形成。此外，通路配線形成用通路18，係複數個以光刻精度之位置精度形成，且為以往所無之新穎構造。
又，絕緣層17之材料，只要係可得到期望之強度、耐久性、期望之熱膨脹係數等者，可使用不含或含有微量填充物之環氧樹脂等的熱硬化性樹脂或光硬化、熱硬化性樹脂。如此之材料，由於相較於一般灌模樹脂之表面平滑性高，於後述之安裝流程中，具有可於表面形成細微配線等之 優點，因此可因應用途分別使用。此外，光硬化+熱硬化性樹脂，係藉由光硬化後熱硬化形成可使用之絕緣層，雖然為光硬化性，但如直接形成通路配線形成用通路之細微圖案化為不可能。
(安裝零件實施型態1)
以下，參照圖式，對半導體晶片於通路配線形成用基板1之安裝流程之一例進行說明。
首先，參照圖7，對具有銅PAD之半導體晶片製造方法之一例進行說明。
如圖7(a)所示，準備具有鋁PAD51之半導體晶片50，於其上設置片材金屬層55(圖7(b))。接著，設置感光性樹脂層56(圖7(c))，曝光顯影、圖案化，於鋁PAD51上方形成開口56a(圖7(d))，藉由電鍍於開口56a內之片材金屬層55上形成銅PAD52(圖7(e))，除去感光性樹脂層56(圖7(f))，藉由軟蝕刻去除片材金屬層55，並形成具有銅PAD52之半導體50(圖7(g))。
又，設置銅PAD52之方法不限定於上述方法。例如，銅PAD52，不限定於藉由銅鍍所形成者，可藉由於鋁PAD51上濺鍍片材金屬後，設置銅漿、金屬導體化而形成，或藉由於鋁PAD51上直接設置銅漿、金屬導體化而形成亦可。無論選擇何者，與習知技術所述之InFO柱狀的電子連接器比較，流程可大幅削減。
接著，說明安裝具備如此之銅PAD52之半導體晶片50於本發明之通路配線形成用基板1的步驟。又，本發明之通路配線形成用基板1，係於支撐基板11及可剝離接著劑層12上，具有第1絕緣層13及第2絕緣層14，且具有僅貫通第1絕緣層13及第2絕緣層14之通路配線形成用 通路15，其中第1絕緣層13為環氧系灌模樹脂，並將第2絕緣層14作為非流動接著劑層(NFA)。
此外，僅貫通第1絕緣層13及第2絕緣層14之通路配線形成用通路15，係配合半導體晶片50之連接端子之位置而形成。
於銅PAD52對準通路配線形成用通路15之狀態下，接著半導體晶片50於作為NFA之第2絕緣層14上(圖8(a))。具體而言，按照習知方法，加壓、加熱各半導體晶片50，同時進行暫時接著，並決定全體位置的同時進行加壓、加熱以正式接著。
接著，設置灌模樹脂層41以埋入半導體晶片50(圖8(b))。灌模樹脂層41，可藉由於環氧樹脂等熱硬化性樹脂中填充填充物的灌模樹脂等而形成，特別是可使用環氧系密封樹脂。灌模樹脂層41由於與半導體晶片50的能動面直接接觸，因此必須使用低不純物、非鹵素物。此外，由於並非於微小間隔加工者，因此亦可為含有較第1絕緣層13所使用之樹脂材料大之填充物者。例如，可使用含有最大粒徑5μm~50μm之填充物之熱硬化性樹脂。
又，設置灌模樹脂層41後，亦可介由可剝離接著劑層設置支撐基板。此支撐基板，係為了於接續步驟中提升支撐基板11剝離後之操作性，並於最終步驟中剝離而形成製品，但此處省略所有圖式。
接著，介由可剝離接著劑層12剝離支撐基板11(圖8(c))。於可剝離接著劑層12係使用UV剝離膠帶SELFA-HW(積水化學公司製)之情況下，可藉由UV照射來剝離基板11。
接著，藉由電鍍於通路配線形成用通路15內形成通路配線 59(圖8(d))。具體而言，於通路配線形成用通路15內設置化學銅片材或濺鍍片材後，藉由電鍍形成通路配線59。又，於絕緣層13表面形成之配線層係按照既定之大小圖案化並形成通路配線59。
於此，通路配線59之形成，不限定於電鍍法，例如，亦可將含有銅之導電性漿料填充於通路配線形成用通路15內作為通路配線59。
此外，通路配線59之形成，亦可藉由圖形鍍覆法形成。圖形鍍覆法，亦可於設置銅片材層後，圖形形成鍍覆用光阻層後，介由鍍覆用光阻層，藉由圖形電鍍於通路配線形成用通路15形成通路配線59，並剝離鍍覆用光阻，藉由蝕刻去除通路配線59的下層以外之片材層而形成通路配線59。
又，於藉由此圖形鍍覆法形成通路配線59之情況下，並非一定須將半導體晶片50之鋁PAD51製為銅PAD52，可直接以鋁PAD51安裝半導體50。
接著，如圖8(e)所示，於形成通路配線59之絕緣層13上，按照習知方法複數(圖式中為3層)形成再配線層70，成為半導體晶片安裝零件3。半導體晶片安裝零件3為本實施型態之半導體零件安裝零件。
若使用本發明之通路配線形成用基板1，則可配合具有高密度連接端子之半導體晶片及功能性零件，高精度地形成通路配線形成用通路15，因此可容易地安裝各種半導體晶片及功能性零件。此外，此時，將接合端子側接著於通路配線形成用基板1之後，將複數個半導體晶片50與功能性零件進行灌模，因此具有即使複數個半導體晶片50及功能性零件之高度相異，亦可容易地安裝之優點。
圖9表示如此之安裝例。圖9(a)為於本發明之通路配線形成用基板1安裝高度相異之半導體晶片501及502的情況，圖9(b)表示安裝半導體晶片501及被動零件510之情況。上述任一情況下，皆將半導體晶片501、502及被動零件510之端子側接著於本發明之通路配線形成用基板1，因此半導體晶片501、502及被動零件510不成為問題。
另一方面，習知技術所述之InFO中，必須將柱狀之電子連接器108、及半導體晶片110上之電子連接器112一同灌模，並於其後藉由研磨露出上端面，因而越是高密度配線越伴隨困難性，此外，與再配線層之連接亦伴隨困難性。此外，柱狀之電子連接器108的高度，約150μm~200μm為極限，於半導體晶片110高度大之情形可能有製造上之困難。進一步，於最初安裝複數半導體晶片的情況下，若半導體晶片之高度相異，則亦有一側的半導體晶片之柱狀之電子連接器必須為較長等，而因應困難之問題。
此外，使用本發明之通路配線形成用基板1之情況下，由於相對剛直之第1絕緣層13存在於再配線層70及半導體晶片50之間，因此即使於第1絕緣層13上設置複數層之再配線層70，再配線層70難以形成裂縫之效果仍會奏效。此外，相對剛直之第1絕緣層13及半導體晶片50之間，存在較第1絕緣層13低彈性之第2絕緣層14，因此即使於第1絕緣層13上設置複數層之再配線層70，再配線層70更加難以形成裂縫之效果仍會奏效。
(安裝零件實施型態2)
接著，參照圖式並對安裝半導體晶片於通路配線形成用基板1A之流程之一例進行說明。
通路配線形成用基板1A，由於表面之第2絕緣層14A非非流動接著劑層(NFA)，因此必須於半導體晶片設置NFA。
參照圖10對此步驟進行說明。
如圖10所示，準備具有按照圖7所示步驟所製造之銅PAD52之半導體晶片50，接著，使用較低流動性之非流動接著劑，覆蓋銅PAD52而設置接著劑層61(圖10(a))，其後，藉由研磨步驟使銅PAD52露出頂部，形成具有接著劑層61之半導體晶片50A(圖10(b))。
接著，說明於通路配線形成用基板1A安裝半導體晶片50A的流程。於銅PAD52對準通路配線形成用通路15之狀態下，藉由接著劑層61於第2絕緣層14A接著半導體晶片50A(圖11(a))。
接著，設置灌模樹脂層41，以將半導體晶片50A埋入(圖11(b))。灌模樹脂層41，與使用於圖8之步驟者相同。
又，設置灌模樹脂層41後，亦可介由可剝離接著劑層設置支撐基板。此支撐基板，係為了於接續步驟中，提升剝離支撐基板11後之操作性，並於最終步驟中剝離而形成製品，但此處省略所有圖式。
接著，介由可剝離接著劑層12剝離支撐基板11(圖11(c))。亦即，於可剝離接著劑層12係使用UV剝離膠帶SELFA-HW(積水化學公司製)之情況下，可藉由UV照射來剝離支撐基板11。
接著，使用電鍍形成通路配線於通路配線形成用通路15內。具體而言，於通路配線形成用通路15內，設置由化學銅片材或濺渡片材所形成之片材層57(圖11(d))，之後，藉由電鍍形成含有通路配線之配線層58(圖11(e))。此外，於絕緣層13表面所形成之配線層58，按照既定之大小 圖案化並形成通路配線59(圖11(f))。
接著，如圖11(g)所示，於形成通路配線59之第2絕緣層14A上，按照習知方法形成複數(圖式中為3層)再配線層70，形成表面具有通路配線91之半導體晶片安裝零件3A。半導體晶片安裝零件3A為本實施型態之半導體裝置安裝零件。又，再配線層70，係由再配線用絕緣層、貫通再配線用絕緣層之通路配線、及設置於再配線用絕緣層上之配線圖形所構成。此外，再配線用絕緣層，可使用感光性聚醯亞胺樹脂等感光性樹脂，或熱硬化性樹脂。使用非感光性樹脂之情況下，形成貫通孔等之圖案化係藉由雷射加工等進行。
(安裝零件實施型態之變形例1)
圖12表示使用安裝零件實施型態1、安裝零件實施型態2製造的本發明之半導體晶片安裝零件3，與習知的eWLP(Embedded Wafer Level Package)構造的比較。
圖12(b)之習知的eWLP構造中，再配線層700直接設置於灌模於半導體晶片50之灌模樹脂層410上。一方面，圖12(a)所示本發明之半導體晶片安裝零件3中，灌模樹脂層41與再配線層70之間，從灌模樹脂層41側，配置相對低彈性之第2絕緣層14、及相對高彈性且剛直之第1絕緣層13，因此，再配線層70難以形成裂縫之效果奏效。
此外，實施型態1、2之通路配線形成用基板1、1A，可使用於除了實施型態3、4等之標準的使用方法外之各種用途。
例如，如圖13(a)所示，亦可於實施型態3、4之半導體晶片安裝零件3之複數個配線層70之間，使用通路配線形成用基板1，設置第 2絕緣層14及第1絕緣層13。於最上面，設置有通路配線92。此情況下，可實現再配線層70之裂縫防止，可較習知技術積層更多層之再配線層70。例如，再配線層70，若積層3~4層或以上，具有產生裂縫之疑慮，但藉由於中間設置由第2絕緣層14及第1絕緣層13所成之零件支承積層體，特別是，藉由剛直之第1絕緣層13的存在，具有可防止裂縫發生之優點。
又，若再配線層70為多層，具有可擴大通路配線間隔之優點，圖13(a)之情況下，例如，以半導體晶片50之間隔P1為40μm~100μm左右而言，最上面之間隔P2可擴大為300μm~500μm左右。
此外，如圖13(b)所示，亦存在於實施型態3、4之半導體晶片安裝零件3之表面使用通路配線形成用基板1，設置第2絕緣層14及第1絕緣層13之使用方法。此可作為通常設置於安裝零件表面之防焊油墨之替代品而設置。如此之使用方法之所以可達成，係因為零件支承積層體可為非常薄，以及貫通孔之位置精度佳，對於細微之配線構造，可因應一如感光性之防焊油墨。又，以鑽孔加工及雷射加工等機械加工無法實現。進一步，剛直之第1絕緣層13存在於表面，發揮可謀求再配線層70之裂縫防止之效果。又，通路配線形成用通路15，作為連接通路配線91之用而使用。
進一步，實施型態1、2之通路配線形成用基板1、1A，可加入習知構造之安裝構造而使用。
例如，如圖14(a)所示，亦可於習知的eWLP500(參照圖12(b))之複數個再配線層700之中間，使用通路配線形成用基板1，設置第2絕緣層14及第1絕緣層13，並介由第1絕緣層13上之再配線層70，設置通路配線93。
此外，如圖14(b)所示，亦可於eWLP500之表面使用通路配線形成用基板1，設置第2絕緣層14及第1絕緣層13，形成通路配線94；進一步，如圖14(c)所示，亦可於eWLP500之表面使用通路配線形成用基板1，設置第2絕緣層14及第1絕緣層13，而通路配線形成用通路15，作為連接eWLP500之配端子之用而使用。
進一步，實施型態1、2之通路配線形成用基板1、1A，例如，亦可安裝eWLP500(參照圖12(b))，以代替半導體晶片之安裝。
圖15表示此製造流程之一例。如圖15(a)所示，準備eWLP500，如圖15(b)所示，於通路配線形成用基板1之上安裝、接著eWLP500。
接著，與上述實施型態相同地，藉由灌模樹脂層41將eWLP500進行灌模(圖15(c))。
又，於設置灌模樹脂層41後，亦可介由可剝離接著劑層設置支撐基板。此支撐基板，係為了於接續步驟中，提升剝離後支撐基板11之操作性，並於最終步驟中剝離而形成製品，但此處省略所有圖式。
接著，介由可剝離接著劑層12剝離支撐基板11(圖15(d))，接著，於通路配線形成用通路15內，藉由電鍍等形成通路配線95(圖15(e))。接著，如圖15(f)所示，於形成通路配線95之絕緣層13上，按照習知的方法形成複數(圖式中為3層)再配線層70，成為最上面具有通路配線97之半導體晶片安裝零件。
以上，說明半導體零件安裝流程並同時說明各種半導體零件安裝零件，無論何情況下，皆為通路配線形成用通路15、及銅PAD52為1 對1對應，且有填充通路配線通路15之全體之通路配線59，但並不限定於此。
彙整上述例的構造之特徵並表示於圖16。如圖16(a)所示，對應藉由灌模樹脂層41灌模之半導體晶片50的1個銅PAD52，形成通路配線用通路15，且通路配線59填充通路配線用通路15而設置。此外，此情況下，一般而言，如圖16(b)所示，於含有通路配線59之第1絕緣層13上，形成由感光性樹脂及熱硬化性樹脂等所成之再配線用絕緣層81，並於面向再配線用絕緣層81之通路配線59之位置所形成之貫通孔82，形成連接配線59之通路配線83。又，實際而言，於再配線用絕緣層81上，形成與通路配線83連接之未圖示的配線，以構成再配線層80。
圖17，表示通路配線形成用通路15、及銅PAD52以1對1對應之情況之其他例。如圖17(a)所示，於通路配線形成用通路15之周緣部及第1絕緣層13上，形成再配線用絕緣層81A，並於面向再配線用絕緣層81A之銅PAD52之部分設置貫通孔82A。接著，如圖17(b)所示，於通路配線形成用通路15內之再配線用絕緣層81A所設置之貫通孔82A內，設置與銅PAD52連接之通路配線83A。又，實際而言，於再配線用絕緣層81A上，形成與通路配線83A連接之未圖示的配線，以構成再配線層80A。
圖16及圖17，係通路配線形成用通路15、及銅PAD52以1對1對應之情況，而圖18及圖19表示其以1對複數個對應之情況之例。
圖18及圖19，係藉由灌模樹脂層41灌模之半導體晶片為區域焊盤型之半導體晶片51A，且通路配線形成用通路15A，對應設置有區域焊盤型之複數個銅PAD52之矩形區域53的形狀而形成。圖18，為形成再配線用絕 緣層之狀態，圖19為配線形成之狀態，其中(a)為平面圖，圖(b)為對應(a)之b-b’斷面。
如此等圖式所示，於含有對應矩形區域53之通路配線用通路15A的第1絕緣層15上，設置再配線用絕緣層81B，並於面向複數個銅PAD52的各個之位置之再配線用絕緣層81B，設置貫通孔82B。接著，設置連接銅PAD52之通路配線83B於貫通孔82B內，並設置將通路配線83B再配線之配線84B，作為再配線層80B。此為本發明之半導體裝置安裝零件之一例。
圖20及圖21，表示通路配線形成用通路15、及銅PAD52以1對複數個對應的情況下之其他例。
圖20及圖21，係藉由灌模樹脂層41灌模之半導體晶片為周緣焊盤型之半導體晶片51B，且通路配線形成用通路15B，形成為對應設置有周緣焊盤型之複數個銅PAD52的矩形環狀周緣部區域54之形狀。圖20，為形成再配線用絕緣層之狀態，圖21為配線形成之狀態，其中，(a)為平面圖，圖(b)、(c)，分別對應(a)之b-b’斷面及c-c’斷面。
如此等圖式所示，於含有對應矩形環狀周緣部區域54之通路配線用通路15B的第1絕緣層15上，設置再配線用絕緣層81C，並於面向複數個銅PAD52的各個之位置之再配線用絕緣層81C，設置貫通孔82C。接著，設置連接銅PAD52之通路配線83C於貫通孔82C內，並設置將通路配線83B再配線之配線84C，作為再配線層80C。此為本發明之半導體裝置安裝零件之一例。
圖22表示本發明之半導體零件安裝零件之一例的安裝流程。 此例中，表示使用基板實施型態3之通路配線形成用基板1B(參照圖5)之半導體零件安裝零件。
圖22(a)，係接著通路配線形成用基板1B上具有圖10之接著劑層61的半導體晶片50A，於半導體晶片50A藉由灌模樹脂層41灌模後，剝離支撐基板1之狀態，並表示半導體晶片50A安裝於零件安裝用積層體之狀態。接著，如圖22(b)所示，於含有通路形成用通路18之金屬層16上設置再配線用絕緣層81D，如圖22(c)所示，於面向銅PAD52之位置形成露出銅PAD52之貫通孔82D、及露出金屬層16之接地用貫通孔85D。接著，如圖22(d)所示，於貫通孔82D內形成連接銅PAD52之通路配線83D、及將通路配線83再配線之配線84D，進一步，設置連接金屬層16之接地配線86D於接地用貫通孔85D。藉此，形成具有連接金屬層16之第2配線86D的再配線層80D。
如此之半導體零件安裝零件中，金屬層16，可作為相對於接地配線及半導體晶片之片材層、半導體晶片放熱用之散熱層使用。
(基板實施型態4)
已於圖22中，說明於支撐基板11單側所設置之可剝離接著劑層12之上，具有金屬層16及絕緣層17，且具有僅貫通金屬層16及絕緣層17之複數個通路配線形成用通路18的通路配線形成用基板1B(參照圖5)，而圖23則表示其變形例。圖23所示之變形例，係省略金屬層16之實施型態。
圖23，為實施型態4之通路配線形成用基板的斷面圖，圖24，為表示通路配線形成用基板之製造流程的斷面圖。
圖23表示之通路配線形成用基板1C，具有設置於支撐基板 11A、支撐基板11A單側之可剝離接著劑層12A、及設置於可剝離接著劑層12A之絕緣層17，並形成有僅貫通絕緣層17之複數個通路配線形成用通路18。
圖24表示通路配線形成用基板1C(參照圖23)之製造流程。
如圖24(a)所示，首先，圖6(i)之步驟後，於支撐基板121(11)之相反側，介由可剝離接著劑層12A接著支撐基板11A。支撐基板11A及可剝離接著劑層12A，可使用與支撐基板11及可剝離接著劑層12相同者。
接著，剝離支撐基板121(11)及可剝離接著劑層122(12)(圖24(b))。接著，藉由蝕刻，去除金屬層123，形成通路配線形成用基板1C(圖24(c))。
(基板實施型態5)
圖25，為基板實施型態5之通路配線形成用基板的斷面圖，圖26，為表示通路配線形成用基板之製造流程的斷面圖。
本實施型態之通路配線形成用基板1D，具有設置於支撐基板11單側之可剝離接著劑層12、設置於可剝離接著劑層12上之2層的金屬層19與金屬層20、及絕緣層17，並形成有僅貫通金屬層19、金屬層20及絕緣層17之複數個通路配線形成用通路18。
於此，金屬層20，可用於安裝半導體晶片後，形成可連接已形成之通路配線的配線，為謀求安裝後流程之簡便化者。此外，金屬層19及金屬層20之蝕刻特性相異為較佳，可於半導體晶片安裝後，保留金屬層20並僅除去金屬層19者為較佳。此外，從與作為光罩之光阻層之關係而言，較佳為使用酸性蝕刻液進行蝕刻者。因此，於使用鎳作為金屬層19之 情況下，考慮到使用金屬層20作為配線層，則較佳為銅。
以下，參照圖26並對通路配線形成用基板1D之製造流程之一例進行說明。
首先，例如，準備玻璃製的支撐基板221(圖26(a))，於其單面上設置可剝離接著劑層222(圖26(b))。可剝離接著劑層222，可藉由塗佈或貼附片狀接著劑層，於此，係貼附UV剝離膠帶SELFA-SE(積水化學公司製)。
接著，於可剝離接著劑層222上設置金屬層223及金屬層224(圖26(c))。金屬層223及金屬層224之形成方法無特別限定，藉由各種氣相法之成膜、藉由鍍覆法等之成膜、或貼附箔或片材之方法等，並無特別限定，但作業效率上，較佳為貼附市售之雙層金屬片材。
本例中，貼附金屬層223由Ni所構成、金屬層224由Cu所構成之雙層金屬箔。此外，此例中，金屬層223之Ni厚度為0.5μm，金屬層224之Cu厚度為3μm。於此，金屬層223之厚度無特別限定，但只要有0.5μm~5μm左右即可，於此以上之厚度僅為浪費。另一方面，金屬層224之厚度，只要為配線層所需之厚度即可，例如，可為3.5μm~10μm。
接著，於金屬層224之上形成光阻層225，按照習知方法，藉由光阻圖案化，依照既定圖形形成貫通光阻層225之開口226(圖26(d))。光阻層225之厚度，雖非直接地，但影響通路配線形成用基板1之絕緣層17的厚度，此外，其圖案化特性，亦即，開口226之形狀(孔徑及垂直性)被轉寫為通路配線形成用通路18之形狀。因此，形成光阻層225之光阻樹脂，為正性或負性皆可，選定可滿足上述要求特性之光阻樹脂較佳。較佳之光阻樹脂，可列舉Photec PKG基板迴路形成用RY系列(日立化成公司製)等。
於此，光阻層225之厚度為35μm，開口226之直徑為30μm。
曝光，係照射UV100~300mJ/cm2，並噴灑1%Na2CO3溶液30秒以顯影，進行圖案化。
接著，將圖案化之光阻層225作為光罩，僅蝕刻開口226內露出之Cu所形成的金屬層224，形成連接開口226之開口224a(圖26(e))。
接著，將圖案化之光阻層225作為光罩，將露出於開口226及開口224a內之Ni所形成之金屬層223作為電極，藉由電鍍，於開口226及開口224a內形成由鎳所成之金屬柱227(圖26(f))。此時，由於金屬層223上由導電性佳之銅所形成的金屬層224於開口226附近形成，因此具有可在金屬鍍覆之電壓不下降的情況下，有效率地形成金屬柱227之優點。
此例中，金屬柱227之厚度為25μm。此金屬柱227之厚度，直接與上述通路配線形成用通路18之深度相關，因此金屬柱227之厚度因應所需深度而決定。
接著，剝離光阻層225(圖26(g))，塗佈作為絕緣層17之灌模樹脂228(圖26(h))，其後，研磨灌模樹脂228，使灌模樹脂228所覆蓋之金屬柱227的第1端面之上面露出(圖26(i))。
灌模樹脂228，可使用上述作為絕緣層17之樹脂材料，厚度為可覆蓋金屬柱227之程度。灌模樹脂228之塗佈方法無特別限定，可藉由真空印刷、薄膜層合、使用模具之加壓成形等進行。此例中，使用Nagase ChemteX公司製的R4212之灌模樹脂，藉由加壓成形以成形條件120℃下10分鐘、後硬化條件150℃下1小時使之硬化，以形成第1灌模樹脂228。
此外，為了露出金屬柱227之上面之研磨，可使用鑽石車刀等一般的 研磨機來進行。
接著，蝕刻除去金屬柱227及金屬柱223，成為通路配線形成用基板1之通路配線形成用通路18，以形成通路配線形成用通路229(圖26(j))。藉此，成為於支撐基板11及可剝離接著劑層12上，具有金屬層19及金屬層20、及絕緣層17，且具有僅貫通金屬層19及金屬層20、及絕緣層17之通路配線形成用通路18的通路配線形成用基板1D(參照圖25)。
(安裝零件實施型態之變形例2)
以下，參照圖式並對於通路配線形成用基板1B~1D上安裝半導體晶片之流程之一例進行說明。
此實施型態中，安裝具有圖10所示之接著層之半導體晶片50A。
首先，說明於本發明之通路配線形成用基板1B(圖5)上，安裝具有如此之銅PAD52及接著層61之半導體晶片50A之步驟。又，本發明之通路配線形成用基板1B，於支撐基板11及可剝離接著劑層12上，具有金屬層16及絕緣層17，並具有僅貫通金屬層16及絕緣層17之通路配線形成用通路18。
接著，於銅PAD52對準通路配線形成用通路18之狀態下，將半導體晶片50A以接著層61接著於絕緣層17(圖27(a))。具體而言，按照習知方法，於決定各半導體晶片50之位置的同時進行加壓、加熱之暫時接著，並於決定全體位置的同時進行加壓、加熱以正式接著。
接著，設置灌模樹脂層71以將半導體晶片50A埋入(圖27(b))。灌模樹脂層71，可藉由於環氧樹脂等之熱硬化性樹脂填充填充物的 灌膜樹脂等而形成，特別是可使用環氧系密封樹脂。此外，由於並非於微小間隔加工者，因此亦可為含有較絕緣層17所使用之樹脂材料大之填充物者。例如，可使用含有最大粒徑30μm~50μm之填充物之熱硬化性樹脂。
又，亦可於設置灌模樹脂層71後，介由可剝離接著劑層設置支撐基板。此支撐基板，係為了於接續步驟中，提升剝離支撐基板11後之操作性，並於最終步驟中剝離而形成製品，但此處省略所有圖式。
接著，介由可剝離接著劑層12剝離支撐基板11(圖27(c))。亦即，於可剝離接著劑層12係使用UV剝離膠帶SELFA-SE(積水化學公司製)之情況下，可藉由UV照射剝離支撐基板11。
接著，例如藉由蝕刻去除由Ni所成之金屬層16(圖27(d))。於此，由於金屬層16為Ni所成，因此可在不影響銅PAD52之情況下，使用酸性蝕刻液進行蝕刻，前述酸性蝕刻液例如：鹽酸溶液、硫酸、或硫酸-過氧化氫(H2SO4-H2O2)。
接著，於通路配線形成用通路18內，藉由電鍍形成通路配線。具體而言，於通路配線形成用通路18內，設置由化學銅片材或濺鍍片材所成之片材層57(圖27(e))，其後，藉由電鍍形成含有通路配線之配線層58(圖27(f))。又，於絕緣層17表面所形成之配線層58，依照既定大小圖案化而形成通路配線59(圖27(g))。
接著，如圖27(h)所示，於形成通路配線59之絕緣層17上，按照習知方法形成複數(圖式中為3層)再配線層80，作為半導體晶片安裝零件3C。又，再配線層80，係由絕緣層、貫通絕緣層之通路配線、及絕緣層上所設置之配線圖形91所形成。此外，絕緣層，可使用感光性聚醯亞胺 樹脂等感光性樹脂，或熱硬化性樹脂。
又，圖27(a)~圖27(g)中，僅標記一個半導體晶片50A之連接端子51，而圖27(h)中標記複數個連接端子51。此外，可配置複數個半導體晶片50A於1個通路配線形成用基板1上，此外，亦可將半導體晶片50與其他功能性零件共同安裝。
無論選擇何者，若使用本發明之通路配線形成用基板1，可配合含有高密度連接端子之半導體晶片及功能性零件，高精度地形成通路配線形成用通路18，因此可容易地安裝各種半導體晶片及功能性零件。此外，此時，由於在接合端子側接著於通路配線形成用基板1後，對複數個半導體晶片50及功能性零件進行灌模，因此具有即使複數個半導體晶片50A及功能性零件之高度相異，亦可容易地安裝之優點。
如此之安裝例表示於圖28。圖28(a)，係於本發明之通路配線形成用基板1，安裝高度相異之半導體晶片501A及502A之情況，圖28(b)，表示安裝半導體晶片501A及被動零件510A之情況。以上任一情況下，皆係半導體晶片501A、502A及被動零件510之端子側接著於本發明之通路配線形成用基板1，因此半導體501A、502A及被動零件510A不成為問題。
另一方面，習知技術所述之InFO中，必須將柱狀之電子連接器108、及半導體晶片110上之電子連接器112一同灌模，其後研磨以使上端面露出，因此越是高密度配線越伴隨困難性，此外，與再配線層之連接亦伴隨困難性。此外，柱狀之電子連接器108的高度，150~200μm左右為極限，於半導體晶片110之高度大之情形可能有其製造上之困難。進一步， 於最初安裝複數半導體晶片的情況下，若半導體晶片之高度相異，則一側的半導體晶片之電子連接器必須製成柱狀等，具有因應困難之問題。
又，使用通路配線形成用基板1A之半導體晶片之安裝方法中，除了無金屬層13之去除步驟以外，其餘與上述例相同，因此省略詳細說明。
(安裝零件實施型態之變形例3)
以下，參照圖29並對於通路配線形成用基板1D安裝半導體晶片之流程之其他例進行說明。
準備本發明之通路配線形成用基板1D。此通路配線形成用基板1D，係於支撐基板11及可剝離接著劑層12上，具有金屬層19與金屬層20、及絕緣層17，並具有僅貫通金屬層19與金屬層20、及絕緣層17之通路配線形成用通路18。
接著，於銅PAD52對準通路配線形成用通路18之情況下，將半導體晶片50A藉由接著層61接著於絕緣層17(圖29(a))。
接著，設置灌模樹脂層71以埋入半導體晶片50A(圖29(b))。灌模樹脂層71，可藉由於環氧樹脂等之熱硬化性樹脂填充填充物的灌膜樹脂來形成，特別是可使用環氧系密封樹脂。
接著，介由可剝離接著劑層12剝離支撐基板11(圖29(c))。亦即，於可剝離接著劑層12係使用UV剝離膠帶SELFA-SE(積水化學公司製)之情況下，可藉由UV照射來剝離支撐基板11。
接著，例如，藉由蝕刻去除Ni所成的金屬層19(圖29(d))。於此，由於金屬層19為Ni所形成，因此可在不影響銅PAD52的情況下， 使用酸性蝕刻液進行蝕刻，前述酸性蝕刻液例如：鹽酸溶液、硫酸、或硫酸-過氧化氫(H2SO4-H2O2)。
接著，於通路配線形成用通路18內，藉由電鍍形成通路配線。具體而言，本實施型態中，於通路配線形成用通路18內填充含有銅之導電性漿料而形成通路配線66(圖29(e))。當然，如上所述，亦可於通路配線形成用通路18內設置化學銅片材或濺鍍片材後，藉由電鍍形成。
其後，可於研磨通路配線66之滿溢部分66a(圖29(f))，對絕緣層17上之金屬層14進行既定之圖案化，並形成通路配線67的同時，形成必要之配線圖形68。又，通路配線66之滿溢部分66a亦可殘留並維持原樣，具有通路配線及表面配線層之導通更加確實之優點。
又，接續步驟以降，與上述之實施型態相同，可於形成通路配線67及配線圖形68之絕緣層17上，按照習知方法形成複數再配線層，以作為半導體晶片安裝零件。
此情況下，本實施型態中，由於可直接於絕緣層17上形成配線，具有可省略一層再配線層之優點。又，其他之效果與上述例相同。
若使用如此之位於含有填充物之灌模樹脂所形成之絕緣層17的下層，具有銅所形成之金屬層20之通路配線形成用基板1D，於安裝後，去除支撐基板11時，於絕緣層17上存在銅所形成之金屬層20，可因應需要使用於配線等之特點而言，為很大的優點。亦即，含有填充物之絕緣層17，由於表面平滑性並不優異，因此與配線層之密著性亦不良好，形成配線層並進行細微加工有其困難，但此情況下，由於絕緣層17從形成時已存在，因此密著性亦良好，且可進行細微加工。因此，考量各種應用並介紹 以下其中幾種。
(安裝零件實施型態之變形例4)
參照圖30並對於通路配線形成用基板1D安裝半導體晶片之流程之其他例進行說明。此流程，與安裝零件實施型態之變形例3的圖29(a)~圖29(d)的步驟相同，因此僅表示其後之步驟。
首先，如圖30(a)所示，設置片材層57，其後進行電鍍，埋入通路配線形成用通路18，並形成配線層58(圖30(b))。
接著，設置光阻層並形成圖案化之光阻層75(圖30(c))，圖案化配線層58及金屬層14，並形成通路配線59及配線60(圖30(d))。
如此之配線60形成流程並不限定於此，例如，亦可如圖31所示。
圖31亦表示實施型態5之圖29(a)~圖29(d)步驟之後續步驟，如圖31(a)所示，設置片材層57後，首先設置光阻層並形成圖案化之光阻層75，其後進行電鍍，埋入通路配線形成用通路18，形成通路配線59及配線60(圖31(b))，最後去除光阻層75、光阻層75下之片材層57及金屬層14(圖31(c))。
又，本實施型態之效果與上述例相同。
(安裝零件實施型態之變形例5)
參照圖32並對於通路配線形成用基板1D安裝半導體晶片之流程之其他例進行說明。此流程，與安裝零件實施型態之變形例3之圖29(a)~圖29(d)的步驟相同，因此僅表示其後之步驟。
首先，如圖32(a)所示，安裝半導體晶片50，剝離支撐基板11後，例如，藉由可用於再配線層等之絕緣材料埋入通路配線形成用通路 18及金屬層14，並設置絕緣層82(圖32(b))。接著，形成露出半導體晶片50A之銅PAD52的貫通孔83，及露出期望位置之金屬層14的貫通孔84(圖32(c))。此等之貫通孔83、84之形成，於絕緣材料係使用感光性聚醯亞胺等之感光性樹脂之情況下，可進行光刻之曝光、顯像步驟，此外，於使用熱硬化性樹脂之情況下，可藉由雷射加工進行。接著，例如，根據圖30所示之方法，埋入貫通孔83、84的同時，設置覆蓋絕緣層82之由銅所形成之配線層，並進行圖案化，以形成通路配線59A及配線60A(圖32(d))。又，形成通路配線59A、及配線60A之方法不限定於此，亦可根據圖31所示之方法進行，亦可使用銅漿而形成。
又，本實施型態之效果與上述例相同。
(其他之實施型態)
本發明之通路配線形成用基板，不限定於上述製造流程，亦可藉由其他製造流程製造。
例如，如圖6(i)所示，為了形成通路配線形成用通路18，藉由圖6(d)~圖6(f)所示之流程，以與光刻同等精度形成金屬柱27，但只要係可藉由可於被絕緣層17埋入之狀態下選擇性地去除之材料所形成之感光性樹脂，精度佳地形成作為金屬柱127之替代品之樹脂柱者，則亦可直接以光刻形成樹脂柱，其後，進行圖6(g)~圖6(i)之流程，以製造通路配線形成用基板。又，可進行如此之流程之感光性樹脂，可列舉感光性矽氧樹脂、感光性壓克力樹脂等。
1:通路配線形成用基板
11:支撐基板
12:可剝離接著劑層
13:第1絕緣層
14:第2絕緣層
15、15a、15b:通路配線形成用通路

Claims (27)

  1. 一種通路配線形成用基板，其係用於安裝至少一個半導體晶片之通路配線形成用基板，其特徵係其具有：支撐基板；可剝離接著劑層，其係設置於前述支撐基板上；第1絕緣層，其係設置於前述可剝離接著劑層上；及第2絕緣層，其係積層於前述第1絕緣層上；前述第1絕緣層由環氧系密封材料所構成；前述第1絕緣層及前述第2絕緣層中，個別對應前述半導體晶片之複數連接端子、且可形成與前述連接端子連接之通路配線之通路配線形成用通路，係位置無偏差地僅貫通前述第1絕緣層及前述第2絕緣層而形成。
  2. 如申請專利範圍第1項所記載之通路配線形成用基板，其中，前述第2絕緣層由低流動性接著材所構成。
  3. 一種通路配線形成用基板之製造方法，其特徵係其具有：積層第1支撐基板、形成於其上的第1可剝離接著劑層、形成於其上的第1金屬層、及形成於其上的與前述第1金屬層蝕刻特性相異之第2金屬層的積層基板準備步驟；於前述第2金屬層設置光阻層，並依既定圖形於前述光阻層形成複數個第1通路形成用孔的步驟；介由前述光阻層之前述第1通路形成用孔，將前述第1金屬層作為蝕刻停止層，於前述第2金屬層，形成與前述第1通路形成用孔連通之第2通路 形成用孔的步驟；於前述第1通路形成用孔及前述第2通路形成用孔中，埋入與前述第2金屬層之蝕刻特性相異之第3金屬，而形成第3金屬柱的步驟；前述光阻層的剝離步驟；於前述第2金屬層上，形成埋有前述第3金屬柱之第1絕緣層的步驟；研磨前述第1絕緣層表面，以露出前述第3金屬柱之第1端面的步驟；於前述第1絕緣層及前述第3金屬柱上，介由第2可剝離接著劑層接著第2支撐基板的步驟；前述第1可剝離接著劑層及前述第1支撐基板的剝離步驟；去除前述第1金屬層，以露出與前述第2金屬層及前述第3金屬柱之前述第1端面相反側之第2端面的步驟；將前述第3金屬柱及前述第1絕緣層作為蝕刻停止層，以蝕刻去除前述第2金屬層的步驟；於前述第1絕緣層上，設置第2絕緣層，並埋入前述第3金屬柱的步驟；研磨前述第2絕緣層表面，以露出前述第3金屬柱之前述第2端面的步驟；以及將前述第1絕緣層及前述第2絕緣層作為蝕刻停止層，以蝕刻去除前述第3金屬柱，並形成通路配線形成用通路的步驟。
  4. 如申請專利範圍第3項所記載之通路配線形成用基板之製造方法，其中，前述第2絕緣層由低流動性接著材所構成。
  5. 如申請專利範圍第3項所記載之通路配線形成用基板之製造方法，其中，前述第1絕緣層由環氧系密封材料所構成。
  6. 如申請專利範圍第3項所記載之通路配線形成用基板之製造方法，其中，前述第1金屬層由鎳或鎳合金所構成，且前述第2金屬層由銅或銅合金所構成。
  7. 如申請專利範圍第3項所記載之通路配線形成用基板之製造方法，其中，前述第3金屬柱由鎳或鎳合金所構成。
  8. 一種半導體裝置安裝零件之製造方法，其特徵係其具有：申請專利範圍第1至2項中任一項所記載之通路配線形成用基板、或使用申請專利範圍第3至7項中任一項所記載之通路配線形成用基板之製造方法所製造而成之通路配線形成用基板的準備步驟；準備以銅端子作為連接端子之半導體晶片，在前述銅端子面向著前述通路配線形成用基板之前述通路配線形成用通路的狀態下，將前述半導體晶片介由接著劑接合於前述通路配線形成用基板之前述第2絕緣層上，或將前述半導體晶片接合於前述通路配線形成用基板的由低流動性接著劑所構成之前述第2絕緣層上的步驟；形成埋有前述半導體晶片之第3絕緣層的步驟；前述可剝離接著劑層及前述支撐基板、或前述第2可剝離接著劑層及前述第2支撐基板之剝離步驟；以及從前述通路配線形成用通路之前述半導體晶片設置側之相反側，使用銅埋入前述通路配線形成用通路，以形成連接前述銅端子之通路配線的步驟。
  9. 一種半導體裝置安裝零件，其特徵係其具有：零件支承積層體，其係積層第1絕緣層所構成之第1層、及積層於前述第1層上之第2層，並於前述第1層及前述第2層中，形成有位置無偏差地僅 貫通前述第1層及前述第2層而形成之通路配線形成用通路；至少一零件，其係接著於前述零件支承積層體之前述第1層或前述第2層，並面向前述通路配線形成用通路而具備連接端子；第3層，其係由埋有前述零件之灌模樹脂所構成；及通路配線，其係一端連接於前述零件之連接端子，另一端介由前述通路配線形成用通路，引出至前述零件支承積層體的相反側；前述第1層之前述第1絕緣層由環氧系密封材料所構成；前述零件支承積層體之前述第1層及前述第2層之總厚度選擇自15μm~70μm範圍內。
  10. 如申請專利範圍第9項所記載之半導體裝置安裝零件，其中，前述零件係包含：至少1個具有連接端子之半導體晶片，以及作為前述零件支承積層體之厚度方向之尺寸的高度與前述半導體晶片相異之半導體晶片或被動零件至少1個。
  11. 如申請專利範圍第9項所記載之半導體裝置安裝零件，其中，前述第2層由第2絕緣層所構成，且前述零件接著於前述第2層。
  12. 如申請專利範圍第11項所記載之半導體裝置安裝零件，其中，前述通路配線，係介由設置於前述通路配線形成用通路內之再配線用絕緣層上所設置之貫通孔，從前述零件之連接端子引出至前述零件支承積層體的相反側。
  13. 如申請專利範圍第11項所記載之半導體裝置安裝零件，其中，前述第2層由低流動性接著材所構成。
  14. 一種半導體裝置安裝零件，其特徵係其具有： 零件支承積層體，其係積層第1絕緣層所構成之第1層、及積層於前述第1層上之第2層，並於前述第1層及前述第2層中，形成有位置無偏差地僅貫通前述第1層及前述第2層而形成之通路配線形成用通路；至少一零件，其係接著於前述零件支承積層體之前述第1層或前述第2層，並面向前述通路配線形成用通路而具備連接端子；第3層，其係由埋有前述零件之灌模樹脂所構成；及通路配線，其係一端連接於前述零件之連接端子，另一端介由前述通路配線形成用通路，引出至前述零件支承積層體的相反側；前述零件支承積層體之前述第1層及前述第2層之總厚度選擇自15μm~70μm範圍內；前述第2層由金屬層所構成；前述零件接著於前述第1層；前述通路配線介由設置於前述通路配線形成用通路內之再配線用絕緣層上所設置之貫通孔，從前述零件之連接端子引出；於前述再配線用絕緣層及前述第1層中，設置有露出前述金屬層之第2貫通孔；且於前述第2貫通孔內設置有連接前述金屬層之第2配線。
  15. 如申請專利範圍第14項所記載之半導體裝置安裝零件，其中，前述金屬層為銅箔。
  16. 一種半導體裝置安裝零件，其特徵係其具有：零件支承積層體，其係積層第1絕緣層所構成之第1層、及積層於前述第1層上之第2層，並於前述第1層及前述第2層中，形成有位置無偏差地僅貫通前述第1層及前述第2層而形成之通路配線形成用通路；至少一零件，其係接著於前述零件支承積層體之前述第1層或前述第2 層，並面向前述通路配線形成用通路而具備連接端子；第3層，其係由埋有前述零件之灌模樹脂所構成；及通路配線，其係一端連接於前述零件之連接端子，另一端介由前述通路配線形成用通路，引出至前述零件支承積層體的相反側；前述零件支承積層體之前述第1層及前述第2層之總厚度選擇自15μm~70μm範圍內；對於1個前述通路配線形成用通路，對應配置1個前述零件之連接端子；其設置有覆蓋介由前述通路配線形成用通路而設置之第1通路配線之感光性樹脂層；前述感光性樹脂層中，於面向前述第1通路配線之位置設置有貫通孔；且於前述感光性樹脂層上設置有配線層，前述配線層係包含形成於連接前述第1通路配線之前述貫通孔之第2通路配線。
  17. 如申請專利範圍第9至15項中任一項所記載之半導體裝置安裝零件，其中，1個前述通路配線形成用通路，對應配置前述零件之複數個連接端子，且前述通路配線形成用通路之感光性樹脂層中，形成有面向前述複數個連接端子之複數個前述貫通孔，且於各貫通孔設置有前述通路配線。
  18. 如申請專利範圍第17項所記載之半導體裝置安裝零件，其中，前述零件，係複數個連接端子配置於中央部既定區域之區域焊盤型半導體晶片；前述通路配線形成用通路形成為對應前述既定區域之形狀；前述感光性樹脂層，係填滿前述通路配線形成用通路而形成，並形成面向前述複數個連接端子之複數個前述貫通孔，且於各貫通孔設置有前述通路配線。
  19. 如申請專利範圍第17項所記載之半導體裝置安裝零件，其中，前述零件，係複數個連接端子配置於包圍中央部之既定周緣部的周緣焊盤型半導體晶片；前述通路配線形成用通路形成為對應包圍前述中央部之前述既定周緣部之形狀；前述感光性樹脂層，係填滿前述通路配線形成用通路而形成，並形成面向前述複數個連接端子之複數個前述貫通孔，且於各貫通孔設置前述通路配線。
  20. 一種半導體裝置安裝零件，其特徵係其具有：零件支承積層體，其係積層第1絕緣層所構成之第1層、及積層於前述第1層上之第2層，並於前述第1層及前述第2層中，形成有位置無偏差地僅貫通前述第1層及前述第2層而形成之通路配線形成用通路；至少一零件，其係接著於前述零件支承積層體之前述第1層或前述第2層，並面向前述通路配線形成用通路而具備連接端子；第3層，其係由埋有前述零件之灌模樹脂所構成；及通路配線，其係一端連接於前述零件之連接端子，另一端介由前述通路配線形成用通路，引出至前述零件支承積層體的相反側；前述零件支承積層體之前述第1層及前述第2層之總厚度選擇自15μm~70μm範圍內；於引出前述通路配線之表面介由感光性樹脂層，設置形成再配線之再配線層。
  21. 如申請專利範圍第20項所記載之半導體裝置安裝零件，其中，設置3層或4層以上之前述再配線層。
  22. 如申請專利範圍第20項所記載之半導體裝置安裝零件，其中，前述再配 線層為2層或3層，於其上進一步設置前述零件支承積層體，再於其上進一步設置再配線層。
  23. 如申請專利範圍第20項所記載之半導體裝置安裝零件，其中，前述零件於再配線層之最表層上進一步設置前述零件支承積層體。
  24. 如申請專利範圍第17項所記載之半導體裝置安裝零件，其中，前述零件，於半導體晶片，藉由eWLP設置2層或3層之再配線層。
  25. 一種通路配線形成用基板，其係安裝至少1個半導體晶片用之通路配線形成用基板，其特徵係其具有：支撐基板；可剝離接著劑層，其係設置於前述支撐基板上；及絕緣層，其係設置於前述可剝離接著劑層上；前述絕緣層由環氧系密封材料所構成；前述絕緣層中，個別對應前述半導體晶片之複數個連接端子、且可形成與前述連接端子連接之通路配線之通路配線形成用通路，係位置無偏差地僅貫通前述絕緣層而形成；前述通路配線形成用通路，係直徑15μm~70μm之直線通路，位置精度為光刻精度。
  26. 一種通路配線形成用基板之製造方法，其特徵係其具有：依序積層支撐基板、形成於其上的可剝離接著劑層、及其上的第1金屬層與第2金屬層之積層基板的準備步驟；於前述第2金屬層設置光阻層，於前述光阻層依照既定圖形形成複數個通路形成用孔的步驟； 將前述既定圖形之前述光阻層作為光罩，僅蝕刻前述第2金屬層的步驟；於前述通路形成用孔中之前述第1金屬層上，埋入金屬而形成金屬柱的步驟；前述光阻層之剝離步驟；於前述第1金屬層上，形成埋有前述金屬柱之絕緣層的步驟；研磨前述絕緣層表面，以露出前述金屬柱之第1端面的步驟；及將前述絕緣層及前述可剝離接著劑層作為蝕刻停止層，以蝕刻去除前述金屬柱及前述第1金屬層，並形成通路配線形成用通路的步驟。
  27. 一種半導體裝置安裝零件之製造方法，其特徵係其具有：申請專利範圍第25項所記載之通路配線形成用基板、或使用申請專利範圍第26項所記載之通路配線形成用基板之製造方法所製造而成之通路配線形成用基板的準備步驟；準備以銅端子作為連接端子並於其周圍設有接著層之半導體晶片，在前述銅端子面向著前述通路配線形成用基板之前述通路配線形成用通路的狀態下，將前述半導體晶片介由前述接著層接合於前述通路配線形成用基板之前述絕緣層上的步驟；形成埋有前述半導體晶片之灌模樹脂層的步驟；前述可剝離接著劑層及前述支撐基板之剝離步驟；以及從前述通路配線形成用通路之前述半導體晶片設置側之相反側，使用銅埋入前述通路配線形成用通路，以形成連接前述銅端子之通路配線的步驟。
TW108141675A 2018-11-15 2019-11-15 通路配線形成用基板及通路配線形成用基板之製造方法和半導體裝置安裝零件 TWI791924B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018-215049 2018-11-15
JP2018215050A JP7226973B2 (ja) 2018-11-15 2018-11-15 ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法
JP2018-215050 2018-11-15
JP2018215049A JP6573415B1 (ja) 2018-11-15 2018-11-15 ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法
JP2019-164926 2019-09-10
JP2019164926A JP7505868B2 (ja) 2019-09-10 2019-09-10 半導体装置実装部品

Publications (2)

Publication Number Publication Date
TW202034464A TW202034464A (zh) 2020-09-16
TWI791924B true TWI791924B (zh) 2023-02-11

Family

ID=70730438

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141675A TWI791924B (zh) 2018-11-15 2019-11-15 通路配線形成用基板及通路配線形成用基板之製造方法和半導體裝置安裝零件

Country Status (6)

Country Link
US (1) US20210407950A1 (zh)
KR (1) KR102612326B1 (zh)
CN (1) CN113228257A (zh)
DE (1) DE112019005240T5 (zh)
TW (1) TWI791924B (zh)
WO (1) WO2020101022A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230054466A (ko) * 2020-09-28 2023-04-24 교세라 가부시키가이샤 배선 기판
CN114765125A (zh) * 2021-01-12 2022-07-19 联华电子股份有限公司 集成电路结构及其制作方法
CN113464871B (zh) * 2021-06-30 2023-08-15 江西新菲新材料有限公司 灯膜及其制备方法、电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200504899A (en) * 2003-04-09 2005-02-01 Dainippon Printing Co Ltd Wiring board and the manufacturing method thereof
TW201344814A (zh) * 2012-04-20 2013-11-01 Taiwan Semiconductor Mfg 三維積體電路及其製造方法
US20150028486A1 (en) * 2013-07-25 2015-01-29 Yueli Liu Interconnect structures for embedded bridge
US20170125373A1 (en) * 2013-12-26 2017-05-04 Nitto Denko Corporation Method for producing semiconductor package
TW201830613A (zh) * 2016-11-01 2018-08-16 財團法人工業技術研究院 封裝結構及其製作方法
US20180315734A1 (en) * 2017-04-26 2018-11-01 Nxp Usa, Inc. Method for making an electronic component package
TW201907500A (zh) * 2017-07-06 2019-02-16 台灣積體電路製造股份有限公司 半導體元件及其形成方法
TW201916191A (zh) * 2017-09-18 2019-04-16 台灣積體電路製造股份有限公司 具有無矽基底的中介層的封裝及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP5442236B2 (ja) * 2008-11-14 2014-03-12 新光電気工業株式会社 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置
US8766440B2 (en) * 2010-03-04 2014-07-01 Nec Corporation Wiring board with built-in semiconductor element
JP2013058520A (ja) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
US9870946B2 (en) 2013-12-31 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and method of forming same
JP2015226013A (ja) 2014-05-29 2015-12-14 イビデン株式会社 プリント配線板およびその製造方法
TW201626531A (zh) * 2015-01-14 2016-07-16 鈺橋半導體股份有限公司 中介層嵌置於加強層中之線路板及其製作方法
JP2018032660A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US10163858B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing methods thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200504899A (en) * 2003-04-09 2005-02-01 Dainippon Printing Co Ltd Wiring board and the manufacturing method thereof
TW201344814A (zh) * 2012-04-20 2013-11-01 Taiwan Semiconductor Mfg 三維積體電路及其製造方法
US20150028486A1 (en) * 2013-07-25 2015-01-29 Yueli Liu Interconnect structures for embedded bridge
US20170125373A1 (en) * 2013-12-26 2017-05-04 Nitto Denko Corporation Method for producing semiconductor package
TW201830613A (zh) * 2016-11-01 2018-08-16 財團法人工業技術研究院 封裝結構及其製作方法
US20180315734A1 (en) * 2017-04-26 2018-11-01 Nxp Usa, Inc. Method for making an electronic component package
TW201907500A (zh) * 2017-07-06 2019-02-16 台灣積體電路製造股份有限公司 半導體元件及其形成方法
TW201916191A (zh) * 2017-09-18 2019-04-16 台灣積體電路製造股份有限公司 具有無矽基底的中介層的封裝及其形成方法

Also Published As

Publication number Publication date
TW202034464A (zh) 2020-09-16
DE112019005240T5 (de) 2021-07-01
US20210407950A1 (en) 2021-12-30
KR102612326B1 (ko) 2023-12-12
CN113228257A (zh) 2021-08-06
WO2020101022A1 (ja) 2020-05-22
KR20210090678A (ko) 2021-07-20

Similar Documents

Publication Publication Date Title
TWI791924B (zh) 通路配線形成用基板及通路配線形成用基板之製造方法和半導體裝置安裝零件
TWI378519B (zh)
US7935891B2 (en) Wiring board manufacturing method
JP3945483B2 (ja) 半導体装置の製造方法
US7329957B2 (en) Circuit device and manufacturing method thereof
US9824977B2 (en) Semiconductor packages and methods of forming the same
US20080123318A1 (en) Multi-component electronic package with planarized embedded-components substrate
US10522447B2 (en) Chip package and a wafer level package
TW200405496A (en) Semiconductor device and method of manufacturing the same
KR20040101005A (ko) 반도체패키지 및 그 제조방법
JP5903920B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
TWI384595B (zh) 半導體裝置及其製造方法
US20170330842A1 (en) Semiconductor Assembly and Method of Fabricating a Semiconductor Structure
JP2009182200A (ja) 半導体装置およびその製造方法
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
US20070052091A1 (en) Electronic device and method of manufacturing same
US8603858B2 (en) Method for manufacturing a semiconductor package
JP2005019754A (ja) 複合部品及びその製造方法
JP7505868B2 (ja) 半導体装置実装部品
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP6573415B1 (ja) ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法
JP7226973B2 (ja) ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法
JP2023536780A (ja) 電子機器パッケージにおける機械的パンチングされたビア形成およびそれによって形成される電子機器パッケージ