KR20040101005A - 반도체패키지 및 그 제조방법 - Google Patents

반도체패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20040101005A
KR20040101005A KR1020040035778A KR20040035778A KR20040101005A KR 20040101005 A KR20040101005 A KR 20040101005A KR 1020040035778 A KR1020040035778 A KR 1020040035778A KR 20040035778 A KR20040035778 A KR 20040035778A KR 20040101005 A KR20040101005 A KR 20040101005A
Authority
KR
South Korea
Prior art keywords
insulating film
wiring
electrode
semiconductor package
semiconductor
Prior art date
Application number
KR1020040035778A
Other languages
English (en)
Other versions
KR100663393B1 (ko
Inventor
와카바야시다케시
와키사카신지
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20040101005A publication Critical patent/KR20040101005A/ko
Application granted granted Critical
Publication of KR100663393B1 publication Critical patent/KR100663393B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/20—Mixing gases with liquids
    • B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
    • B01F23/231—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids by bubbling
    • B01F23/23105—Arrangement or manipulation of the gas bubbling devices
    • B01F23/2312—Diffusers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/20—Mixing gases with liquids
    • B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
    • B01F23/237—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media
    • B01F23/2376—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media characterised by the gas being introduced
    • B01F23/23761—Aerating, i.e. introducing oxygen containing gas in liquids
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/72—Treatment of water, waste water, or sewage by oxidation
    • C02F1/74—Treatment of water, waste water, or sewage by oxidation with air
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F3/00—Biological treatment of water, waste water, or sewage
    • C02F3/02—Aerobic processes
    • C02F3/12—Activated sludge processes
    • C02F3/20—Activated sludge processes using diffusers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 반도체패키지 및 그 제조방법에 관한 것으로서,
베이스판(1)의 상면중앙부에는 CSP라 불리우는 반도체구성체(2)가 접착층(3)을 통하여 접착되어 있으며, 베이스판(1)의 상면에는 수지로 이루어지는 직사각형테두리상의 절연층(14)이, 그 상면이 반도체구성체(2)의 상면과 대략 면일치하게 되도록 설치되어 있고, 반도체구성체(2) 및 절연층(14)의 상면에는 프리프레그재를 본경화하여 형성된 절연막(15)이, 그 상면이 평탄하게 되어 설치되어 있으며, 절연막(15)의 상면에는 금속판을 패터닝하여 이루어지는 상층재배선(16)이 설치되어 있고, 이 경우 상층재배선(16)의 하면에 일체적으로 형성된 재두원추형상의 돌기전극(17)은 절연막(15)에 침투한 상태로 기둥상 전극(12)의 상면중앙부에 접속되어 있는 것을 특징으로 한다.

Description

반도체패키지 및 그 제조방법{SEMICONDUCTOR PACKAGES AND THE METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체패키지 및 그 제조방법에 관한 것이다.
종래의 반도체패키지에는 CSP(chip size package)라 불리우는 것이 있다. 이 CSP는 복수의 외부접속용의 접속패드가 형성된 반도체기판의 상면에 절연막이 설치되고, 절연막의 각 접속패드에 대응하는 부분에 개구부가 설치되며, 개구부를 통하여 노출된 접속패드의 상면으로부터 절연막의 상면의 소정 장소에 걸쳐서 배선이 설치된 것이다(예를 들면 특허문헌 1 참조). 이 경우 개구부를 통하여 노출된 접속패드의 상면을 포함하는 절연막의 상면 전체에 하지(下地)금속층을 형성하고, 하지금속층을 도금전류로로 한 동의 전해도금에 의해 하지금속층의 상면의 소정 장소에 배선을 형성하며, 배선을 마스크로 하여 하지금속층의 불필요한 부분을 에칭해서 제거하고, 배선하에만 하지금속층을 잔존시키고 있다.
[특허문헌 1]
특개2000-195890호 공보(도 8∼도 10)
그런데 상기 종래의 반도체패키지에서는 절연막의 각 접속패드에 대응하는 부분에 개구부를 형성하고, 도금전류로로서의 하지금속층을 스퍼터법이나 무전해도금법에 의해 형성하여 배선을 전해도금에 의해 형성하는 방법이기 때문에 절연막과 하지금속층의 밀착강도가 약하고, 특히 개구부의 측벽에서는 단선 등도 발생하기 쉬운 구조이며, 나아가서는 접속패드와 배선의 전기적 접속의 신뢰성이 낮은 것이었다.
그래서 본 발명은 외부접속용의 전극과 배선의 전기적 접속의 신뢰성을 향상할 수 있는 반도체패키지 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면, 반도체기판(4)상에 설치된 복수의 외부접속용 전극(12)을 갖는 적어도 1개의 반도체구성체(2)와, 상기 반도체구성체(2)를 덮는 절연막(15)과, 돌기전극(17)을 갖고, 상기 절연막(15)상에 형성된 배선(16)을 구비하여 이루어지며, 상기 배선(16)의 돌기전극(17)이 상기 외부접속용 전극(12)에 대응하는 상기 절연막(15)의 부분에 침투하여 상기 외부접속용 전극(12)에 접속되어 있는 것을 특징으로 하는 반도체패키지가 제공된다.
또 본 발명에 따르면, 복수의 외부접속용 전극(12)을 갖는 반도체구성체(2)의 상면을 절연막(15)으로 덮는 공정과, 상기 절연막(15)상에 상기 각 외부접속용 전극(12)에 대응하는 돌기전극(17)을 갖는 금속판(16a)을 배치하는 공정과, 상기 금속판(16a)의 각 돌기전극(17)을 상기 절연막(15)에 침투시켜서 상기 각 외부접속용 전극(12)에 접속하는 공정과, 상기 금속판(16a)을 패터닝하여 배선(16)을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법이 제공된다.
본 발명에 따르면, 금속판으로 이루어지는 배선에 돌기전극을 설치하고, 이 돌기전극을 외부접속용 전극상에 형성된 절연막에 침투시킨 상태에서 외부접속용 전극에 접속하고 있기 때문에 돌기전극과 절연막의 밀착강도가 향상하고, 배선과 외부접속용의 전극의 전기적 접속의 신뢰성이 향상한다.
도 1은 본 발명의 제 1 실시형태로서의 반도체패키지의 확대단면도.
도 2는 도 1에 나타내는 반도체패키지의 제조방법의 한 예에 있어서, 당초 준비한 것의 확대단면도.
도 3은 도 2에 이어지는 공정의 확대단면도.
도 4는 도 3에 이어지는 공정의 확대단면도.
도 5는 도 4에 이어지는 공정의 확대단면도.
도 6은 도 5에 이어지는 공정의 확대단면도.
도 7은 도 6에 이어지는 공정의 확대단면도.
도 8은 도 7에 이어지는 공정의 확대단면도.
도 9는 도 8에 이어지는 공정의 확대단면도.
도 10은 도 9에 이어지는 공정의 확대단면도.
도 11은 도 10에 이어지는 공정의 확대단면도.
도 12는 도 11에 이어지는 공정의 확대단면도.
도 13은 도 12에 이어지는 공정의 확대단면도.
도 14는 도 13에 이어지는 공정의 확대단면도.
도 15는 도 14에 이어지는 공정의 확대단면도.
도 16은 도 15에 이어지는 공정의 확대단면도.
도 17은 도 16에 이어지는 공정의 단면도.
도 18은 돌기전극을 갖는 동판의 형성시에 당초의 공정의 확대단면도.
도 19는 도 18에 이어지는 공정의 확대단면도.
도 20은 도 19에 이어지는 공정의 확대단면도.
도 21은 본 발명의 변형예로서의 반도체패키지의 확대단면도.
도 22는 본 발명의 다른 변형예로서의 반도체패키지의 확대단면도이다.
※도면의 주요부분에 대한 부호의 설명
1: 베이스판 2: 반도체구성체
3: 접착층 4: 실리콘기판
5: 접속패드 6: 절연막
8: 보호막 10: 하지금속층
11: 배선 12: 기둥상 전극
13: 밀봉막 14: 절연층
15: 절연막 16: 상층재배선
17: 돌기전극 18: 상층절연막
20: 땜납볼
도 1은 본 발명의 실시형태로서의 반도체패키지의 단면도를 나타낸 것이다.이 반도체패키지는 실리콘, 유리, 세라믹스, 수지, 금속 등으로 이루어지는 평면직사각형형상의 베이스판(1)을 구비하고 있다.
베이스판(1)의 상면중앙부에는 베이스판(1)의 사이즈보다도 어느 정도 작은 사이즈의 평면직사각형형상의 반도체구성체(2)의 하면이 다이본드재로 이루어지는 접착층(3)을 통하여 접착되어 있다. 이 경우 반도체구성체(2)는 후술하는 배선, 기둥상 전극, 밀봉막을 갖고 있으며, 일반적으로는 CSP라 불리우는 것으로, 후술하는 바와 같이, 실리콘웨이퍼상에 배선, 기둥상 전극, 밀봉막을 형성한 후 다이싱에 의해 개개의 반도체구성체(2)를 얻는 방법을 채용하고 있기 때문에 특히 웨이퍼레벨CSP(W-CSP)라고도 말해지고 있다. 이하에 반도체구성체(2)의 구성에 대하여 설명한다.
반도체구성체(2)는 실리콘기판(반도체기판)(4)을 구비하고 있다. 실리콘기판(4)은 접착층(3)을 통하여 베이스판(1)에 접착되어 있다. 실리콘기판(4)의 상면중앙부에는 집적회로(도시하지 않음)가 설치되어 있다. 실리콘기판(4)의 상면에 있어서의 집적회로의 주변부에는 알루미늄계 금속 등으로 이루어지는 복수의 접속패드(5)가 각각 집적회로를 구성하는 집적회로소자에 접속되어 설치되어 있다. 접속패드(5)의 중앙부를 제외한 실리콘기판(4)의 상면에는 산화실리콘 등의 무기재료로 이루어지는 절연막(6)이 설치되고, 접속패드(5)의 중앙부는 절연막(6)에 설치된 개구부(7)를 통하여 노출되어 있다.
절연막(6)의 상면에는 에폭시계 수지나 폴리이미드계 수지 등의 유기수지재료로 이루어지는 보호막(절연막)(8)이 설치되어 있다. 이 경우 절연막(6)의 개구부(7)에 대응하는 부분에 있어서의 보호막(8)에는 개구부(9)가 설치되어 있다. 양 개구부(7, 9)를 통하여 노출된 접속패드(5)의 상면으로부터 보호막(8)의 상면에는 실리콘기판(4)의 중앙측으로 연장돌출된 하지금속층(10)이 설치되어 있다. 하지금속층(10)의 상면 전체에는 동으로 이루어지는 배선(11)이 설치되어 있다.
배선(11)의 접속패드부 상면에는 동으로 이루어지는 기둥상 전극(외부접속용 전극)(12)이 설치되어 있다. 배선(11)을 포함하는 보호막(8)의 상면에는 에폭시계 수지나 폴리이미드계 수지 등의 열경화성 수지재료로 이루어지는 밀봉막(절연막)(13)이, 그 상면이 기둥상 전극(12)의 상면과 면일치하게 되도록 설치되어 있다. 이와 같이 W-CSP라 불리우는 반도체구성체(2)는 실리콘기판(4), 접속패드(5), 절연막(6)을 포함하고, 또한 보호막(8), 배선(11), 기둥상 전극(12), 밀봉막(13)을 포함하여 구성되어 있다.
반도체구성체(2)의 주위에 있어서의 베이스판(1)의 상면에는 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 직사각형테두리상의 절연층(14)이, 그 상면이 반도체구성체(2)의 상면과 대략 면일치하게 되도록 설치되어 있다. 반도체구성체(2) 및 절연층(14)의 상면에는 절연막(15)이 그 상면을 평탄하게 하여 설치되어 있다. 절연막(15)은 예를 들면 유리섬유에 에폭시계 수지를 함침시킨 프리프레그재를 가열경화한 열경화성 수지재료로 이루어지는 것이다.
절연막(15)의 상면에는 동계 금속재료로 이루어지는 금속판을 패터닝하여 형성된 상층배선(16)이 설치되어 있다. 이 경우 상층배선(16)의 하면에 있어서 기둥상 전극(12)의 상면중앙부에 대응하는 부분에는 재두(裁頭)원추형상의돌기전극(17)이 일체적으로 형성되어 있다. 돌기전극(17)은 절연막(15)에 침투한 상태로 기둥상 전극(12)의 상면 중앙부에 누름접촉되어 있다.
상층배선(16)을 포함하는 절연막(15)의 상면에는 솔더레지스트 등으로 이루어지는 상층절연막(18)이 설치되어 있다. 상층배선(16)의 접속패드부에 대응하는 부분에 있어서의 상층절연막(18)에는 개구부(19)가 설치되어 있다. 개구부(19)내 및 그 위쪽에는 땜납볼(20)이 상층배선(16)의 접속패드부에 접속되어 설치되어 있다. 복수의 땜납볼(20)은 상층절연막(18)상에 매트릭스상으로 배치되어 있다.
그런데 베이스판(1)의 사이즈를 반도체구성체(2)의 사이즈보다도 어느 정도 크게 하고 있는 것은 실리콘기판(4)상의 접속패드(5)의 수의 증가에 따라서 땜납볼(20)의 배치영역을 반도체구성체(2)의 사이즈보다도 어느 정도 크게 하고, 이에 따라 상층배선(16)의 접속패드부(상층절연막(18)의 개구부(19)내의 부분)의 사이즈 및 피치를 기둥상 전극(12)의 사이즈 및 피치보다도 크게 하기 위함이다.
이 때문에 매트릭스상으로 배치된 상층배선(16)의 접속패드부는 반도체구성체(2)에 대응하는 영역만이 아니고, 반도체구성체(2)의 둘레측면의 외측에 설치된 절연층(14)에 대응하는 영역상에도 배치되어 있다. 즉 매트릭스상으로 배치된 땜납볼(20) 중 적어도 가장 외주의 땜납볼(20)은 반도체구성체(2)보다도 외측에 위치하는 주위에 배치되어 있다.
이와 같이 이 반도체패키지에서는 실리콘기판(4)상에 접속패드(5), 절연막(6)을 가질 뿐만 아니라, 보호막(8), 배선(11), 기둥상 전극(12), 밀봉막(13) 등도 형성한 반도체구성체(2)의 주위 및 그들의 상면에 절연층(14) 및절연막(15)을 설치하고, 절연막(15)의 상면에, 해당 절연막(15)에 형성된 개구부(16)를 통하여 기둥상 전극(12)에 접속되는, 금속판을 패터닝하여 이루어지는 상층배선(16)을 설치하는 구성을 특징으로 하고 있다.
이 경우 절연막(15)의 상면이 평탄한 것에 의해 후술하는 바와 같이, 이후의 공정에서 형성하는 상층배선(16)이나 땜납볼(20)의 상면의 높이위치를 균일하게 하여 본딩시의 신뢰성을 향상할 수 있다. 또 후술하는 바와 같이, 금속판을 패터닝하여 형성하는 상층배선(16)의 두께를 균일하게 할 수 있는 데다가 상층배선(16)에 단차가 발생하지 않도록 할 수 있다. 또 반도체구성체(2)는 집적회로상을 보호막(8)으로 피복한 데다가 해당 보호막(8)상에 형성된 상층배선(16)상도 포함하여 기둥상 전극(12)이 형성된 부분을 제외한 보호막(8) 전체면을 밀봉막(13)으로 밀봉하고 있기 때문에 보관시 및 운반시에 있어서의 내부손상에 대하여 절대적인 신뢰성이 확보된 KGD(Known Good Die)로 되어 있다. 이 때문에 이하에 설명하는 바와 같이, 이 KGD인 반도체구성체(2)를 메워넣어서 반도체패키지로 이룬 경우 반도체구성체(2)가 고장나는 일이 거의 없어지게 되어 매우 신뢰성이 높은 반도체패키지를 얻을 수 있는 것이다.
다음으로 이 반도체패키지의 제조방법의 한 예에 대하여 설명하는데, 우선 반도체구성체(2)의 제조방법의 한 예에 대하여 설명한다. 이 경우 우선 도 2에 나타내는 바와 같이, 웨이퍼상태의 실리콘기판(반도체기판)(4)상에 알루미늄계 금속 등으로 이루어지는 접속패드(5), 산화실리콘 등으로 이루어지는 절연막(6) 및 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 보호막(8)이 설치되고, 접속패드(5)의 중앙부가 절연막(6) 및 보호막(8)에 형성된 개구부(7, 9)를 통하여 노출된 것을 준비한다. 상기에 있어서, 웨이퍼상태의 실리콘기판(4)에는 각 반도체구성체가 형성되는 영역에 소정 기능의 집적회로가 형성되고, 접속패드(5)는 각각 대응하는 영역에 형성된 집적회로에 전기적으로 접속되어 있는 것이다.
다음으로 도 3에 나타내는 바와 같이, 양 개구부(7, 9)를 통하여 노출된 접속패드(5)의 상면을 포함하는 보호막(8)의 상면 전체에 하지금속층(10)을 형성한다. 이 경우 하지금속층(10)은 무전해도금에 의해 형성된 동층만이어도 좋고, 또 스퍼터에 의해 형성된 동층만이어도 좋으며, 또한 스퍼터에 의해 형성된 티탄 등의 박막층상에 스퍼터에 의해 동층을 형성한 것이어도 좋다.
다음으로 하지금속층(10)의 상면에 도금레지스트막(21)을 패턴형성한다. 이 경우 배선(11)형성영역에 대응하는 부분에 있어서의 도금레지스트막(21)에는 개구부(22)가 형성되어 있다. 다음으로 하지금속층(10)을 도금전류로로 하여 동의 전해도금을 실시함으로써 도금레지스트막(21)의 개구부(22)내의 하지금속층(10)의 상면에 배선(11)을 형성한다. 다음으로 도금레지스트막(21)을 박리한다.
다음으로 도 4에 나타내는 바와 같이, 배선(11)을 포함하는 하지금속층(10)의 상면에 도금레지스트막(23)을 패턴형성한다. 이 경우 기둥상 전극(12)형성영역에 대응하는 부분에 있어서의 도금레지스트막(23)에는 개구부(24)가 형성되어 있다. 다음으로 하지금속층(10)을 도금전류로로 하여 동의 전해도금을 실시함으로써 도금레지스트막(23)의 개구부(24)내의 배선(11)의 접속패드부 상면에 기둥상 전극(12)을 형성한다.
다음으로 도금레지스트막(23)을 박리하고, 이어서 기둥상 전극(12) 및 배선(11)을 마스크로 하여 하지금속층(10)의 불필요한 부분을 에칭해서 제거하면 도 5에 나타내는 바와 같이, 배선(11)하에만 하지금속층(10)이 잔존된다.
다음으로 도 6에 나타내는 바와 같이, 스크린인쇄법, 스핀코팅법, 다이코트법 등에 의해 기둥상 전극(12) 및 배선(11)을 포함하는 보호막(8)의 상면 전체에 에폭시계 수지나 폴리이미드계 수지 등의 열경화성 수지재료를, 그 두께가 기둥상 전극(12)의 높이보다도 두꺼워지도록 성막하고, 이것을 가열에 의해 경화하여 밀봉막(13)을 형성한다. 따라서 이 상태에서는 기둥상 전극(12)의 상면은 밀봉막(13)에 의하여 덮여져 있다.
다음으로 밀봉막(13) 및 기둥상 전극(12)의 상면측을 연마하고, 도 7에 나타내는 바와 같이, 기둥상 전극(12)의 상면을 노출시키고, 또한 이 노출된 기둥상 전극(12)의 상면을 포함하는 밀봉막(13)의 상면을 평탄화한다. 여기에서 기둥상 전극(12)의 상면측을 적절히 연마하는 것은 전해도금에 의해 형성되는 기둥상 전극(12)의 높이에 불균일이 있기 때문에 이 불균일을 해소하여 기둥상 전극(4)의 높이를 균일하게 하기 위함이다.
다음으로 도 8에 나타내는 바와 같이, 실리콘기판(4)의 하면 전체에 접착층(3)을 접착한다. 접착층(3)은 에폭시계 수지, 폴리이미드계 수지 등의 다이본드재로 이루어지는 것이며, 가열 및 가압에 의해 반경화한 상태에서 실리콘기판(4)에 고착한다. 다음으로 실리콘기판(4)에 고착된 접착층(3)을 다이싱테이프(도시하지 않음)에 부착하고, 도 9에 나타내는 다이싱공정을 거친 후에 다이싱테이프로부터 벗기면 도 1에 나타내는 바와 같이, 실리콘기판(4)의 하면에 접착층(3)을 갖는 반도체구성체(2)가 복수개 얻어진다.
이와 같이 하여 얻어진 반도체구성체(2)에서는 실리콘기판(4)의 하면에 접착층(3)을 갖기 때문에 다이싱공정 후에 각 반도체구성체(2)의 실리콘기판(4)의 하면에 각각 접착층을 설치한다는 매우 귀찮은 작업이 불필요하게 된다. 또한 다이싱공정 후에 다이싱테이프로부터 벗기는 작업은 다이싱공정 후에 각 반도체구성체(2)의 실리콘기판(4)의 하면에 각각 접착층을 설치하는 작업에 비하면 매우 간단하다.
다음으로 이와 같이 하여 얻어진 반도체구성체(2)를 이용해서 도 1에 나타내는 반도체패키지를 제조하는 경우의 한 예에 대하여 설명한다. 우선 도 10에 나타내는 바와 같이, 도 1에 나타내는 베이스판(1)을 복수장 채취할 수 있는 크기로, 한정하는 의미는 아니지만, 평면형상이 직사각형형상인 베이스판(1)을 준비한다. 다음으로 베이스판(1)의 상면의 소정의 복수장소에 각각 반도체구성체(2)의 실리콘기판(4)의 하면에 접착된 접착층(3)을 접착한다. 여기에서의 접착은 가열가압에 의해 접착층(3)을 본경화시킨다.
다음으로 도 11에 나타내는 바와 같이, 스크린인쇄법, 스핀코팅법, 다이코트법 등에 의해 반도체구성체(2)를 포함하는 베이스판(1)의 상면 전체에 에폭시계 수지나 폴리이미드수지 등의 열경화성 수지재료로 이루어지는 절연층(14)을 그 두께가 반도체구성체(2)의 높이보다도 두꺼워지도록 성막하고, 이것을 가열하여 경화한다. 따라서 이 상태에서는 반도체구성체(2)의 상면은 절연층(14)에 의하여 덮여져 있다.
다음으로 적어도 절연층(14)의 상면측을 적절히 연마함으로써 도 12에 나타내는 바와 같이 기둥상 전극(12)의 상면을 노출시키고, 또한 이 노출된 기둥상 전극(12)의 상면을 포함하는 밀봉막(13)의 상면(즉 반도체구성체(2)의 상면) 및 절연층(14)의 상면을 평탄화한다.
다음으로 도 13에 나타내는 바와 같이, 반도체구성체(2) 및 절연층(14)의 상면에 시트상의 절연재료(15a)를 재치한다. 이 경우 절연재료(15a)는 프리프레그재가 바람직하고, 이 프리프레그재는 예를 들면 유리 등의 무기재료로 이루어지는 섬유에 에폭시계 수지 등의 열경화성 수지재료를 함침시키고, 해당 열경화성 수지재료를 반경화상태로 한 것이다. 또한 절연재료(15a)는 평탄성을 얻기 위해 시트상인 것이 바람직한데, 반드시 프리프레그재에 한정되는 것은 아니고, 섬유가 포함되어 있지 않은 열경화성 수지만으로 이루어지는 것이어도 좋다.
다음으로 절연재료(15a)의 상면에, 하면에, 적어도 기둥상 전극(12)에 대응하는 위치에, 재두원추형상의 돌기전극(17)을 갖는 금속판(16a)을 위치맞춤하여 배치한다. 즉 돌기전극(17)의 선단부가 대응하는 기둥상 전극(12)의 상면중앙부상에 위치하도록 절연재료(15a)의 상면에 배치한다. 이 경우 도시는 하지 않지만, 금속판(16a)의 상면을 진공흡착기구부착 열압착판으로 흡착하고, 해당 열압착판을 X방향, Y방향 및 Z방향(필요에 따라서 θ방향)으로 이동하여 위치결정하면 좋다. 또한 돌기전극(17)을 갖는 금속판(16a)의 형성방법에 대해서는 후에 설명한다.
다음으로 진공흡착기구부착 열압착판에 의해 금속판(16a)을 가열 및 가압하면 재두원추형상의 돌기전극(17)이 절연재료(15a)내에 침입해 가고, 도 14에 나타내는 바와 같이 절연재료(15a)에 침투하며, 또한 금속판(16a)의 하면이 절연재료(15a)의 상면으로부터 다소 내면에 침투한 상태로 기둥상 전극(12)의 상면중앙부에 맞닿는다. 또 이 때 금속판(16a)을 통하여 절연재료(15a)를 가열하고, 해당 절연재료(15a) 속의 열경화성 수지재료를 본경화시킨다. 이와 같이 하면 금속판(16a)의 돌기전극(17)이 절연층(14)의 상면측으로부터 하면측까지 그 두께방향 전체에 침투하고, 또한 금속판(16a)의 하면이 절연재료(15a)의 상면에 밀착한 상태로 절연재료(15a)가 경화되어 있기 때문에 금속판(16a)과 절연재료(15a)의 밀착강도가 커지며, 이에 따라 금속판(16a)의 각 돌기전극(17)과 기둥상 전극(12)의 전기적 접속의 신뢰성이 향상한다.
다음으로 금속판(16a)을 포토리소그래피법에 의해 패터닝하면 도 15에 나타내는 바와 같이 절연층(15)의 상면에 상층배선(16)이 형성되고, 상기한 바와 같이, 이 상태에서는 상층배선(16)은 절연막(15)에 침투한 돌기전극(17)을 통하여 기둥상 전극(12)의 상면에 확실하게 전기적으로 접속되어 있다.
다음으로 도 16에 나타내는 바와 같이, 스크린인쇄법이나 스핀코팅법 등에 의해 상층배선(16)을 포함하는 절연막(15)의 상면 전체에 솔더레지스트로 이루어지는 상층절연막(18)을 형성한다. 이 경우 상층배선(16)의 접속패드부에 대응하는 부분에 있어서의 상층절연막(18)에는 개구부(19)가 형성되어 있다. 다음으로 개구부(19)내 및 그 위쪽에 땜납볼(20)을 상층배선(16)의 접속패드부에 접속시켜서 형성한다.
다음으로 도 17에 나타내는 바와 같이 서로 인접하는 반도체구성체(2)간에있어서, 상층절연막(18), 절연막(15), 절연층(14) 및 베이스판(1)을 절단하면 도 1에 나타내는 반도체패키지가 복수개 얻어진다.
이상과 같이 상기 제조방법에서는 금속판(16a)에 형성된 돌기전극(17)을 절연막(15)에 침투시켜서 반도체구성체(2)의 기둥상 전극(12)에 접속하고, 이 후 금속판(16a)을 패터닝하여 상층배선(16)을 형성하고 있기 때문에 절연막(15)에 층간접속용의 개구부를 형성할 필요가 없고, 또 전해도금은 아니기 때문에 하지금속층을 성막하거나, 그 불필요부분을 제거할 필요도 없으며, 따라서 공정수가 저감하여 생산성을 향상할 수 있다.
또 절연막(15)의 상면이 평탄한 것에 의해 이후의 공정에서 형성하는 상층배선(16)이나 땜납볼(20)의 상면의 높이위치를 균일하게 하여 본딩시의 신뢰성을 향상할 수 있다. 또 금속판을 패터닝하여 형성하는 상층배선(16)의 두께를 균일하게 할 수 있는 데다가 상층배선(16)에 단차가 발생하지 않도록 할 수 있다.
또한 베이스판(1)상에 복수의 반도체구성체(2)를 접착층(3)을 통하여 배치하고, 복수의 반도체구성체(2)에 대하여 절연층(14), 절연막(15), 상층배선(16), 상층절연막(18) 및 땜납볼(20)의 형성을 일괄하여 실시하고, 그 후에 분단하여 복수개의 반도체패키지를 얻고 있기 때문에 제조공정을 간략화할 수 있다. 또 도 12에 나타내는 제조공정 이후에서는 베이스판(1)과 함께 복수의 반도체구성체(2)를 반송할 수 있기 때문에 이에 의해서도 제조공정을 간략화할 수 있다.
다음으로 돌기전극(17)을 갖는 금속판(16a)의 형성방법에 대하여 설명한다. 이 경우 우선 도 18에 나타내는 바와 같이, 두께가 한결같은 금속판(16b)의 상면전체에 상면레지스트막(31)을 형성하는 동시에, 하면의 소정 장소(즉 돌기전극(17)형성영역)에 평면원형상의 하면레지스트막(32)을 형성한다. 다음으로 도 19에 나타내는 바와 같이, 하프웨트에칭을 실시하면 에칭이 등방적으로 진행함으로써 하면레지스트막(32)이 존재하지 않는 영역에 두께가 얇아진 금속판(16a)이 형성되고, 또한 이 두께가 얇아진 금속판(16a)의 하면에 있어서 하면레지스트막(42)이 존재하는 영역에 재두원추형상의 돌기전극(17)이 형성된다. 다음으로 양 레지스트막(41, 42)을 제거하면 도 20에 나타내는 바와 같이 돌기전극(17)을 갖는 금속판(16a)이 얻어진다.
다음으로 돌기전극(17)을 갖는 금속판(16a)의 치수의 한 예에 대하여 설명한다. 당초의 금속판(16b)의 두께를 100㎛ 정도로 하고, 돌기전극(17)의 높이를 80㎛ 정도로 하면 돌기전극(17)을 갖는 금속판(16a)의 두께는 20㎛ 정도로 된다. 또 돌기전극(17)의 근원의 직경을 50㎛ 정도로 하고, 머리부의 직경을 20㎛ 정도로 한다.
이와 같이 한 경우에는 도 13에 나타내는 절연재료(15a)로서, 유리섬유에 에폭시계 수지를 함침시킨, 예를 들면 그레이드FR-4의 프리프레그재를 이용하는 동시에, 그 두께를 돌기전극(17)의 높이에 대응하여 80㎛ 정도로 하면 가열온도 95∼115℃의 범위에 있어서, 이 절연재료(15a)에 돌기전극(17)을 양호하게 침투시킬 수 있다.
돌기전극(17)의 다른 형성방법으로서는, 금속판의 일면에 은페이스트 등으로 이루어지는 도전페이스트를 인쇄하고, 이것을 경화시켜서 돌기전극을 형성하도록해도 좋다. 어느 쪽의 방법에 의한 경우에 있어서도, 금속판의 두께(배선부분의 두께)는 10∼50㎛, 돌기전극(17)의 높이(금속판면으로부터 돌출하는 높이는 20∼150㎛ 정도가 바람직하다. 또 한정하는 의미는 아니지만, 돌기전극은 근원의 직경을 50∼400㎛, 머리부의 직경을 10∼200㎛ 정도(다만 근원의 직경보다도 작게 한다)로 하는 것이 바람직하다.
상기에 있어서, 절연재료(15a)의 두께는 돌기전극(17)의 높이와 동일하거나, 또는 그보다도 조금 작게 하면 좋다. 또 금속판(16a)은 동의 단층으로 이루어지는 것에 한정되지 않고, 예를 들면 니켈 등의 베이스판과 동 등의 돌기전극형성판으로 이루어지는 2층적층구조의 것이어도 좋다.
또 상기 실시형태에 있어서는, 땜납볼(20)을 반도체구성체(2)상 및 그 주위의 절연층(14)상의 전체면에 대응하여 매트릭스상으로 배열되도록 설치하고 있는데, 땜납볼(20)을 반도체구성체(2)의 주위의 절연층(14)상에 대응하는 영역상에만 설치하도록 해도 좋다. 그 경우 땜납볼(20)을 반도체구성체(2)의 전체주위는 아니고, 반도체구성체(2)의 4변 중 1∼3변의 옆쪽만에 설치해도 좋다. 또 이와 같은 경우에는 절연층(14)을 직사각형테두리상의 것으로 할 필요는 없고, 땜납볼(20)을 설치하는 변의 옆쪽만에 배치되도록 해도 좋다.
(변형예)
상기 실시형태에서는 예를 들면 도 1에 나타내는 바와 같이, 절연막(15)상에 상층배선(16) 및 상층절연막(18)을 각각 1층씩 형성한 경우에 대하여 설명했는데, 이에 한정되지 않고, 각각 2층씩 이상으로 해도 좋고, 예를 들면 도 21에 나타내는변형예와 같이 각각 2층씩으로 해도 좋다.
즉 반도체구성체(2) 및 절연층(14)의 상면에는 프리프레그재 등으로 이루어지는 제 1 상층절연막(41)이 설치되어 있다. 제 1 상층절연막(41)의 상면에는 제 1 상층배선(42)이 제 1 상층절연막(41)에 침투한 돌기전극(43)을 통하여 기둥상 전극(12)의 상면에 접속되어 설치되어 있다. 제 1 상층배선(42)을 포함하는 제 1 상층절연막(41)의 상면에는 프리프레그재 등으로 이루어지는 제 2 상층절연막(44)이 설치되어 있다. 제 2 상층절연막(44)의 상면에는 제 2 상층배선(45)이 제 2 상층절연막(44)에 침투한 돌기전극(46)을 통하여 제 1 상층배선(42)의 접속패드부 상면에 접속되어 설치되어 있다.
제 2 상층배선(45)을 포함하는 제 2 상층절연막(44)의 상면에는 솔더레지스트 등으로 이루어지는 제 3 상층절연막(47)이 설치되어 있다. 제 2 상층배선(45)의 접속패드부에 대응하는 부분에 있어서의 제 3 상층절연막(47)에는 개구부(48)가 설치되어 있다. 개구부(48)내 및 그 위쪽에는 땜납볼(49)이 제 2 상층배선(45)의 접속패드부에 접속되어 설치되어 있다.
(다른 변형예)
또 도 17에 나타내는 경우에는 서로 인접하는 반도체구성체(2)간에 있어서 절단했는데, 이에 한정되지 않고, 2개 또는 그 이상의 반도체구성체(2)를 1세트로 하여 절단하고, 예를 들면 도 22에 나타내는 다른 변형예와 같이 2개의 반도체구성체(2)를 1세트로 하여 절단하며, 멀티칩모듈형의 반도체패키지를 얻도록 해도 좋다. 이 경우 2개로 1세트의 반도체구성체(2)는 동종, 이종의 어느 쪽이어도 좋다.
(그 밖의 실시형태)
또한 상기 각 실시형태에 있어서, 반도체구성체(2)는 외부접속용 전극으로서 접속패드(5) 외에 배선(11), 기둥상 전극(12)을 갖는 것으로 했는데, 본 발명은 반도체구성체(2)의 외부접속용 전극으로서 접속패드(5)만을 갖는 것, 또는 접속패드(5) 및 접속패드부를 갖는 배선(11)을 갖는 것에 적용하는 것이 가능하다.
이상 설명한 바와 같이 본 발명에 따르면, 금속판으로 이루어지는 배선에 돌기전극을 설치하고, 이 돌기전극을 외부접속용 전극상에 형성된 절연막에 침투시킨 상태에서 외부접속용 전극에 접속하고 있기 때문에 돌기전극과 절연막의 밀착강도가 향상하고, 배선과 외부접속용의 전극의 전기적 접속의 신뢰성이 향상한다.

Claims (32)

  1. 반도체기판상에 설치된 복수의 외부접속용 전극을 갖는 적어도 1개의 반도체구성체와, 상기 반도체구성체를 덮는 절연막과, 돌기전극을 갖고, 상기 절연막상에 형성된 배선을 구비하여 이루어지며, 상기 배선의 돌기전극이 상기 외부접속용 전극에 대응하는 상기 절연막의 부분에 침투하여 상기 외부접속용 전극에 접속되어 있는 것을 특징으로 하는 반도체패키지.
  2. 제 1 항에 있어서,
    상기 반도체구성체를 복수개 구비하고 있는 것을 특징으로 하는 반도체패키지.
  3. 제 1 항에 있어서,
    상기 반도체구성체는 접속패드와, 해당 접속패드에 접속된 기둥상의 외부접속용 전극과, 해당 외부접속용 전극의 주위에 설치된 밀봉막을 포함하는 것을 특징으로 하는 반도체패키지.
  4. 제 3 항에 있어서,
    상기 반도체구성체는 상기 접속패드와 상기 외부접속용 전극을 접속하는 배선을 포함하는 것을 특징으로 하는 반도체패키지.
  5. 제 1 항에 있어서,
    상기 절연막은 시트인 것을 특징으로 하는 반도체패키지.
  6. 제 5 항에 있어서,
    상기 절연막의 상면은 평탄한 것을 특징으로 하는 반도체패키지.
  7. 제 1 항에 있어서,
    상기 돌기전극은 상기 배선에 일체적으로 형성된 돌기전극으로 이루어지는 것을 특징으로 하는 반도체패키지.
  8. 제 1 항에 있어서,
    상기 돌기전극은 상기 배선에 고착된 금속페이스트에 의하여 형성된 돌기전극으로 이루어지는 것을 특징으로 하는 반도체패키지.
  9. 제 1 항에 있어서,
    상기 돌기전극은 재두원추형상인 것을 특징으로 하는 반도체패키지.
  10. 제 1 항에 있어서,
    상기 배선은 접속패드부를 갖고, 상기 접속패드부를 제외한 부분을 덮는 상층절연막을 갖는 것을 특징으로 하는 반도체패키지.
  11. 제 1 항에 있어서,
    상기 절연막 및 상기 배선상에 1층 이상의 상층의 절연막과, 상기 각 상층의 절연막상에 형성되어 하층의 배선의 접속패드부에 접속된 상층의 배선을 갖는 것을 특징으로 하는 반도체패키지.
  12. 제 11 항에 있어서,
    상기 최상층의 배선의 접속패드부를 제외한 부분을 덮는 상층의 절연막을 갖는 것을 특징으로 하는 반도체패키지.
  13. 제 11 항에 있어서,
    상기 상층의 배선의 적어도 일부는 돌기전극을 갖고, 해당 돌기전극이 상기 하층의 절연막에 침투하여 상기 하층의 배선의 접속패드부에 접속되어 있는 것을 특징으로 하는 반도체패키지.
  14. 제 11 항에 있어서,
    상기 최상층의 배선의 접속패드부상에 땜납볼이 설치되어 있는 것을 특징으로 하는 반도체패키지.
  15. 제 1 항에 있어서,
    상기 반도체구성체의 둘레측면에 절연층이 설치되어 있는 것을 특징으로 하는 반도체패키지.
  16. 제 15 항에 있어서,
    상기 반도체구성체 및 상기 절연층의 하면에 베이스판이 설치되어 있는 것을 특징으로 하는 반도체패키지.
  17. 복수의 외부접속용 전극을 갖는 반도체구성체의 상면을 절연막으로 덮는 공정과,
    상기 절연막상에 상기 각 외부접속용 전극에 대응하는 돌기전극을 갖는 금속판을 배치하는 공정과,
    상기 금속판의 각 돌기전극을 상기 절연막에 침투시켜서 상기 각 외부접속용 전극에 접속하는 공정과,
    상기 금속판을 패터닝하여 배선을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  18. 제 17 항에 있어서,
    상기 반도체구성체는 접속패드와, 해당 접속패드에 접속된 기둥상의 외부접속용 전극과, 해당 외부접속용 전극의 주위에 설치된 밀봉막을 포함하는 것을 특징으로 하는 반도체패키지의 제조방법.
  19. 제 18 항에 있어서,
    상기 반도체구성체는 상기 접속패드와 상기 외부접속용 전극을 접속하는 배선을 포함하는 것을 특징으로 하는 반도체패키지의 제조방법.
  20. 제 17 항에 있어서,
    상기 절연막은 시트인 것을 특징으로 하는 반도체패키지의 제조방법.
  21. 제 20 항에 있어서,
    상기 절연막의 상면은 평탄한 것을 특징으로 하는 반도체패키지의 제조방법.
  22. 제 17 항에 있어서,
    상기 금속판의 돌기전극을 상기 절연막에 침투시키는 공정은 상기 절연막이 반경화의 상태로 실시하고, 이 후 가열에 의해 상기 절연막을 본경화시키는 동시에, 상기 금속판을 상기 절연막상에 밀착하는 것을 특징으로 하는 반도체패키지의 제조방법.
  23. 제 17 항에 있어서,
    상기 금속판의 하면을 하프에칭함으로써 상기 돌기전극을 상기 금속판하에일체적으로, 또한 재두원추형상으로 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
  24. 제 17 항에 있어서,
    상기 돌기전극을 상기 금속판하에 금속페이스트를 인쇄하여 재두원추형상으로 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
  25. 제 17 항에 있어서,
    상기 반도체구성체의 상면을 상기 절연막으로 덮는 공정 전에 베이스판상에 각각이 반도체기판상에 설치된 복수의 외부접속용 전극을 갖는 복수의 반도체구성체를 상호 이간시켜서 배치하는 공정과, 상기 각 반도체구성체의 둘레측면에 절연층을 형성하는 공정을 갖고, 이 후 상기 반도체구성체 및 상기 절연층의 상면을 상기 절연막으로 덮는 것을 특징으로 하는 반도체패키지의 제조방법.
  26. 제 25 항에 있어서,
    상기 금속판을 패터닝하여 상기 배선을 형성하는 공정 후 상기 반도체구성체간에 있어서의 상기 절연막 및 상기 절연층을 절단하여 적어도 상기 반도체구성체가 1개 포함되는 반도체패키지로 분리하는 것을 특징으로 하는 반도체패키지의 제조방법.
  27. 제 26 항에 있어서,
    상기 절단은 상기 반도체구성체가 복수개 포함되도록 절단하는 것을 특징으로 하는 반도체패키지의 제조방법.
  28. 제 26 항에 있어서,
    상기 절단공정에서 상기 절연막 및 상기 절연층을 절단하는 동시에, 상기 베이스판을 절단하고, 상기 반도체패키지로서 상기 베이스판을 구비한 것을 얻는 것을 특징으로 하는 반도체패키지의 제조방법.
  29. 제 17 항에 있어서,
    상기 금속판을 패터닝하여 배선을 형성하는 공정 후 상기 절연막 및 상기 배선상에 1층 이상의 상층의 절연막과, 상기 상층의 절연막상에 형성되어 하층의 배선의 접속패드부에 접속된 상층의 배선을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  30. 제 29 항에 있어서,
    상기 최상층의 배선의 접속패드부를 제외한 부분을 덮는 상층의 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  31. 제 29 항에 있어서,
    상기 상층의 배선의 적어도 일부는 돌기전극을 갖고, 해당 돌기전극을 상기 하층의 절연막에 침투시켜서 상기 하층의 배선의 접속패드부에 접속하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  32. 제 29 항에 있어서,
    상기 최상층의 배선의 접속패드부상에 땜납볼을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
KR1020040035778A 2003-05-21 2004-05-20 반도체패키지 및 그 제조방법 KR100663393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00142830 2003-05-21
JP2003142830A JP2004349361A (ja) 2003-05-21 2003-05-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20040101005A true KR20040101005A (ko) 2004-12-02
KR100663393B1 KR100663393B1 (ko) 2007-01-02

Family

ID=33530785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040035778A KR100663393B1 (ko) 2003-05-21 2004-05-20 반도체패키지 및 그 제조방법

Country Status (5)

Country Link
US (2) US7075181B2 (ko)
JP (1) JP2004349361A (ko)
KR (1) KR100663393B1 (ko)
CN (1) CN1298034C (ko)
TW (1) TWI248654B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4770195B2 (ja) * 2005-02-21 2011-09-14 カシオ計算機株式会社 半導体装置の製造方法
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
JP4956048B2 (ja) * 2006-05-19 2012-06-20 株式会社テラミクロス 半導体装置およびその製造方法
JP4611943B2 (ja) * 2006-07-13 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2009135420A (ja) * 2007-11-05 2009-06-18 Casio Comput Co Ltd 半導体装置およびその製造方法
US20090166844A1 (en) * 2007-12-26 2009-07-02 Xuejiao Hu Metal cover on flip-chip matrix-array (fcmx) substrate for low cost cpu assembly
JP2009158751A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US20090168391A1 (en) 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
US8309864B2 (en) 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
CA2715344C (en) * 2008-02-14 2014-08-19 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
JP4588091B2 (ja) * 2008-02-29 2010-11-24 三洋電機株式会社 半導体モジュールの製造方法
JP4806468B2 (ja) * 2008-02-29 2011-11-02 三洋電機株式会社 半導体モジュール
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
JP4753960B2 (ja) 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
KR101009200B1 (ko) 2008-06-27 2011-01-19 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP4596053B2 (ja) 2008-07-22 2010-12-08 カシオ計算機株式会社 半導体装置の製造方法および半導体構成体組立体
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
JP5002633B2 (ja) * 2009-09-30 2012-08-15 三洋電機株式会社 半導体モジュールおよび携帯機器
JP2011108733A (ja) 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
JP5496692B2 (ja) 2010-01-22 2014-05-21 三洋電機株式会社 半導体モジュールの製造方法
US8969176B2 (en) * 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
CN102931097B (zh) * 2012-11-08 2016-11-23 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN102945836B (zh) * 2012-11-08 2016-03-16 南通富士通微电子股份有限公司 半导体封装结构
US8785299B2 (en) * 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US9941244B2 (en) 2013-12-09 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Protective layer for contact pads in fan-out interconnect structure and method of forming same
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
US20170012010A1 (en) * 2015-07-09 2017-01-12 Inpaq Technology Co., Ltd. Semiconductor package structure and method of the same
US10665522B2 (en) * 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
JP2022014750A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP3527589B2 (ja) * 1996-07-01 2004-05-17 新光電気工業株式会社 半導体装置用パッケージ及びその製造方法
JP3424164B2 (ja) 1998-12-24 2003-07-07 カシオ計算機株式会社 半導体装置の製造方法
US6184062B1 (en) * 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP4869488B2 (ja) 2000-12-15 2012-02-08 イビデン株式会社 多層プリント配線板の製造方法
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
KR100593049B1 (ko) * 2002-08-09 2006-06-28 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法

Also Published As

Publication number Publication date
US7075181B2 (en) 2006-07-11
JP2004349361A (ja) 2004-12-09
US20050019982A1 (en) 2005-01-27
US20060141669A1 (en) 2006-06-29
CN1574263A (zh) 2005-02-02
US7553698B2 (en) 2009-06-30
KR100663393B1 (ko) 2007-01-02
TWI248654B (en) 2006-02-01
TW200509269A (en) 2005-03-01
CN1298034C (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
KR100663393B1 (ko) 반도체패키지 및 그 제조방법
KR100695321B1 (ko) 반도체장치 및 그 제조방법
KR100595891B1 (ko) 반도체장치
US6603191B2 (en) Semiconductor device and method of manufacturing the same
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
US8063490B2 (en) Semiconductor device including semiconductor constituent
US7183639B2 (en) Semiconductor device and method of manufacturing the same
US20010020739A1 (en) Flip chip type semiconductor device and method for manufacturing the same
JP4379102B2 (ja) 半導体装置の製造方法
KR20050028791A (ko) 반도체장치
JP2006173232A (ja) 半導体装置およびその製造方法
JP2009182201A (ja) 半導体装置およびその製造方法
US20090065926A1 (en) Semiconductor device and manufacturing method thereof
KR20090029660A (ko) 반도체 장치의 제조 방법
KR100557516B1 (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
US20090124048A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20040106288A1 (en) Method for manufacturing circuit devices
KR100639737B1 (ko) 회로 장치의 제조 방법
US20100112786A1 (en) Method of manufacturing semiconductor device
JP4577316B2 (ja) 半導体装置の製造方法
JP4513302B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP4461801B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP2005116714A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee