KR20050028791A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20050028791A
KR20050028791A KR1020040074047A KR20040074047A KR20050028791A KR 20050028791 A KR20050028791 A KR 20050028791A KR 1020040074047 A KR1020040074047 A KR 1020040074047A KR 20040074047 A KR20040074047 A KR 20040074047A KR 20050028791 A KR20050028791 A KR 20050028791A
Authority
KR
South Korea
Prior art keywords
layer
heat dissipation
wiring
semiconductor structure
base plate
Prior art date
Application number
KR1020040074047A
Other languages
English (en)
Other versions
KR100637307B1 (ko
Inventor
와키사카신지
조벳토히로야스
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20050028791A publication Critical patent/KR20050028791A/ko
Application granted granted Critical
Publication of KR100637307B1 publication Critical patent/KR100637307B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전체 표면을 절연재로 덮여진 반도체장치에 있어서, 방열성을 좋게 하는 것이고, 실리콘기판(4), 기둥상전극(14) 및 방열용 기둥상전극(15)을 갖는 반도체구성체(2)의 하면, 측면 및 상면은 수지 등으로 이루어지는 베이스판(1), 절연층(17) 및 제 1, 제 2 상층절연막(17, 18)에 의해 덮여져 있으며, 반도체구성체(2)의 방열용 기둥상전극(15, 방열용 재배선(13) 및 방열용 밑바탕금속층(12)을 포함한다)에 접속된 방열층(23, 방열용 밑바탕금속층(22)을 포함한다)은 제 2 상층절연막(25)의 개구부(28)를 통하여 외부로 노출되어 있고, 이에 따라 방열성을 좋게 할 수 있다.

Description

반도체장치{SEMICONDUCTOR DEVICE HAVING HEAT DISSIPATION LAYER}
본 발명은 반도체장치에 관한 것이다.
종래 웨이퍼상태로 외부접속용의 범프전극을 형성하고, 그 주위에 밀봉재를 형성한 후, 웨이퍼를 다이싱해서 개개의 반도체장치를 이루는 웨이퍼레벨패키지(WLP)라고 일컬어지는 반도체장치가 알려져 있다. 이와 같은 반도체장치에는 상면에 복수의 접속패드를 갖는 반도체기판의 하면에 제 1 보호막이 설치되고, 반도체기판의 상면 및 측면에 반도체기판의 접속패드에 대응하는 부분에 개구부를 갖는 제 2 보호막이 설치되며, 제 2 보호막의 상면에 배선이 반도체기판의 접속패드에 접속되어 설치되고, 배선의 접속패드부 상면에 기둥상전극이 설치되며, 기둥상전극의 주위에 있어서 배선을 포함하는 제 2 보호막의 상면에 제 3 보호막이 설치된 것이 있다(예를 들면 특허문헌 1 참조).
[특허문헌 1]
일본국 특허공개공보 2001-326299호
상기 종래의 반도체장치에서는 반도체기판의 하면, 측면 및 상면 즉 전체 표면이 제 1∼제 3 보호막으로 덮여져 있기 때문에 진애나 습기 및 기계적 파손에 대한 보호효과가 증가하는데, 그 반면, 반도체기판에 설치된 집적회로로부터 발하여지는 열이 제 1∼제 3 보호막내에 가득차 방열성이 나쁘다고 하는 문제가 있었다.
그래서 본 발명은 방열성을 좋게 할 수 있는 반도체장치를 제공하는 것을 목적으로 한다.
본 발명에 따르면, 베이스판(1)과, 상기 베이스판(1)상에 설치되고, 또한 반도체기판(4) 및 해당 반도체기판(4)상에 설치된 복수의 외부접속용 전극(14)을 갖는 반도체구성체(2)와, 상기 반도체구성체(2)상 및 그 주위에 있어서의 상기 베이스판(1)상에 설치된 절연층(17)과, 상기 절연층(17)상에 상기 반도체구성체(2)의 외부접속용 전극(14)에 접속되어 설치되며, 또한 접속패드부를 갖는 적어도 1층의 상층배선(20, 70)과, 상층배선(20, 70)의 접속패드부를 제외하는 부분을 덮는 상층절연막(18)과, 적어도 상기 상층절연막(18, 61, 68)의 상면 및 베이스판(1)의 하면의 한쪽에 형성되고, 또한 상기 반도체구성체(2)에 접속된 방열층(23, 52, 66, 73)을 구비한 반도체장치가 제공된다.
또 본 발명에 따르면, 복수의 접속패드(5)를 갖는 반도체기판(4)과, 상기 반도체기판(4)상에 형성되어 상기 각 접속패드(5)를 노출하는 개구부(9)를 갖는 보호막(8)과, 상기 보호막(8)상에 형성되어 상기 접속패드(7)에 전기적으로 접속된 기둥상전극(14)과, 상기 보호막(8)상에 형성된 방열용 기둥상전극(15)과, 상기 기둥상전극(14) 및 상기 방열용 기둥상전극(15) 사이에 설치된 밀봉막(16)과, 상기 방열용 기둥상전극(15)에 접속되어 상기 방열용 기둥상전극(15) 사이를 덮어서 형성된 방열층(23)을 구비한 반도체장치가 제공된다.
[실시형태 1]
도 1은 이 발명의 실시형태 1로서의 반도체장치의 단면도를 나타낸다. 이 반도체장치는 평면 직사각형 형상의 베이스판(1)을 구비하고 있다. 베이스판(1)은 유리섬유, 아라미드섬유, 액정섬유 등에 에폭시계 수지, 폴리이미드계 수지, BT(비스말레이미드·트리아진)수지, PPE(폴리페닐렌 에테르) 등을 함침시킨 것, 또는 실리콘, 유리, 세라믹스, 수지단체(單體) 등의 절연재료로 이루어져 있다.
베이스판(1)의 상면 중앙부에는 베이스판(1)의 사이즈보다 어느 정도 작은 사이즈의 평면 직사각형 형상의 반도체구성체(2)의 하면이 다이본드재로 이루어지는 접착층(3)을 통하여 접착되어 있다. 이 경우 반도체구성체(2)는 후술하는 배선, 기둥상전극, 밀봉막을 갖고 있고, 일반적으로는 CSP(chip size package)로 불리는 것이며, 특히 후술과 같이 실리콘웨이퍼상에 배선, 기둥상전극, 밀봉막을 형성한 후, 다이싱에 의해 개개의 반도체구성체(2)를 얻는 방법을 채용하고 있기 때문에 특히 웨이퍼레벨CSP(W-CSP)라고도 말하고 있다. 이하에 반도체구성체(2)의 구성에 대해서 설명한다.
반도체구성체(2)는 실리콘기판(반도체기판, 4)을 구비하고 있다. 실리콘기판(4)은 접착층(3)을 통하여 베이스판(1)에 접착되어 있다. 실리콘기판(4)의 상면 중앙부에는 소정 기능의 집적회로(도시하지 않음)가 설치되고, 상면 주변부에는 알루미늄계 금속 등으로 이루어지는 복수의 접속패드(5)가 집적회로에 접속되어 설치되어 있다. 접속패드(5)의 중앙부를 제외하는 실리콘기판(4)의 상면에는 산화실리콘 등으로 이루어지는 절연막(6)이 설치되고, 접속패드(5)의 중앙부는 절연막(6)에 설치된 개구부(7)를 통하여 노출되어 있다.
절연막(6)의 상면에는 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 보호막(절연막, 8)이 설치되어 있다. 이 경우 절연막(6)의 개구부(7)에 대응하는 부분에 있어서의 보호막(8)에는 개구부(9)가 설치되어 있다. 양 개구부(7, 9)를 통하여 노출된 접속패드(5)의 상면으로부터 보호막(8)의 상면의 소정의 장소에 걸쳐서 구리 등으로 이루어지는 밑바탕금속층(10)이 설치되어 있다. 밑바탕금속층(10)의 상면 전체에는 구리로 이루어지는 배선(11)이 설치되어 있다.
보호막(8)의 상면 중앙부의 소정의 장소에는 구리 등으로 이루어지는 방열용 밑바탕금속층(12)이 설치되어 있다. 방열용 밑바탕금속층(12)의 상면 전체에는 구리로 이루어지는 방열용 배선(13)이 설치되어 있다. 방열용 밑바탕금속층(12) 및 방열용 배선(13)은 어디에도 접속되어 있지 않은데, 그들끼리 접속하도록 해도 좋다.
배선(11)의 접속패드부 상면에는 높이 50㎛∼200㎛의 구리로 이루어지는 기둥상전극(외부접속용 전극, 14)이 설치되어 있다. 방열용 배선(13)의 접속패드부 상면에 방열용 기둥상전극(15)이 설치되어 있다. 배선(11) 및 방열용 배선(13)을 포함하는 보호막(8)의 상면에는 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 밀봉막(절연막, 16)이 그 상면이 기둥상전극(14)의 상면과 면일치가 되도록 설치되어 있다. 기둥상전극(14)과 방열용 기둥상전극(15)에 대해서 설명한다. 기둥상전극(14)은 배선(11)을 통하여 실리콘기판(4)의 주면(主面)상에 형성된 집적회로를 구성하는 각 소자나 배선(도시하지 않음)에 접속된 접속패드(5)에 접속되고, 이것을 외부회로에 접속하기 위한 회로접속용 전극이다. 이것에 대해 방열용 기둥상전극(15)은 실리콘기판(4)의 주면상에 형성된 집적회로(도시하지 않음)를 구동할 때에 해당 집적회로로부터 발생하는 열을 외부로 방출하기 위한 방열용 전극이다. 방열용 기둥상전극(15)은 실리콘기판(4)으로부터 발생하는 열을 충분히 방출할 수 있도록 그 개수가 설정된다. 방열용 기둥상전극(15)은 기둥상전극(14)과 동일한 재료 및 동일한 공정으로 형성하면 효율적이다. 또 그 높이를 기둥상전극(14)과 동일하게 하기 위해 배선(11)과 동일한 재료 및 동일한 공정으로 형성되는 방열용 배선(13)상에 형성되는 것이 바람직하다. 방열용 배선(13)은 도 1에 있어서는 방열용 기둥상전극(15)과 동일한 폭으로 되고, 서로 분리된 것으로서 도시되어 있는데, 발생되는 열을 충분히 흡수할 수 있는 면적으로 하는 것이 바람직하며, 방열용 기둥상전극(15)보다도 큰 폭으로 하거나, 서로 연속하는 일체의 것으로 하여 형성해도 좋다.
이와 같이 W-CSP로 불리는 반도체구성체(2)는 실리콘기판(4), 접속패드(5), 절연막(6)을 포함하고, 또한 보호막(8), 배선(11), 방열용 배선(13), 기둥상전극(14), 방열용 기둥상전극(15), 밀봉막(16)을 포함하여 구성되어 있다.
반도체구성체(2)의 주위에 있어서의 베이스판(1)의 상면에는 직사각형 틀상의 절연층(17)이 그 상면이 반도체구성체(2)의 상면과 거의 면일치가 되도록 설치되어 있다. 절연층(17)은 통상, 프리프레그재라고 일컬어지는 것으로, 예를 들면 유리섬유나 아라미드섬유에 에폭시계 수지나 BT수지 등의 열경화성수지를 함침시킨 것이다.
반도체구성체(2) 및 절연층(17)의 상면에는 상층절연막(18)이 그 상면을 평탄하게 되어 설치되어 있다. 상층절연막(18)은 빌드업기판에 이용되는 통상 빌드업재라고 일컬어지는 것으로, 예를 들면 에폭시계 수지나 BT수지 등의 열경화성수지중에 섬유나 필러 등의 보강재를 함유시킨 것이다. 이 경우 섬유는 유리섬유나 아라미드섬유 등이다. 필러는 실리카필러나 세라믹스계 필러 등이다.
상층절연막(18)의 상면의 중앙부를 제외하는 영역의 소정의 장소에는 구리 등으로 이루어지는 상층밑바탕금속층(19)이 설치되어 있다. 상층밑바탕금속층(19)의 상면 전체에는 구리로 이루어지는 상층배선(20)이 설치되어 있다. 상층배선(20)을 포함하는 상층밑바탕금속층(19)은 기둥상전극(14)의 상면 중앙부에 대응하는 부분에 있어서의 상층절연막(18)에 설치된 개구부(21)를 통하여 기둥상전극(14)의 상면에 접속되어 있다.
상층절연막(18)의 상면 중앙부에는 구리 등으로 이루어지는 방열용 밑바탕금속층(22)이 섬형상으로 설치되어 있다. 방열용 밑바탕금속층(22)은 상층밑바탕금속층(19)과 동일한 재료에 의해 동일한 두께로 형성되어 있다. 방열용 밑바탕금속층(22)의 상면 전체에는 구리로 이루어지는 방열층(23)이 설치되어 있다. 방열층(23)을 포함하는 방열용 밑바탕금속층(22)은 방열용 기둥상전극(15)의 상면 중앙부에 대응하는 부분에 있어서의 상층절연막(18)에 설치된 개구부(24)를 통하여 방열용 기둥상전극(15)의 상면에 접속되어 있다. 상층배선(20) 및 방열층(23)은 동일한 재료에 의해 동일한 두께로 형성되어 있다.
상층배선(20) 및 방열층(23)을 포함하는 상층절연막(18)의 상면에는 솔더레지스트 등으로 이루어지는 오버코트막(25)이 설치되어 있다. 상층배선(20)의 접속패드부에 대응하는 부분에 있어서의 오버코트막(25)에는 개구부(26)가 설치되어 있다. 개구부(26)내 및 그 위쪽에는 땜납볼(27)이 상층배선(20)의 접속패드부에 접속되어 설치되어 있다. 복수의 땜납볼(27)은 오버코트막(25)의 상면의 중앙부를 제외하는 영역에 매트릭스상으로 배치되어 있다. 방열층(23)의 중앙부에 대응하는 부분에 있어서의 오버코트막(25)에는 개구부(28)가 설치되어 있다. 따라서 방열층(23)의 중앙부는 이 개구부(28)를 통하여 외부로 노출되어 있다.
이상과 같이 이 반도체장치에서는 실리콘기판(1)을 갖는 반도체구성체(2)의 하면, 측면 및 상면이 베이스판(1), 절연층(17) 및 제 1, 오버코트막(18, 25)으로 덮여져 있어도 반도체구성체(2)의 방열용 기둥상전극(15, 방열용 배선(13) 및 방열용 밑바탕금속층(12)을 포함한다)에 접속된 방열층(23, 방열용 밑바탕금속층(22)을 포함한다)을 오버코트막(25)의 개구부(28)를 통하여 외부로 노출시키고 있으므로 방열성을 좋게 할 수 있다.
그런데 베이스판(1)의 사이즈를 반도체구성체(2)의 사이즈보다도 어느 정도 크게 하고 있는 것은 실리콘기판(4)상의 접속패드(5)의 수의 증가에 따라서 땜납볼(27)의 배치영역을 반도체구성체(2)의 사이즈보다도 어느 정도 크게 하고, 이에 따라 상층배선(20)의 접속패드부(오버코트막(25)의 개구부(26)내의 부분)의 사이즈 및 피치를 기둥상전극(14)의 사이즈 및 피치보다도 크게 하기 위함이다.
이로 인해 매트릭스상으로 배치된 상층배선(20)의 접속패드부는 반도체구성체(2)에 대응하는 영역뿐만 아니라 반도체구성체(2)의 측면의 외측에 설치된 절연층(17)에 대응하는 영역상에도 배치되어 있다. 즉 매트릭스상으로 배치된 땜납볼(27) 중, 적어도 가장 바깥둘레의 땜납볼(27)은 반도체구성체(2)보다도 외측에 위치하는 주위에 배치되어 있다.
다음으로 이 반도체장치의 제조방법의 한 예에 대해서 설명하는데, 우선 반도체구성체(2)의 제조방법의 한 예에 대해서 설명한다. 이 경우 우선 도 2에 나타내는 바와 같이 웨이퍼상태의 실리콘기판(4)상에 알루미늄계 금속 등으로 이루어지는 접속패드(5), 산화실리콘 등으로 이루어지는 절연막(6) 및 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 보호막(8)이 설치되고, 접속패드(5)의 중앙부가 절연막(6) 및 보호막(8)에 형성된 개구부(7, 9)를 통하여 노출된 것을 준비한다. 상기에 있어서, 웨이퍼상태의 실리콘기판(4)에는 각 반도체구성체가 형성되는 영역에 소정 기능의 집적회로가 형성되고, 접속패드(5)는 각각 대응하는 영역에 형성된 집적회로에 전기적으로 접속되어 있는 것이다.
다음으로 도 3에 나타내는 바와 같이 양 개구부(7, 9)를 통하여 노출된 접속패드(5)의 상면을 포함하는 보호막(8)의 상면 전체에 밑바탕금속층(31)을 형성한다. 이 경우 밑바탕금속층(31)은 무전해도금에 의해 형성된 구리층만이라도 좋고, 또 스퍼터에 의해 형성된 구리층만이라도 좋으며, 또한 스퍼터에 의해 형성된 티탄 등의 박막층상에 스퍼터에 의해 구리층을 형성한 것이라도 좋다. 이것은 후술하는 상층밑바탕금속층(45)의 경우도 마찬가지이다.
다음으로 밑바탕금속층(31)의 상면에 도금레지스트막(32)을 패턴 형성한다. 이 경우 배선(11) 형성영역 및 방열용 배선(13) 형성영역에 대응하는 부분에 있어서의 도금레지스트막(32)에는 개구부(33, 34)가 형성되어 있다. 다음으로 밑바탕금속층(31)을 도금전류로로서 구리의 전해도금을 실행함으로써 도금레지스트막(32)의 개구부(33, 34)내의 밑바탕금속층(31)의 상면에 배선(11) 및 방열용 배선(13)을 형성한다. 다음으로 도금레지스트막(32)을 박리한다.
다음으로 도 4에 나타내는 바와 같이 배선(11) 및 방열용 배선(13)을 포함하는 밑바탕금속층(31)의 상면에 도금레지스트막(35)을 패턴 형성한다. 이 경우 기둥상전극(14) 형성영역 및 방열용 기둥상전극(15) 형성영역에 대응하는 부분에 있어서의 도금레지스트막(35)에는 개구부(36, 37)가 형성되어 있다. 다음으로 밑바탕금속층(31)을 도금전류로로서 구리의 전해도금을 실행함으로써 도금레지스트막(35)의 개구부(36, 37)내의 배선(11) 및 방열용 배선(13)의 접속패드부 상면에 기둥상전극(14) 및 방열용 기둥상전극(15)을 형성한다.
다음으로 도금레지스트막(35)을 박리하고, 이어서 기둥상전극(14), 방열용 기둥상전극(15), 배선(11) 및 방열용 배선(13)을 마스크로서 밑바탕금속층(31)의 불필요한 부분을 에칭해서 제거하면, 도 5에 나타내는 바와 같이 배선(11)아래 및 방열용 배선(13)아래에만 밑바탕금속층(10) 및 방열용 밑바탕금속층(12)이 잔존된다.
다음으로 도 6에 나타내는 바와 같이 스크린인쇄법, 스핀코팅법, 다이코트법 등에 의해 기둥상전극(14), 방열용 기둥상전극(15), 배선(11) 및 방열용 배선(13)을 포함하는 보호막(8)의 상면 전체에 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 밀봉막(16)을 그 두께가 기둥상전극(14) 및 방열용 기둥상전극(15)의 높이보다도 두꺼워지도록 형성한다. 따라서 이 상태에서는 기둥상전극(14) 및 방열용 기둥상전극(15)의 상면은 밀봉막(16)에 의해 덮여져 있다.
다음으로 밀봉막(16), 기둥상전극(14) 및 방열용 기둥상전극(15)의 상면측을 적당히 연마하고, 도 7에 나타내는 바와 같이 기둥상전극(14) 및 방열용 기둥상전극(15)의 상면을 노출시키며, 또한 이 노출된 기둥상전극(14) 및 방열용 기둥상전극(15)의 상면을 포함하는 밀봉막(16)의 상면을 평탄화한다. 여기에서 기둥상전극(14) 및 방열용 기둥상전극(15)의 상면측을 적당히 연마하는 것은 전해도금에 의해 형성되는 기둥상전극(14) 및 방열용 기둥상전극(15)의 높이에 불균형이 있기 때문에 이 불균형을 해소하여 기둥상전극(14) 및 방열용 기둥상전극(15)의 높이를 균일하게 하기 위함이다.
다음으로 도 8에 나타내는 바와 같이 실리콘기판(4)의 하면 전체에 접착층(3)을 접착한다. 접착층(3)은 에폭시계 수지, 폴리이미드계 수지 등의 다이본드재로 이루어지는 것이고, 가열가압에 의해 반경화한 상태로 실리콘기판(4)에 고착한다. 다음으로 실리콘기판(4)에 고착된 접착층(3)을 다이싱테이프(도시하지 않음)에 붙이고, 도 9에 나타내는 다이싱공정을 거친 후에 다이싱테이프로부터 벗기면 도 1에 나타내는 바와 같이 실리콘기판(4)의 하면에 접착층(3)을 갖는 반도체구성체(2)가 복수개 얻어진다.
이와 같이 해서 얻어진 반도체구성체(2)에서는 실리콘기판(4)의 하면에 접착층(3)을 갖기 때문에 다이싱공정 후에 각 반도체구성체(2)의 실리콘기판(4)의 하면에 각각 접착층을 설치한다고 한 매우 귀찮은 작업이 불필요하게 된다. 또한 다이싱공정 후에 다이싱테이프로부터 벗기는 작업은 다이싱공정 후에 각 반도체구성체(2)의 실리콘기판(4)의 하면에 각각 접착층을 설치하는 작업에 비하면 매우 간단하다.
다음으로 이와 같이 해서 얻어진 반도체구성체(2)를 이용하여 도 1에 나타내는 반도체장치를 제조하는 경우의 한 예에 대해서 설명한다. 우선 도 10에 나타내는 바와 같이 도 1에 나타내는 베이스판(1)을 복수장 채취할 수 있는 크기이고, 한정하는 의미는 아닌데, 평면형상이 직사각형 형상의 베이스판(1)을 준비한다. 다음으로 베이스판(1)의 상면의 소정의 복수 장소에 각각 반도체구성체(2)의 실리콘기판(4)의 하면에 접착된 접착층(3)을 접착한다. 여기에서의 접착은 가열가압에 의해 접착층(3)을 본경화시킨다.
다음으로 반도체구성체(2) 사이 및 가장 바깥둘레에 배치된 반도체구성체(2)의 외측에 있어서의 베이스판(1)의 상면에, 예를 들면 격자상이고 시트상의 제 1 절연재료(17a)를 위치 결정하여 배치하고, 추가로 그 상면에 시트상의 제 2 절연재료(18a)를 배치한다. 또한 제 1 절연재료(17a)를 배치한 후에 반도체구성체(2)를 배치하도록 해도 좋다.
격자상의 제 1 절연재료(17a)는 유리섬유에 에폭시계 수지 등의 열경화성수지를 함침시키고, 열경화성수지를 반경화상태로 해서 시트상을 이룬 프리프레그재에 다이커팅가공이나 에칭 등에 의해 복수의 직사각형 형상의 관통구멍(41)을 형성함으로써 얻어진다. 이 경우 제 1 절연재료(17a)는 평탄성을 얻기 위해 시트상인 것이 바람직한데, 반드시 프리프레그재에 한정되는 것은 아니고, 열경화성수지나 열경화성수지중에 유리섬유나 실리카필러 등의 보강재를 분산시킨 것이라도 좋다.
시트상의 제 2 절연재료(18a)는 한정하는 의미는 아닌데, 빌드업재가 바람직하고, 이 빌드업재로서는 에폭시계 수지나 BT수지 등의 열경화성수지중에 실리카필러를 혼입시켜 열경화성수지를 반경화상태로 한 것이 있다. 그러나 제 2 절연재료(18a)로서 상기의 프리프레그재, 또는 필러가 혼입되지 않은 열경화성수지만으로 이루어지는 재료를 이용하도록 해도 좋다.
여기에서 제 1 절연재료(17a)의 관통구멍(41)의 사이즈는 반도체구성체(2)의 사이즈보다도 약간 크게 되어 있다. 이로 인해 제 1 절연재료(17a)와 반도체구성체(2)의 사이에는 틈(42)이 형성되어 있다. 이 틈(42)의 간격은 한 예로서 0. 2㎜정도이다. 또 제 1 절연재료(17a)의 두께는 반도체구성체(2)의 두께보다도 두껍고, 후술과 같이 가열가압되었을 때에 틈(42)을 충분히 메울 수 있는 정도의 두께로 되어 있다.
다음으로 도 11에 나타내는 한쌍의 가열가압판(43, 44)을 이용해서 제 1 및 제 2 절연재료(17a, 18a)를 가열가압한다. 그러면 제 1 절연재료(17a)중의 용융된 열경화성수지가 밀어내져 도 10에 나타내는 제 1 절연재료(17a)와 반도체구성체(2)의 사이의 틈(42)에 충전되고, 그 후의 냉각에 의해 각 반도체구성체(2) 및 각 반도체구성체(2) 사이의 베이스판(1)에 고착한 상태로 고체화한다. 이렇게 해서 도 11에 나타내는 바와 같이 반도체구성체(2) 사이 및 가장 바깥둘레에 배치된 반도체구성체(2)의 외측에 있어서의 베이스판(1)의 상면에 절연층(17)이 형성되고, 반도체구성체(2) 및 절연층(17)의 상면에 상층절연막(18)이 형성된다.
이 경우 상층절연막(18)의 상면은 상측의 가열가압판(43)의 하면에 의해서 눌려 붙여지기 때문에 평탄면으로 된다. 따라서 상층절연막(18)의 상면을 평탄화하기 위한 연마공정은 불필요하다. 이로 인해 베이스판(1)의 사이즈가 예를 들면 500×500㎜정도로 비교적 커도 그 위에 배치된 복수의 반도체구성체(2)에 대해서 상층절연막(18)의 상면의 평탄화를 일괄해서 간단하게 실행할 수 있다.
다음으로 도 12에 나타내는 바와 같이 레이저빔을 조사하는 레이저가공에 의해 기둥상전극(14) 및 방열용 기둥상전극(15)의 상면 중앙부에 대응하는 부분에 있어서의 상층절연막(18)에 개구부(21, 24)를 형성한다. 다음으로 필요에 따라서 개구부(21, 24)내 등에 발생한 에폭시 스미어 등을 디스미어처리에 의해 제거한다.
다음으로 도 13에 나타내는 바와 같이 개구부(21, 24)를 통하여 노출된 기둥상전극(14) 및 방열용 기둥상전극(15)의 상면을 포함하는 상층절연막(18)의 상면 전체에 상층밑바탕금속층(45)을 형성한다. 다음으로 상층밑바탕금속층(45)의 상면에 도금레지스트막(46)을 패턴 형성한다. 이 경우 상층배선(20) 형성영역 및 방열층(23) 형성영역에 대응하는 부분에 있어서의 도금레지스트막(46)에는 개구부(47, 48)가 형성되어 있다.
다음으로 상층밑바탕금속층(45)을 도금전류로로서 구리의 전해도금을 실행함으로써 도금레지스트막(46)의 개구부(47, 48)내의 상층밑바탕금속층(45)의 상면에 상층배선(20) 및 방열층(23)을 형성한다. 다음으로 도금레지스트막(46)을 박리하고, 이어서 상층배선(20) 및 방열층(23)을 마스크로서 상층밑바탕금속층(45)의 불필요한 부분을 에칭해서 제거하면, 도 14에 나타내는 바와 같이 상층배선(20) 및 방열층(23)아래에만 상층밑바탕금속층(19) 및 방열용 밑바탕금속층(22)이 잔존된다.
다음으로 도 15에 나타내는 바와 같이 스크린인쇄법이나 스핀코팅법 등에 의해 상층배선(20) 및 방열층(23)을 포함하는 상층절연막(18)의 상면에 솔더레지스트 등으로 이루어지는 오버코트막(25)을 형성한다. 이 경우 상층배선(20)의 접속패드부에 대응하는 부분에 있어서의 오버코트막(25)에는 개구부(26)가 형성되어 있다. 또 방열층(23)의 중앙부에 대응하는 부분에 있어서의 제 2 하층절연막(25)에는 개구부(28)가 형성되어 있다.
다음으로 개구부(26)내 및 그 위쪽에 땜납볼(27)을 상층배선(20)의 접속패드부에 접속시켜서 형성한다. 다음으로 서로 인접하는 반도체구성체(2) 사이에 있어서, 오버코트막(25), 상층절연막(18), 절연층(17) 및 베이스판(1)을 절단하면, 도 1에 나타내는 반도체장치가 복수개 얻어진다.
이상과 같이 상기 제조방법에서는 베이스판(1)상에 복수의 반도체구성체(2)를 접착층(3)을 통하여 배치하고, 복수의 반도체구성체(2)에 대해서 특히 상층배선(20), 방열층(23) 및 땜납볼(27)의 형성을 일괄해서 실행하며, 그 후에 분단하여 복수개의 반도체장치를 얻고 있으므로 제조공정을 간략화할 수 있다. 또 도 11에 나타내는 제조공정 이후에서는 베이스판(1)과 함께 복수의 반도체구성체(2)를 반송할 수 있으므로 이것에 의해도 제조공정을 간략화할 수 있다.
[실시형태 2]
도 16은 이 발명의 실시형태 2로서의 반도체장치의 단면도를 나타낸다. 이 반도체장치에 있어서, 도 1에 나타내는 경우와 다른 점은 방열용 밑바탕금속층(12), 방열용 배선(13), 방열용 기둥상전극(15), 방열용 밑바탕금속층(22), 방열층(23) 및 개구부(28)를 구비하고 있지 않고, 그 대신에 베이스판(1)의 하면 중앙부에 방열용 밑바탕금속층(51) 및 방열층(52)이 설치되고, 방열층(52)을 포함하는 방열용 밑바탕금속층(51)이 베이스판(1)과 반도체구성체(2)의 실리콘기판(4)의 사이에 설치된 중계방열층(53)에 베이스판(1)에 설치된 관통구멍(54)을 통하여 접속된 점이다.
이 경우 중계방열층(53)은 구리박으로 이루어지고, 베이스판(1)의 상면 중앙부에 미리 적층되어 있다. 그리고 실리콘기판(4)의 하면은 중계방열층(53)의 상면에 도전성수지나 도전성페이스트 등으로 이루어지는 도전성접착층(55)을 통하여 접착되어 있다. 도전성접착층(55)을 이용하는 것은 실리콘기판(4)으로부터 중계방열층(53)으로의 열전도를 좋게 하기 위함이다. 또 관통구멍(54)은 상층절연막(18)에 개구부(21)를 레이저가공에 의해 형성하기 전 또는 형성한 후에 레이저가공에 의해 형성되어 있다. 또한 방열용 밑바탕금속층(51) 및 방열층(52)은 상층밑바탕금속층(19) 및 상층배선(20)의 형성과 동시에 형성되어 있다.
그리고 이 반도체장치에서도 실리콘기판(1)을 갖는 반도체구성체(2)의 하면, 측면 및 상면이 베이스판(1), 절연층(17) 및 상층절연막(18), 오버코트막(25)으로 덮여져 있어도 반도체구성체(2)의 실리콘기판(4)에 도전성접착층(55) 및 중계방열층(53)을 통하여 접속된 방열층(52, 방열용 밑바탕금속층(51)을 포함한다)을 베이스판(1)의 하면에 노출시키고 있으므로 방열성을 좋게 할 수 있다.
[실시형태 3]
도 17은 이 발명의 실시형태 3으로서의 반도체장치의 단면도를 나타낸다. 이 반도체장치에서는 도 1에 나타내는 방열층(23) 등 및 도 16에 나타내는 방열층(52) 등을 구비하고 있다. 따라서 이 반도체장치에서는 방열성을 보다 한층 좋게 할 수 있다.
[실시형태 4]
상기 실시형태 1에서는 도 1에 나타내는 바와 같이 상층절연막(18)상에 상층배선(20)을 1층만 형성한 경우에 대해서 설명했는데 이것에 한정하지 않고, 2층 이상으로 해도 좋으며, 예를 들면 도 18에 나타내는 이 발명의 실시형태 4와 같이 2층으로 해도 좋다. 즉 반도체구성체(2) 및 절연층(17)의 상면에는 빌드업재 등으로 이루어지는 제 1 상층절연막(61)이 설치되어 있다.
제 1 상층절연막(61)의 상면의 중앙부를 제외하는 영역에는 제 1 상층밑바탕금속층(62)을 포함하는 제 1 상층배선(63)이 제 1 상층절연막(61)에 형성된 개구부(64)를 통하여 반도체구성체(2)의 기둥상전극(14)의 상면에 접속되어 설치되어 있다. 제 1 상층절연막(61)의 상면 중앙부에는 중계밑바탕금속층(65)을 포함하는 중계방열층(66)이 제 1 상층절연막(61)에 형성된 개구부(67)를 통하여 반도체구성체(2)의 방열용 기둥상전극(15)의 상면에 접속되어 설치되어 있다.
제 1 상층배선(63) 및 중계방열층(66)을 포함하는 제 1 상층절연막(61)의 상면에는 빌드업재 등으로 이루어지는 제 2 상층절연막(68)이 설치되어 있다. 제 2 상층절연막(68)의 상면의 중앙부를 제외하는 영역에는 제 2 상층밑바탕금속층(69)을 포함하는 제 2 상층배선(70)이 제 2 상층절연막(68)에 형성된 개구부(71)를 통하여 제 1 상층배선(63)의 접속패드부에 접속되어 설치되어 있다. 제 2 상층절연막(68)의 상면 중앙부에는 방열용 밑바탕금속층(72)을 포함하는 방열층(73)이 제 2 상층절연막(68)에 형성된 개구부(74)를 통하여 중계방열층(66)에 접속되어 설치되어 있다.
제 2 상층배선(70) 및 방열층(73)을 포함하는 제 2 상층절연막(68)의 상면에는 솔더레지스트 등으로 이루어지는 오버코트막(75)이 설치되어 있다. 제 2 상층배선(70)의 접속패드부에 대응하는 부분에 있어서의 오버코트막(75)에는 개구부(76)가 설치되어 있다. 개구부(76)내 및 그 위쪽에는 땜납볼(77)이 제 2 상층배선(70)의 접속패드부에 접속되어 설치되어 있다. 방열층(73)의 중앙부에 대응하는 부분에 있어서의 오버코트막(75)에는 개구부(78)가 설치되어 있다. 따라서 방열층(73)의 중앙부는 이 개구부(78)를 통하여 외부로 노출되어 있다.
[실시형태 5]
도 19에 도시된 실시형태 5는 도 17에 도시된 실시형태 3에 대해 다음에 나타내는 상이점을 갖는다.
제 1은 땜납볼(80)을 방열층(23)상에도 설치한 점으로 상이하다. 이 경우 오버코트막(25)은 방열용의 땜납볼(80)을 형성하는 데에 형편이 좋은 크기의 개구부를 이외는, 방열층(23)상도 덮도록 형성된다. 방열용의 땜납볼(80)은 도시하지 않는데, 회로기판의 방열경로나 외부의 방열판에 접합할 수 있으므로 방열성을 한층 향상할 수 있다. 제 2 상이점은 베이스판(1)의 하면에 오버코트막(81)을 설치한 점이다. 오버코트막(81)은 방열층(52)을 노출하는 개구부(83)를 갖는다. 이 실시형태의 변형예로서 방열층(52)상에 방열용의 땜납볼을 설치하도록 해도 좋다. 즉 방열용의 땜납볼은 방열층(23)상에만, 방열층(52)상에만, 방열층(23)상 및 방열층(52)상의 양쪽에 설치한다고 하는 형태 중에서 임의로 선택할 수 있다.
[실시형태 6]
도 20에 도시된 실시형태 6은 땜납볼을 모두 상층배선측이 아니고, 반도체구성체(2)의 저면측에 설치한 한 예를 나타내는 것이다. 이하에 이 실시형태의 구조를 설명한다.
상층절연막(18)의 상면 중앙부에는 구리 등으로 이루어지는 방열용 상층밑바탕금속층(22)이 베타상으로 설치되어 있다. 방열용 상층밑바탕금속층(22)의 상면 전체에는 구리 등으로 이루어지는 상층방열층(23)이 설치되어 있다. 방열용 상층밑바탕금속층(22)을 포함하는 상층방열층(23)은 상층절연막(18)의 개구부(21)를 통하여 모든 방열용 기둥상전극(15)의 상면에 접속되어 있다.
상층배선(20) 및 상층방열층(23)을 포함하는 상층절연막(18)의 상면에는 솔더레지스트 등으로 이루어지는 상층오버코트막(25)이 설치되어 있다. 상층방열층(23)의 중앙부에 대응하는 부분에 있어서의 상층오버코트막(25)에는 개구부(28)가 설치되어 있다. 따라서 상층방열층(23)의 중앙부는 이 개구부(28)를 통하여 외부로 노출되어 있다.
베이스판(1)의 중앙부에는 복수의 개구부(54)가 설치되어 있다. 베이스판(1)의 하면의 중앙부를 제외하는 영역에는 구리 등으로 이루어지는 하층밑바탕금속층(86)이 설치되어 있다. 하층밑바탕금속층(86)의 하면 전체에는 하층배선(87)이 설치되어 있다. 베이스판(1)의 하면 중앙부에는 구리 등으로 이루어지는 방열용 하층밑바탕금속층(51)이 베타상으로 설치되어 있다. 방열용 하층밑바탕금속층(51)의 하면 전체에는 하층방열층(52)이 설치되어 있다. 방열용 하층밑바탕금속층(51)을 포함하는 하층방열층(52)은 베이스판(1)의 개구부(54)를 통하여 내부방열층(55)에 접속되어 있다.
하층배선(87) 및 하층방열층(52)을 포함하는 베이스판(1)의 하면에는 솔더레지스트 등으로 이루어지는 하층오버코트막(89)이 설치되어 있다. 하층배선(87)의 접속패드부에 대응하는 부분에 있어서의 하층오버코트막(89)에는 개구부(88)가 설치되어 있다. 또 하층방열층(52)의 소정의 복수장소에 대응하는 부분에 있어서의 하층오버코트막(89)에는 개구부(94)가 설치되어 있다.
개구부(88)내 및 그 아래쪽에는 외부접속용 전극으로서의 땜납볼(89)이 하층배선(387)의 접속패드부에 접속되어 설치되어 있다. 개구부(94)내 및 그 아래쪽에는 방열용 땜납(91)이 하층방열층(52)에 접속되어 설치되어 있다. 복수의 땜납볼(90)은 하층오버코트막(89)아래의 중앙부를 제외하는 영역에 매트릭스상으로 배치되어 있다. 복수의 방열용 땜납볼(91)은 하층오버코트막(89)아래의 중앙부에 매트릭스상으로 배치되어 있다.
상층절연막(18), 절연층(17) 및 베이스판(1)의 소정의 복수장소에는 관통구멍(84)이 설치되어 있다. 관통구멍(84)의 내벽면에는 구리로 이루어지는 밑바탕금속층(85a)과 구리층(85b)으로 이루어지는 상하도통부(85)가 설치되어 있다. 상하도통부(85)의 상부는 상층배선(20)에 접속되어 있다. 상하도통부(85)의 하부는 하층배선(87)에 접속되어 있다. 상하도통부(85)내에는 솔더레지스트 등으로 이루어지는 충전재(86)가 충전되어 있다.
여기에서 외부접속용 전극으로서의 땜납볼(90)은 하층배선(87), 상하도통부(85) 및 상층배선(23)을 통하여 반도체구성체(3)의 외부접속용 전극으로서의 기둥상전극(14)에 접속되어 있다. 방열용 땜납볼(91)은 하층방열층(52, 방열용 하층밑바탕금속층(51)을 포함한다), 내부방열층(55) 및 접착층(3)을 통하여 반도체구성체(2)의 실리콘기판(4)의 하면에 열적으로 접속되어 있다.
이와 같이 이 실시형태에서는 반도체구성체(2)를 페이스업 방식으로 본딩할 수 있으므로 접속되는 회로기판과의 선팽창계수의 상이에 의해 발생하는 응력의 영향을 저감할 수 있다, 또 상면측에 촬상소자를 갖는 포토센서의 접합에도 적용 가능하다.
또한 땜납볼을 상층배선측에도 설치하도록 하는 것도 가능하다. 그 경우 이와 같은 반도체장치를 복수단으로 적층하는 구성으로 하는 것도 가능하다.
또한 상기의 각 실시형태에 있어서, 반도체구성체(2)는 외부접속용 전극으로서 배선(11)의 접속패드부상에 설치된 기둥상전극(14)을 갖는 것으로 했는데, 이것에 한정되는 것은 아니다. 예를 들면 반도체구성체(2)는 외부접속용 전극으로서의 접속패드부를 갖는 배선(11)을 갖는 것이라도 좋고, 또 외부접속용 전극으로서의 접속패드(5)를 갖는 것이라도 좋으며, 또한 외부접속용 전극으로서 접속패드(5)상에 설치된 기둥상전극을 갖는 것이라도 좋다. 또한 상기 실시형태 1∼4에 있어서, 베이스판(1)은 1장의 부재로 하고 있는데, 이 베이스판(5)은 절연막 및 배선이 번갈아 적층된 다층인쇄회로판으로 해도 좋다. 단 이 베이스판(5)에 방열층을 형성하는 경우는 최하층의 절연층의 하면에 방열층을 형성하고, 적어도 그 일부가 외부로 노출하도록 하는 것이 바람직하다. 또 베이스판(5)의 하면에 방열층을 형성하는 경우, 방열층을 노출하여 베이스판의 하면을 오버코트막으로 피복하도록 해도 좋다.
이 발명에 따르면, 반도체기판을 갖는 반도체구성체의 하면, 측면 및 상면이 베이스판, 절연층 및 상층절연막으로 덮여져 있어도 반도체구성체에 접속된 방열층을 외부로 노출시키고 있으므로 방열성을 좋게 할 수 있다.
도 1은 본 발명의 실시형태 1로서의 반도체장치의 확대단면도.
도 2는 도 1에 나타내는 반도체장치의 제조방법의 한 예에 있어서, 당초 준비한 것의 확대단면도.
도 3은 도 2에 계속되는 공정의 확대단면도.
도 4는 도 3에 계속되는 공정의 확대단면도.
도 5는 도 4에 계속되는 공정의 확대단면도.
도 6은 도 5에 계속되는 공정의 확대단면도.
도 7은 도 6에 계속되는 공정의 확대단면도.
도 8은 도 7에 계속되는 공정의 확대단면도.
도 9는 도 8에 계속되는 공정의 확대단면도.
도 10은 도 9에 계속되는 공정의 확대단면도.
도 11은 도 10에 계속되는 공정의 확대단면도.
도 12는 도 11에 계속되는 공정의 확대단면도.
도 13은 도 12에 계속되는 공정의 확대단면도.
도 14는 도 13에 계속되는 공정의 확대단면도.
도 15는 도 14에 계속되는 공정의 확대단면도.
도 16은 이 발명의 실시형태 2로서의 반도체장치의 확대단면도.
도 17은 이 발명의 실시형태 3으로서의 반도체장치의 확대단면도.
도 18은 이 발명의 실시형태 4로서의 반도체장치의 확대단면도.
도 19는 이 발명의 실시형태 5로서의 반도체장치의 확대단면도.
도 20은 이 발명의 실시형태 6으로서의 반도체장치의 확대단면도.
※도면의 주요부분에 대한 부호의 설명
1: 베이스판 2: 반도체구성체
3: 접착층 4: 실리콘기판
5: 접속패드 6: 절연막
7, 9: 개구부 8: 보호막
10: 밑바탕금속층 11: 배선
12, 22: 방열용 밑바탕금속층 13: 방열용 배선
14: 기둥상전극(외부접속용 전극) 15: 방열용 기둥상전극
16: 밀봉막(절연막) 17: 절연층
18: 상층절연막 19: 상층밑바탕금속층
20: 상층배선 21, 24: 개구부
23: 방열층 25: 오버코트막(제 2 상층절연막)
27: 땜납볼 28: 개구부
31: 밑바탕금속층 32, 35: 도금레지스트막
33, 34, 36, 37: 개구부 43: 가열가압판
45, 62: 상층밑바탕금속층 46: 도금레지스트막
47, 48, 64, 67, 74: 개구부 51, 72: 방열용 밑바탕금속층
52, 73: 방열층 53, 66: 중계방열층
54: 관통구멍 55: 도전성접착층
61: 제 1 상층절연막 63: 제 1 상층배선
65: 중계밑바탕금속층 68: 제 2 상층절연막
70: 제 2 상층배선 75, 81, 89: 오버코트막
76, 78, 88, 94: 개구부 77, 90, 91: 땜납볼
84: 관통구멍 85: 상하도통부
85a: 밑바탕금속층 85b: 구리층
86: 하층밑바탕금속층 87: 하층배선
89: 하층오버코트막

Claims (19)

  1. 베이스판과, 상기 베이스판상에 설치되고, 또한 반도체기판 및 해당 반도체기판상에 설치된 복수의 외부접속용 전극을 갖는 반도체구성체와, 상기 반도체구성체의 주위에 있어서의 상기 베이스판상에 설치된 절연층과, 상기 반도체구성체 및 상기 절연층을 덮는 적어도 1층의 상층절연막과, 상기 상층절연막상에 상기 반도체구성체의 외부접속용 전극에 접속되어 설치되며, 또한 접속패드부를 갖는 적어도 1층의 상층배선과, 적어도 상기 어느 것인가의 상층절연막의 상면 및 베이스판의 하면의 한쪽에 형성되고, 또한 상기 반도체구성체에 접속된 방열층을 구비하고 있는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 반도체구성체는 상기 외부접속용 전극으로서의 기둥상전극을 갖는 것인 것을 특징으로 하는 반도체장치.
  3. 제 2 항에 있어서,
    상기 반도체구성체는 방열용 기둥상전극을 갖고, 상기 방열층은 상기 방열용 기둥상전극에 접속되어 있는 것을 특징으로 하는 반도체장치.
  4. 제 3 항에 있어서,
    상기 최상층의 상층절연막상 및 상기 방열층상에 개구부를 갖는 오버코트막이 형성되고, 상기 방열층의 일부는 상기 개구부를 통하여 노출되어 있는 것을 특징으로 하는 반도체장치.
  5. 제 4 항에 있어서,
    상기 방열층은 상기 상층배선과 동일한 재료에 의해서 형성되어 있는 것을 특징으로 하는 반도체장치.
  6. 제 1 항에 있어서,
    상기 방열층은 상기 베이스판의 하면에 설치되어 있는 것을 특징으로 하는 반도체장치.
  7. 제 6 항에 있어서,
    상기 방열층은 상기 베이스판과 상기 반도체구성체의 반도체기판의 사이에 설치된 중계방열층에 상기 베이스판에 설치된 관통구멍을 통하여 접속되어 있는 것을 특징으로 하는 반도체장치.
  8. 제 7 항에 있어서,
    상기 중계방열층은 상기 베이스판상에 적층된 금속박으로 이루어지는 것을 특징으로 하는 반도체장치.
  9. 제 6 항에 있어서,
    상기 방열층은 상층배선과 동일한 재료에 의해서 형성되어 있는 것을 특징으로 하는 반도체장치.
  10. 제 1 항에 있어서,
    상기 최상층의 상층배선의 접속패드부상에 땜납볼이 설치되어 있는 것을 특징으로 하는 반도체장치.
  11. 제 1 항에 있어서,
    상기 방열층상에 땜납볼이 설치되어 있는 것을 특징으로 하는 반도체장치.
  12. 제 1 항에 있어서,
    상기 베이스판의 하면측에 형성된 하층배선 및 상기 상층배선과 상기 하층배선을 접속하는 상하도통재를 구비하는 것을 특징으로 하는 반도체장치.
  13. 복수의 접속패드를 갖는 반도체기판과, 상기 반도체기판상에 형성되어 상기 각 접속패드를 노출하는 개구부를 갖는 보호막과, 상기 보호막상에 형성되어 상기 접속패드에 전기적으로 접속된 기둥상전극과, 상기 보호막상에 형성된 방열용 기둥상전극과, 상기 기둥상전극 및 상기 방열용 기둥상전극 사이에 설치된 밀봉막과, 상기 방열용 기둥상전극에 접속되어 상기 방열용 기둥상전극 사이를 덮어서 형성된 방열층을 구비하고 있는 것을 특징으로 하는 반도체장치.
  14. 제 13 항에 있어서,
    상기 기둥상전극, 상기 방열용 기둥상전극 및 상기 밀봉막을 덮는 절연막을 갖고, 상기 방열층은 상기 절연막상에 형성되어 있는 것을 특징으로 하는 반도체장치.
  15. 제 14 항에 있어서,
    상기 절연막은 상기 기둥상전극의 상면을 노출하는 개구부를 갖는 것을 특징으로 하는 반도체장치.
  16. 제 15 항에 있어서,
    상기 절연막상에 상기 개구부를 통하여 상기 기둥상전극에 접속된 배선이 형성되어 있는 것을 특징으로 하는 반도체장치.
  17. 제 15 항에 있어서,
    상기 방열층과 상기 배선은 동일한 재료로 형성되어 있는 것을 특징으로 하는 반도체장치.
  18. 반도체기판 및 해당 반도체기판상에 설치된 복수의 외부접속용 전극 및 방열용 전극을 갖는 반도체구성체와, 상기 반도체구성체의 외부접속용 전극에 접속되어 설치된 상층배선과, 상기 상층배선과 동일한 재료로 형성된 방열층을 구비하고 있는 것을 특징으로 하는 반도체장치.
  19. 제 18 항에 있어서,
    상기 방열층은 상기 상층배선과 동일한 두께인 것을 특징으로 하는 반도체장치.
KR1020040074047A 2003-09-19 2004-09-16 반도체장치 KR100637307B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00328911 2003-09-19
JP2003328911A JP4012496B2 (ja) 2003-09-19 2003-09-19 半導体装置

Publications (2)

Publication Number Publication Date
KR20050028791A true KR20050028791A (ko) 2005-03-23
KR100637307B1 KR100637307B1 (ko) 2006-10-25

Family

ID=34308837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074047A KR100637307B1 (ko) 2003-09-19 2004-09-16 반도체장치

Country Status (4)

Country Link
US (1) US7042081B2 (ko)
JP (1) JP4012496B2 (ko)
KR (1) KR100637307B1 (ko)
CN (1) CN1322566C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124110B1 (ko) * 2010-02-16 2012-03-21 삼성전기주식회사 반도체 칩 패키지 및 그의 제조방법

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979404B2 (ja) * 2004-06-30 2007-09-19 カシオ計算機株式会社 半導体装置
JP3945483B2 (ja) 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
DE102004018475A1 (de) * 2004-04-16 2005-11-10 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4725178B2 (ja) * 2005-04-28 2011-07-13 カシオ計算機株式会社 半導体装置およびその製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP4605378B2 (ja) * 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
JP4289335B2 (ja) * 2005-08-10 2009-07-01 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
JP4817796B2 (ja) * 2005-10-18 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2007294652A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
US9305859B2 (en) * 2006-05-02 2016-04-05 Advanced Analogic Technologies Incorporated Integrated circuit die with low thermal resistance
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
US20080116564A1 (en) * 2006-11-21 2008-05-22 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving cavity and method of the same
US7911044B2 (en) * 2006-12-29 2011-03-22 Advanced Chip Engineering Technology Inc. RF module package for releasing stress
US20080157342A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Package with a marking structure and method of the same
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
TW200901409A (en) * 2007-06-22 2009-01-01 Nan Ya Printed Circuit Board Corp Packaging substrate with embedded chip and buried heatsink
US7868445B2 (en) * 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
US7915728B2 (en) * 2007-07-12 2011-03-29 Vishay General Semiconductor Llc Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
CN102439719B (zh) * 2009-05-14 2015-06-24 高通股份有限公司 系统级封装
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US10115654B2 (en) * 2010-06-18 2018-10-30 Palo Alto Research Center Incorporated Buried thermally conductive layers for heat extraction and shielding
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
KR101131288B1 (ko) * 2010-12-06 2012-03-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
US8912670B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
JP2015146346A (ja) * 2014-01-31 2015-08-13 イビデン株式会社 多層配線板
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9490226B2 (en) * 2014-08-18 2016-11-08 Qualcomm Incorporated Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
CN105428327B (zh) * 2014-08-28 2018-03-23 联华电子股份有限公司 扇出型晶片级封装结构
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
US20160172274A1 (en) * 2014-12-16 2016-06-16 Qualcomm Incorporated System, apparatus, and method for semiconductor package grounds
KR101927572B1 (ko) 2015-03-17 2018-12-10 앰코테크놀로지코리아(주) 반도체 디바이스 및 그 제조 방법
TWI562299B (en) * 2015-03-23 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and the manufacture thereof
TWM524553U (zh) * 2016-03-21 2016-06-21 Team Expert Man Consulting Service Ltd 半導體封裝結構
KR102619466B1 (ko) * 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
CN110959189A (zh) * 2017-08-01 2020-04-03 株式会社村田制作所 高频模块
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
US11171070B2 (en) * 2018-06-21 2021-11-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated thermally conductive cooling structures
KR102163059B1 (ko) 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
TWI697081B (zh) * 2019-06-10 2020-06-21 恆勁科技股份有限公司 半導體封裝基板及其製法與電子封裝件
CN111463190B (zh) * 2020-04-10 2022-02-25 青岛歌尔智能传感器有限公司 传感器及其制作方法、以及电子设备
CN112420641A (zh) * 2020-11-26 2021-02-26 苏州矽锡谷半导体科技有限公司 一种功率元件封装结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
JP2001044246A (ja) * 1999-08-04 2001-02-16 Sony Corp 半導体装置とその製造方法
US20020030276A1 (en) * 2000-04-27 2002-03-14 Guo-Quan Lu Dimple array interconnect technique for semiconductor device
JP3664432B2 (ja) 2000-05-18 2005-06-29 カシオ計算機株式会社 半導体装置およびその製造方法
JP3520039B2 (ja) * 2000-10-05 2004-04-19 三洋電機株式会社 半導体装置および半導体モジュール
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP2003142525A (ja) * 2002-11-11 2003-05-16 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124110B1 (ko) * 2010-02-16 2012-03-21 삼성전기주식회사 반도체 칩 패키지 및 그의 제조방법

Also Published As

Publication number Publication date
JP2005093942A (ja) 2005-04-07
CN1322566C (zh) 2007-06-20
KR100637307B1 (ko) 2006-10-25
CN1619787A (zh) 2005-05-25
US7042081B2 (en) 2006-05-09
JP4012496B2 (ja) 2007-11-21
US20050062147A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
KR100637307B1 (ko) 반도체장치
KR100595891B1 (ko) 반도체장치
JP3945483B2 (ja) 半導体装置の製造方法
JP4093186B2 (ja) 半導体装置の製造方法
US8063490B2 (en) Semiconductor device including semiconductor constituent
US20060125072A1 (en) Semiconductor device having laminated semiconductor constructions and a manufacturing method thereof
JP2005142466A (ja) 半導体装置およびその製造方法
JP4316624B2 (ja) 半導体装置
JP4241284B2 (ja) 半導体装置
JP4513302B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP2009246404A (ja) 半導体装置の製造方法
JP4316623B2 (ja) 半導体装置の製造方法
JP4442181B2 (ja) 半導体装置およびその製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP3979404B2 (ja) 半導体装置
JP4561079B2 (ja) 半導体装置の製造方法
TWI248148B (en) Semiconductor device having heat dissipation layer cross-reference to related applications
JP2006147835A (ja) 半導体装置
JP4209341B2 (ja) 半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP2006073844A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee