JP2005191157A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005191157A
JP2005191157A JP2003428530A JP2003428530A JP2005191157A JP 2005191157 A JP2005191157 A JP 2005191157A JP 2003428530 A JP2003428530 A JP 2003428530A JP 2003428530 A JP2003428530 A JP 2003428530A JP 2005191157 A JP2005191157 A JP 2005191157A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor
semiconductor device
layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003428530A
Other languages
English (en)
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003428530A priority Critical patent/JP2005191157A/ja
Publication of JP2005191157A publication Critical patent/JP2005191157A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】 ベース板上にＣＳＰと呼ばれる半導体構成体が設けられ、半導体構成体の周囲におけるベース板上に絶縁層が設けられ、半導体構成体および絶縁層上に上層配線が設けられ、上層配線の接続パッド部上に半田ボールが設けられた半導体装置において、それが搭載される回路基板を含む全体としての小型化を図る。
【解決手段】 半導体構成体２の周囲におけるベース板１上に設けられた絶縁層２１内の上下導通部３７を除く部分はデッドスペースであるため、このデッドスペース内におけるベース板１上にコンデンサや抵抗等からなるチップ部品１６を設けると、回路基板を含む全体としてのより一層の小型化を図ることができる。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、シリコン基板のサイズ外にも外部接続用接続端子としての半田ボールを備えるため、上面に複数の接続パッドを有するシリコン基板をベース板の上面に設け、シリコン基板の周囲におけるベース板の上面に絶縁層を設け、シリコン基板および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線をシリコン基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分を最上層絶縁膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献１参照）。
特開２００３−２９８００５号公報
ところで、上記従来の半導体装置では、半田ボールを介して回路基板上に搭載されるが、当該回路基板上に他の必要な電子部品、例えば、コンデンサや抵抗等のチップ部品を搭載する場合、これらが平面的に配置されるため、回路基板を含む全体としての小型化に限界があった。
そこで、この発明は、回路基板を含む全体としてのより一層の小型化を図ることができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、半導体構成体の周囲におけるベース部材上に設けられた絶縁層内におけるベース部材上にチップ部品を設けたことを特徴とするものである。
この発明によれば、半導体構成体の周囲におけるベース部材上に設けられた絶縁層内はデッドスペースであるため、このデッドスペース内におけるベース部材上にチップ部品を設けると、回路基板を含む全体としてのより一層の小型化を図ることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板（ベース部材）１を備えている。ベース板１の上面の所定の箇所には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。
この場合、半導体構成体２は、後述する配線、柱状電極、封止膜を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成について説明する。
半導体構成体２はシリコン基板（半導体基板）４を備えている。シリコン基板４は接着層３を介してベース板１に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
絶縁膜６の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の上面には銅等からなる下地金属層１０が設けられている。下地金属層１０の上面全体には銅からなる配線１１が設けられている。下地金属層１０を含む配線１１の一端部は、両開口部７、９を介して接続パッド５に接続されている。
配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。配線１１を含む保護膜８の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜（絶縁膜）１３がその上面が柱状電極１２の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板４、接続パッド５、絶縁膜６を含み、さらに、保護膜８、配線１１、柱状電極１２、封止膜１３を含んで構成されている。
ベース板１の上面の所定の箇所には銅箔からなる一対の接続端子１４が設けられている。一対の接続端子１４下におけるベース板１に設けられた貫通孔内には銅ペースト、銀ペースト、導電性樹脂等からなる上下導通部１５が接続端子１４に接続されて設けられている。一対の接続端子１４の上面にはコンデンサや抵抗等からなるチップ部品１６の両側の電極が半田や導電性樹脂等からなる導電材１７を介して接続されている。これにより、チップ部品１６はベース板１の上面の所定の箇所に設けられている。この状態では、チップ部品１６の上面は半導体構成体２の上面よりもある程度低い位置に位置している。
半導体構成体２の周囲における、半導体チップ１６および導電材１７を含むベース板１の上面には方形枠状の絶縁層２１がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。したがって、この状態では、チップ部品１６および導電材１７は絶縁層２１によって覆われている。絶縁層２１は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材が混入されたものからなっている。
半導体構成体２および絶縁層２１の上面には第１の上層絶縁膜２２がその上面を平坦とされて設けられている。第１の上層絶縁膜２２は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材が混入されたものからなっている。
柱状電極１２の上面中央部に対応する部分における第１の上層絶縁膜２２には開口部２３が設けられている。第１の上層絶縁膜２２の上面には銅等からなる第１の上層下地金属層２４が設けられている。第１の上層下地金属層２４の上面全体には銅からなる第１の上層配線２５が設けられている。第１の上層下地金属層２４を含む第１の上層配線２５の一端部は、第１の上層絶縁膜２２の開口部２３を介して柱状電極１２の上面に接続されている。
第１の上層配線２５を含む第１の上層絶縁膜２２の上面には第１の上層絶縁膜２２と同一の材料からなる第２の上層絶縁膜２６が設けられている。第１の上層配線２５の接続パッドの少なくとも一部に対応する部分における第２の上層絶縁膜２６には開口部２３が設けられている。第２の上層絶縁膜２６の上面には銅等からなる第２の上層下地金属層２８が設けられている。第２の上層下地金属層２８の上面全体には銅からなる第２の上層配線２９が設けられている。第２の上層下地金属層２８を含む第２の上層配線２９の一端部は、第２の上層絶縁膜２６の開口部２３を介して第１の上層配線２５の接続パッド部に接続されている。
第２の上層配線２９を含む第２の上層絶縁膜２６の上面にはソルダーレジスト等からなる最上層絶縁膜３０が設けられている。第２の上層配線２９の接続パッド部に対応する部分における最上層絶縁膜３０には開口部３１が設けられている。開口部３１内およびその上方には半田ボール３２が第２の上層配線２９の接続パッド部に接続されて設けられている。複数の半田ボール３２は、最上層絶縁膜３０上にマトリクス状に配置されている。
ベース板１の下面には銅等からなる下層下地金属層３３が設けられている。下層下地金属層３３の下面全体には銅からなる下層配線３４が設けられている。下層下地金属層３３を含む下層配線３４の一端部はベース板１内に設けられた上下導通部１５に接続されている。下層配線３４を含むベース板１の下面にはソルダーレジスト等からなる下層絶縁膜３５が設けられている。
第１の上層下地金属層２４を含む第１の上層配線２５の一部と下層下地金属層３３を含む下層配線３４の一部とは、第１の上層絶縁膜２２、絶縁層２１およびベース板１の所定の箇所に設けられた貫通孔３６の内壁面に設けられた銅等からなる下地金属層３７ａと銅層３７ｂとからなる上下導通部３７を介して接続されている。この場合、上下導通部３７内には、上下配線の電気的な導通を良くするために、銅ペースト、銀ペースト、導電性樹脂等からなる導電材３８が充填されているが、絶縁性樹脂が充填されていてもよく、また、空洞であってもよい。
ここで、一例として、半導体構成体２の所定の２本の柱状電極１２は、第１の上層配線２５、上下導通部３７、下層配線３４、上下導通部１５、接続端子１４および導電材１７を介してチップ部品１６の両側の電極に接続されている。そして、この半導体装置では、半導体構成体２の周囲におけるベース板１上に設けられた絶縁層２内の上下導通部３７を除く部分はデッドスペースであるため、このデッドスペース内におけるベース板１上にチップ部品１６を設けると、回路基板を含む全体としてのより一層の小型化を図ることができる。
ところで、ベース板１のサイズを半導体構成体２のサイズよりもある程度大きくしているのは、シリコン基板４上の接続パッド５の数の増加に応じて、半田ボール３２の配置領域を半導体構成体２のサイズよりもある程度大きくし、これにより、第２の上層配線２９の接続パッド部（最上層絶縁膜３０の開口部３１内の部分）のサイズおよびピッチを柱状電極１２のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された第２の上層配線２９の接続パッド部は、半導体構成体２に対応する領域のみでなく、半導体構成体２の周側面の外側に設けられた絶縁層２１に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール３２のうち、少なくとも最外周の半田ボール３２は半導体構成体２よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）４上にアルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜８が設けられ、接続パッド５の中央部が絶縁膜６および保護膜８に形成された開口部７、９を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板４には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド５は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部７、９を介して露出された接続パッド５の上面を含む保護膜８の上面全体に下地金属層１０を形成する。この場合、下地金属層１０は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１０の上面にメッキレジスト膜４１をパターン形成する。この場合、配線１１形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４１の開口部４２内の下地金属層１０の上面に配線１１を形成する。次に、メッキレジスト膜４１を剥離する。
次に、図４に示すように、配線１１を含む下地金属層１０の上面にメッキレジスト膜４３をパターン形成する。この場合、柱状電極１２形成領域に対応する部分におけるメッキレジスト膜４３には開口部４４が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４３の開口部４４内の配線１１の接続パッド部上面に柱状電極１２を形成する。次に、メッキレジスト膜４３を剥離し、次いで、配線１１をマスクとして下地金属層１０の不要な部分をエッチングして除去すると、図５に示すように、配線１１下にのみ下地金属層１０が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１２および配線１１を含む保護膜８の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３をその厚さが柱状電極１２の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１２の上面は封止膜１３によって覆われている。
次に、封止膜１３および柱状電極１２の上面側を適宜に研磨し、図７に示すように、柱状電極１２の上面を露出させ、且つ、この露出された柱状電極１２の上面を含む封止膜１３の上面を平坦化する。ここで、柱状電極１２の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１２の高さにばらつきがあるため、このばらつきを解消して、柱状電極１２の高さを均一にするためである。
次に、図８に示すように、シリコン基板４の下面全体に接着層３を接着する。接着層３は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板４に固着する。次に、シリコン基板４に固着された接着層３をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示すように、シリコン基板４の下面に接着層３を有する半導体構成体２が複数個得られる。
このようにして得られた半導体構成体２では、シリコン基板４の下面に接着層３を有するため、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
次に、このようにして得られた半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示すベース板１を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が方形状のベース板１を用意する。この場合、ベース板１の上面の所定の箇所には銅箔からなる一対の接続端子１４が設けられ、一対の接続端子１４下におけるベース板１に設けられた貫通孔内には銅ペースト、銀ペースト、導電性樹脂等からなる上下導通部１５が接続端子１４に接続されて設けられている。
次に、ベース板１の上面の所定の複数箇所にそれぞれ半導体構成体２のシリコン基板４の下面に接着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。次に、一対の接続端子１４の上面にコンデンサや抵抗等からなるチップ部品１６の両側の電極を半田や導電性樹脂等からなる導電材１７を介して接続し、これにより、チップ部品１６をベース板１の上面の所定の箇所に配置する。なお、チップ部品１６を配置した後に、半導体構成体２を配置するようにしてもよい。
次に、図１１に示すように、半導体構成体２の周囲における、半導体チップ１６および導電材１７を含むベース板１の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層２１ａを形成する。絶縁層形成用層２１ａは、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材が混入されたものである。
次に、半導体構成体２および絶縁層形成用層２１ａの上面に第１の上層絶縁膜形成用シート２２ａを配置する。第１の上層絶縁膜形成用シート２２ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、第１の上層絶縁膜形成用シート２２ａとして、ガラス布にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
次に、図１２に示すように、一対の加熱加圧板４５、４６を用いて上下から絶縁層形成用層２１ａおよび第１の上層絶縁膜形成用シート２２ａを加熱加圧する。すると、半導体構成体２の周囲における、半導体チップ１６および導電材１７を含むベース板１の上面に絶縁層２１が形成され、半導体構成体２および絶縁層２１の上面に第１の上層絶縁膜２２が形成される。この場合、第１の上層絶縁膜２２上面は、上側の加熱加圧板４５の下面によって押さえ付けられるため、平坦面となる。したがって、第１の上層絶縁膜２２上面を平坦化するための研磨工程は不要である。
次に、図１３に示すように、レーザビームを照射するレーザ加工により、柱状電極１２の上面中央部に対応する部分における第１の上層絶縁膜２２に開口部２３を形成する。また、メカニカルドリルを用いて、第１の上層絶縁膜２２、絶縁層２１およびベース板１の所定の箇所に貫通孔３６を形成する。次に、必要に応じて、開口部２３内および貫通孔３６内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１４に示すように、開口部２３を介して露出された柱状電極１２の上面を含む第１の上層絶縁膜２２の上面全体、上下導通部１５の下面を含むベース板１の下面全体および貫通孔３６の内壁面に、銅の無電解メッキにより、第１の上層下地金属層２４、下層下地金属層３３および下地金属層３７ａを形成する。次に、第１の上層下地金属層２４の上面に上層メッキレジスト膜６１をパターン形成し、また、下層下地金属層３３の下面に下層メッキレジスト膜６２をパターン形成する。この場合、第１の上層配線２５形成領域に対応する部分における上層メッキレジスト膜６１には開口部６３が形成されている。また、下層配線３４形成領域に対応する部分における下層メッキレジスト膜６２には開口部６４が形成されている。
次に、下地金属層２４、３３、３７ａをメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜６１の開口部６３内の第１の上層下地金属層２４の上面に第１の上層配線２５を形成し、また、下層メッキレジスト膜６２の開口部６４内の下層下地金属層３３の下面に下層配線３４を形成し、さらに、貫通孔３６内の下地金属層３７ａの表面に銅層３７ｂを形成する。
次に、両メッキレジスト膜６１、６２を剥離し、次いで、第１の上層配線２５および下層配線３４をマスクとして第１の上層下地金属層２４および下層下地金属層３３の不要な部分をエッチングして除去すると、図１５に示すように、第１の上層配線２５下にのみ第１の上層下地金属層２４が残存され、また、下層配線３４上にのみ下層下地金属層３３が残存される。また、この状態では、貫通孔３６内に下地金属層３７ａと銅層３７ｂとからなる上下導通部３７が形成されている。
次に、図１６に示すように、スクリーン印刷法等により、上下導通部３７内に銅ペースト、銀ペースト、導電性樹脂等からなる導電材３８を充填する。次に、必要に応じて、上下導通部３７内から突出された余分の導電材３８をバフ研磨等により除去する。次に、スクリーン印刷法やスピンコーティング法等により、下層配線３４を含むベース板１の下面全体にソルダーレジスト等からなる下層絶縁膜３５を形成する。
次に、図１７に示すように、第１の上層配線２５を含む第１の上層絶縁膜２２の上面に第１の上層絶縁膜２２と同一の材料からなる第２の上層絶縁膜２６を形成する。次に、レーザビームを照射するレーザ加工により、第１の上層配線２５の接続パッド部に対応する部分における第２の上層絶縁膜２６に開口部２７を形成する。次に、必要に応じて、開口部２７内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、開口部２７を介して露出された第１の上層配線２５の接続パッド部を含む第２の上層絶縁膜２６の上面全体に、銅の無電解メッキ等により、第２の上層下地金属層２８を形成する。次に、第２の上層下地金属層２８の上面にメッキレジスト膜６５をパターン形成する。この場合、第２の上層配線２９形成領域に対応する部分におけるメッキレジスト膜６５には開口部６６が形成されている。
次に、第２の上層下地金属層２８をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜６５の開口部６６内の第２の上層下地金属層２８の上面に第２の上層配線２９を形成する。次に、メッキレジスト膜６５を剥離し、次いで、第２の上層配線２９をマスクとして第２の上層下地金属層２８の不要な部分をエッチングして除去すると、図１８に示すように、第２の上層配線２９下にのみ第２の上層下地金属層２８が残存される。
次に、図１９に示すように、スクリーン印刷法やスピンコーティング法等により、第２の上層配線２９を含む第２の上層絶縁膜２６の上面にソルダーレジスト等からなる最上層絶縁膜３０を形成する。この場合、第２の上層配線２９の接続パッド部に対応する部分における最上層絶縁膜３０には開口部３１が形成されている。次に、開口部３１内およびその上方に半田ボール３２を第２の上層配線２９の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、最上層絶縁膜３０、第２の上層絶縁膜２６、第１の上層絶縁膜２２、絶縁層２１、ベース板１および下層絶縁膜３３を切断すると、図１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板１上に複数ずつの半導体構成体２および半導体チップ１６を配置し、複数ずつの半導体構成体２および半導体チップ１６に対して、第１、第２の上層配線２５、２９、下層配線３４、上下導通部３７および半田ボール３２の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１２に示す製造工程以降では、ベース板１と共に複数ずつの半導体構成体２および半導体チップ１６を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図２０はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、ベース板１の上面に銅箔からなる上層配線７１を設け、上層配線７１と下層下地金属層３３を含む下層配線３４とをベース板１に設けられた上下導通部１５を介して適宜に接続した点と、上層配線７１の一部からなる接続端子上に両面配線基板７２を介してチップ部品１６を設けた点である。
すなわち、両面配線基板７２は、絶縁基板７３の上面に設けられた一対の上層接続端子７４と、絶縁基板７３の下面に設けられた一対の下層接続端子７５とが、絶縁基板７３に設けられた一対の貫通孔内に設けられた上下導通部７６を介して接続された構造となっている。そして、両面配線基板７２の下層接続端子７５は、上層配線７１の一部からなる接続端子上に半田７７を介して接続されている。また、チップ部品１６の両側の電極は、両面配線基板７２の上層接続端子７４上に導電材１７を介して接続されている。
ところで、図１において、ベース板１上に余裕があれば、ベース板１上に複数のチップ部品１６を配置することもできる。したがって、図２０においても、ベース板１上に余裕があれば、ベース板１上に複数のチップ部品１６を配置することもできる。この場合、各チップ部品１６を各両面配線基板７２上に搭載してもよいが、複数のチップ部品１６を１枚の両面配線基板７２上に搭載するようにしてもよい。
複数のチップ部品１６を１枚の両面配線基板７２上に搭載する場合には、両面配線基板７２の両面に接続端子を含む配線を形成し、この配線で半導体チップ１６同士を接続するようにしてもよい。また、図１０に示すような工程において、複数の半導体構成体２に対応するサイズの格子状の１枚の両面配線基板７２を用意し、１枚の両面配線基板７２上に複数のチップ部品１６を搭載し、複数のチップ部品１６が搭載された１枚の両面配線基板７２をベース板１上にピン等で位置決めして配置し、リフローにより半田７７付けを行ない、最後の切断工程において１枚の両面配線基板７２を切断するようにしてもよい。
（第３実施形態）
図２１はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、第１の上層絶縁膜２６、第２の上層配線２９および半田ボール３２を備えておらず、上層配線２５をソルダーレジスト等からなる最上層絶縁膜３０で覆い、最上層絶縁膜３０の上面に半導体チップ８１やチップ部品８２等の電子部品を搭載し、上層配線２５の一部を最上層絶縁膜３０で覆わずに露出させて外部接続端子２５ａとした点である。
この場合、半導体チップ８１は、シリコン基板８３の下面に所定の集積回路（図示せず）が設けられ、シリコン基板８３に接続パッド８４、絶縁膜８５、保護膜８６が設けられ、接続パッド８４の中央部が絶縁膜８５および保護膜８６に形成された開口部８７を介して露出された構造となっている。そして、半導体チップ８１の接続パッド８４は半田ボール８８を介して、最上層絶縁膜３０の開口部３１を介して露出された上層配線２５の接続パッド部に接続されている。また、チップ部品８２の両側の電極は、最上層絶縁膜３０の開口部３１を介して露出された上層配線２５の接続パッド部に接続されている。さらに、外部接続端子２５ａにはフレキシブル配線基板（図示せず）の一端部が接続されるようになっている。
（その他の実施形態）
図１では、第１の上層絶縁膜２２上に設ける上層配線を２層とし、ベース板１下に設ける下層配線を１層とし、図２１では、それぞれ１層としているが、これに限らず、第１の上層絶縁膜２２上に設ける上層配線を３層以上とし、また、ベース板１下に設ける下層配線を２層以上としてもよい。また、最下層の下層配線を覆う最下層絶縁膜下に半導体チップやチップ部品等の電子部品を搭載するようにしてもよい。
また、上記実施形態では、互いに隣接する半導体構成体２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、複数で１組の半導体構成体２は同種、異種のいずれであってもよい。
また、上記実施形態では、半導体構成体２は、外部接続用電極としての柱状電極１２を有するものとしたが、これに限らず、柱状電極を有せず、外部接続用電極としての接続パッド部を有する配線１１を有し、且つ、配線１１の接続パッド部を除く部分を覆うオーバーコート膜を有するものであってもよく、また、柱状電極を有せず、配線１１の接続パッド部を除く部分を覆うオーバーコート膜を有し、且つ、配線１１の接続パッド部上およびその近傍のオーバーコート膜の上面に外部接続用電極としての接続パッドを有するものであってもよい。
さらに、上記実施形態では、チップ部品１６をベース板１上に形成した接続端子１４あるいは両面配線基板７２に接続し、下層配線３４、上下導通部３７および第１の上層配線２５又は第２の上層配線２９を介して半導体構成体あるいは外部回路に接続するようにしているが、ベース板１上に適切な厚さの絶縁部材を接着し、該絶縁部材上にチップ部品１６あるいはチップ部品１６と両面配線基板７２を搭載し、第１の上層絶縁膜に該チップ部品１６あるいは両面配線基板７２の接続端子に対応する部分に開口部を形成し、該開口部に設けた上下導通部により第１の上層配線２５に接続し、該第１の上層配線２５を半導体構成体あるいは外部回路に接続するようにしてもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く製造工程の断面図。 図３に続く製造工程の断面図。 図４に続く製造工程の断面図。 図５に続く製造工程の断面図。 図６に続く製造工程の断面図。 図７に続く製造工程の断面図。 図８に続く製造工程の断面図。 図９に続く製造工程の断面図。 図１０に続く製造工程の断面図。 図１１に続く製造工程の断面図。 図１２に続く製造工程の断面図。 図１３に続く製造工程の断面図。 図１４に続く製造工程の断面図。 図１５に続く製造工程の断面図。 図１６に続く製造工程の断面図。 図１７に続く製造工程の断面図。 図１８に続く製造工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 この発明の第３実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
１１ 配線
１２ 柱状電極
１３ 封止膜
１４ 接続端子
１５ 上下導通部
１６ チップ部品
２１ 絶縁層
２２ 第１の上層絶縁膜
２５ 第１の上層配線
２６ 第２の上層絶縁膜
２９ 第２の上層配線
３０ 最上層絶縁膜
３２ 半田ボール
３４ 下層配線
３５ 下層絶縁膜
３６ 貫通孔
３７ 上下導通部

Claims (19)

  1. ベース部材と、前記ベース部材上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、前記ベース部材上に前記半導体構成体に並べて設けられた少なくとも１つのチップ部品と、前記チップ部品を覆い、且つ、前記半導体構成体の周囲における前記ベース部材上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極および前記チップ部品に接続されて設けられ、且つ、接続パッド部を有する少なくとも１層の上層配線とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記チップ部品は、前記ベース部材上に設けられた両面配線基板上に設けられていることを特徴とする半導体装置。
  3. 請求項２に記載の発明において、前記チップ部品は複数であり、これらのチップ部品は１枚の前記両面配線基板上に設けられていることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記ベース部材上に前記半導体構成体が複数個相互に離間して設けられていることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する配線を有するものであることを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記半導体構成体は、配線の接続パッド部上に設けられた前記外部接続用電極としての接続パッドを有するものであることを特徴とする半導体装置。
  8. 請求項１に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  10. 請求項８に記載の発明において、前記最上層絶縁膜上に電子部品が前記最上層の上層配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  11. 請求項１に記載の発明において、前記最下層の下層配線の接続パッド部を除く部分を覆う最下層絶縁膜を有することを特徴とする半導体装置。
  12. 請求項１１に記載の発明において、前記最下層絶縁膜下に電子部品が前記最下層の下層配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  13. 請求項１に記載の発明において、前記最上層の上層配線と前記最下層の下層配線とのうちのいずれか一方の配線の一部によって外部接続端子が形成されていることを特徴とする半導体装置。
  14. 上面に少なくとも複数組の接続端子を有するベース部材上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記ベース部材上に複数のチップ部品を前記接続端子に接続させて配置する工程と、
    前記半導体構成体の周囲における前記ベース部材上に絶縁層を前記チップ部品を覆うように形成する工程と、
    前記半導体構成体および前記絶縁層上に少なくとも１層の上層配線を前記半導体構成体の前記外部接続用電極に接続させて形成する工程と、
    前記ベース部材下に少なくとも１層の下層配線を前記接続端子に接続させて形成する工程と、
    前記絶縁層および前記ベース部材に形成された貫通孔内に前記上層配線の少なくとも一部と前記下層配線の少なくとも一部とを接続する上下導通部を形成する工程と、
    前記半導体構成体間における前記絶縁層および前記ベース部材を切断して、前記半導体構成体が少なくとも１つ含まれ、且つ、前記チップ部品が少なくとも１つ含まれる半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記チップ部品の配置工程は、前記チップ部品が搭載された両面配線基板を前記ベース部材上に前記接続端子に接続されて配置する工程であることを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記両面配線基板は１枚であることを特徴とする半導体装置の製造方法。
  17. 請求項１４に記載の発明において、前記切断は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
  18. 請求項１４に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置の製造方法。
  19. 請求項１４に記載の発明において、前記最上層の上層配線と前記最下層の下層配線とのうちのいずれか一方の配線の一部によって外部接続用接続端子を形成することを特徴とする半導体装置の製造方法。
JP2003428530A 2003-12-25 2003-12-25 半導体装置およびその製造方法 Pending JP2005191157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003428530A JP2005191157A (ja) 2003-12-25 2003-12-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003428530A JP2005191157A (ja) 2003-12-25 2003-12-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005191157A true JP2005191157A (ja) 2005-07-14

Family

ID=34787460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003428530A Pending JP2005191157A (ja) 2003-12-25 2003-12-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005191157A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294611A (ja) * 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2009054666A (ja) * 2007-08-24 2009-03-12 Casio Comput Co Ltd 半導体装置およびその製造方法
WO2022196188A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像装置の製造方法、および電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294611A (ja) * 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2009054666A (ja) * 2007-08-24 2009-03-12 Casio Comput Co Ltd 半導体装置およびその製造方法
US8063490B2 (en) 2007-08-24 2011-11-22 Casio Computer Co., Ltd. Semiconductor device including semiconductor constituent
WO2022196188A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像装置の製造方法、および電子機器

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4093186B2 (ja) 半導体装置の製造方法
JP4609317B2 (ja) 回路基板
KR101131288B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006173232A (ja) 半導体装置およびその製造方法
US20020020916A1 (en) Semiconductor package and method for producing the same
WO2008111546A2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
JP4157829B2 (ja) 半導体装置およびその製造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP4513302B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP2005191157A (ja) 半導体装置およびその製造方法
JP2006173234A (ja) 半導体装置およびその製造方法
JP4209341B2 (ja) 半導体装置およびその製造方法
JP3979404B2 (ja) 半導体装置
JP4341484B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP4977169B2 (ja) 半導体装置およびその製造方法
JP2007035989A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317