JP4209341B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4209341B2
JP4209341B2 JP2004040837A JP2004040837A JP4209341B2 JP 4209341 B2 JP4209341 B2 JP 4209341B2 JP 2004040837 A JP2004040837 A JP 2004040837A JP 2004040837 A JP2004040837 A JP 2004040837A JP 4209341 B2 JP4209341 B2 JP 4209341B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
layer
semiconductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004040837A
Other languages
English (en)
Other versions
JP2005235881A (ja
Inventor
一郎 三原
利浩 城戸
祐司 根岸
裕康 定別当
裕 吉野
圭男 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004040837A priority Critical patent/JP4209341B2/ja
Publication of JP2005235881A publication Critical patent/JP2005235881A/ja
Application granted granted Critical
Publication of JP4209341B2 publication Critical patent/JP4209341B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、シリコン基板のサイズ外にも外部接続用接続パッド部としての半田ボールを備えるため、上面に複数の接続パッドを有するシリコン基板をベース板の上面に設け、シリコン基板の周囲におけるベース板の上面に絶縁層を設け、シリコン基板および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線をシリコン基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分を最上層絶縁膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献１参照）。
特開２００３−２９８００５号公報
ところで、上記従来の半導体装置では、半田ボールを介して回路基板上に搭載されるが、当該回路基板上に他の必要な電子部品、例えば、コンデンサや抵抗等のチップ部品を搭載する場合、これらが平面的に配置されるため、回路基板を含む全体としての小型化に限界があった。
そこで、この発明は、回路基板を含む全体としてのより一層の小型化を図ることができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、半導体構成体の周囲におけるベース部材上に設けられた絶縁層内に電子部品を埋め込んだことを特徴とするものである。
この発明によれば、半導体構成体の周囲におけるベース部材上に設けられた絶縁層内はデッドスペースであるため、このデッドスペース内に電子部品を埋め込むと、回路基板を含む全体としてのより一層の小型化を図ることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板（ベース部材）１を備えている。ベース板１の上面には銅箔からなる上面配線２が設けられ、下面には銅箔からなる下面配線３が設けられている。この場合、上面配線２はべたパターンからなるグラウンド配線であり、下面配線３はべたパターンからなる電源配線であるが、その逆であってもよい。
上面配線２の上面の所定の箇所には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体４の下面がダイボンド材からなる接着層５を介して接着されている。この場合、半導体構成体４は、後述する配線１３、柱状電極１４、封止膜１５を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線１３、柱状電極１４、封止膜１５を形成した後、ダイシングにより個々の半導体構成体４を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体４の構成について説明する。
半導体構成体４はシリコン基板（半導体基板）６を備えている。シリコン基板６の下面は接着層５を介してベース板１の上面に接着されている。シリコン基板６の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド７が集積回路に接続されて設けられている。接続パッド７の中央部を除くシリコン基板６の上面には酸化シリコン等からなる絶縁膜８が設けられ、接続パッド７の中央部は絶縁膜８に設けられた開口部９を介して露出されている。
絶縁膜８の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜１０が設けられている。この場合、絶縁膜８の開口部９に対応する部分における保護膜１０には開口部１１が設けられている。保護膜１０の上面には銅等からなる下地金属層１２が設けられている。下地金属層１２の上面全体には銅からなる配線１３が設けられている。下地金属層１２を含む配線１３の一端部は、両開口部９、１１を介して接続パッド７に接続されている。
配線１３の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１４が設けられている。配線１３を含む保護膜１０の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１５がその上面が柱状電極１４の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体４は、シリコン基板６、接続パッド７、絶縁膜８を含み、さらに、保護膜１０、配線１３、柱状電極１４、封止膜１５を含んで構成されている。
半導体構成体４の周囲における、上面配線２を含むベース板１の上面には方形枠状の絶縁層１６が設けられている。絶縁層１６は、補強材を含む熱硬化性樹脂からなるものであり、熱硬化性樹脂としてはエポキシ系樹脂等が適し、また、補強材としては、例えば、ガラス布等の基材とされる材料、あるいは、シリカ、アルミナ、マイカ、ケイ酸カリウム、水酸化アルミニウム、硫酸バリウム、ガラス等の無機材料、またはアラミド、ＬＣＰ、ゴム、その他機能性プラスチック等の有機材料からなる粒状または柱状のフィラーとされる材料が適している。
絶縁層１６の上面には両面配線構造の配線板１７が設けられている。配線板１７は、ガラス布基材エポキシ樹脂等からなる方形枠状の絶縁基板１８を備えている。すなわち、絶縁基板１８には、半導体構成体４のサイズよりもやや大きいサイズの開口部１９が設けられている。絶縁基板１８には一対で１組の貫通孔２０が複数組設けられている。絶縁基板１８の下面には、貫通孔２０を塞ぐように、下面側下地銅箔２１、銅からなる下面側下地金属層２２および銅からなる下面側接続端子（接続パッド部）２３が設けられている。絶縁基板１８の上面には上面側下地銅箔２４、銅からなる上面側下地金属層２５および銅からなる上面側接続端子（接続パッド部）２６が貫通孔２０を介して下面側下地銅箔２１および下面側下地金属層２２を含む下面側接続端子２３に接続されて設けられている。
下面側接続端子２３の中央部を除く絶縁基板１８の下面にはソルダーレジスト等からなるオーバーコート膜２７が設けられ、下面側接続端子２３の中央部はオーバーコート膜２７に設けられた開口部２８を介して露出されている。オーバーコート膜２７の下面にはコンデンサや抵抗等からなるチップ部品２９が半田３０を介して一対で１組の下面側接続端子２３に接続されて設けられている。
そして、配線板１７は、その開口部１９内に半導体構成体４を収納した状態で、半導体構成体４の周囲における絶縁層１６の上面に設けられている。この場合、半導体構成体４の周囲における配線板１７の開口部１９内は絶縁層１６の一部によって充填されている。また、半田３０を含むチップ部品２９は絶縁層１６内に埋め込まれている。
半導体構成体４、絶縁層１６および配線板１７の上面には上層絶縁膜３１がその上面を平坦とされて設けられている。上層絶縁膜３１は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたもの、あるいは、ガラス布等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させたものからなっている。
柱状電極１４および上面側接続端子２６の上面中央部に対応する部分における上層絶縁膜３１には開口部３２、３３が設けられている。上層絶縁膜３１の上面には銅等からなる上層下地金属層３４が設けられている。上層下地金属層３４の上面全体には銅からなる上層配線３５が設けられている。上層下地金属層３４を含む上層配線３５は、上層絶縁膜３１の開口部３２を介して柱状電極１４の上面に接続され、また、上層絶縁膜３１の開口部３３を介して上面側接続端子２６の上面に接続されている。
上層配線３５を含む上層絶縁膜３１の上面にはソルダーレジスト等からなる最上層絶縁膜３６が設けられている。上層配線３５の接続パッド部に対応する部分における最上層絶縁膜３６には開口部３７が設けられている。開口部３７内およびその上方には半田ボール３８が上層配線３５の接続パッド部に接続されて設けられている。複数の半田ボール３８は、最上層絶縁膜３６上にマトリクス状に配置されている。
下面配線３を含むベース板１の下面には上層絶縁膜３１と同一の材料からなる下層絶縁膜４１がその下面を平坦とされて設けられている。下層絶縁膜４１の下面には銅等からなる下層下地金属層４２が設けられている。下層下地金属層４２の下面全体には銅からなる下層配線４３が設けられている。下層配線４３を含む下層絶縁膜４１の下面にはソルダーレジスト等からなる最下層絶縁膜４４が設けられている。
上層下地金属層３４を含む上層配線３５の一部と下層下地金属層４２を含む下層配線４３の一部とは、上層絶縁膜３１、配線板１７、絶縁層１６、上面配線２および下面配線３を含むベース板１および下層絶縁膜４１の所定の箇所に設けられた貫通孔４５の内壁面に設けられた銅からなる下地金属層４６ａと銅層４６ｂとからなる上下導通部４６を介して接続されている。この場合、上面配線２および下面配線３は上下導通部４６に接続されている。また、上下導通部４６内にはソルダーレジスト等からなる充填材４７が充填されている。
そして、この半導体装置では、半導体構成体４の周囲におけるベース板１上に設けられた絶縁層２内の上下導通部４６を除く部分はデッドスペースであるため、このデッドスペース内にチップ部品２９を埋め込むと、回路基板を含む全体としてのより一層の小型化を図ることができる。
ところで、ベース板１のサイズを半導体構成体４のサイズよりもある程度大きくしているのは、シリコン基板６上の接続パッド７の数の増加に応じて、半田ボール３８の配置領域を半導体構成体４のサイズよりもある程度大きくし、これにより、上層配線３５の接続パッド部（最上層絶縁膜３６の開口部３７内の部分）のサイズおよびピッチを柱状電極１４のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層配線３５の接続パッド部は、半導体構成体４に対応する領域のみでなく、半導体構成体４の周側面の外側に設けられた絶縁層１６に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール３８のうち、少なくとも最外周の半田ボール３８は半導体構成体４よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体４の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）６上にアルミニウム系金属等からなる接続パッド７、酸化シリコン等からなる絶縁膜８およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜１０が設けられ、接続パッド７の中央部が絶縁膜８および保護膜１０に形成された開口部９、１１を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板６には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド７は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部９、１１を介して露出された接続パッド７の上面を含む保護膜１０の上面全体に下地金属層１２を形成する。この場合、下地金属層１２は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１２の上面にメッキレジスト膜５１をパターン形成する。この場合、配線１３形成領域に対応する部分におけるメッキレジスト膜５１には開口部５２が形成されている。次に、下地金属層１２をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５１の開口部５２内の下地金属層１２の上面に配線１３を形成する。次に、メッキレジスト膜５１を剥離する。
次に、図４に示すように、配線１３を含む下地金属層１２の上面にメッキレジスト膜５３をパターン形成する。この場合、柱状電極１４形成領域に対応する部分におけるメッキレジスト膜５３には開口部５４が形成されている。次に、下地金属層１２をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５３の開口部５４内の配線１３の接続パッド部上面に柱状電極１４を形成する。次に、メッキレジスト膜５３を剥離し、次いで、配線１３をマスクとして下地金属層１２の不要な部分をエッチングして除去すると、図５に示すように、配線１３下にのみ下地金属層１２が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１４および配線１３を含む保護膜１０の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１５をその厚さが柱状電極１４の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１４の上面は封止膜１５によって覆われている。
次に、封止膜１５および柱状電極１４の上面側を適宜に研磨し、図７に示すように、柱状電極１４の上面を露出させ、且つ、この露出された柱状電極１４の上面を含む封止膜１５の上面を平坦化する。ここで、柱状電極１４の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１４の高さにばらつきがあるため、このばらつきを解消して、柱状電極１４の高さを均一にするためである。
次に、図８に示すように、シリコン基板６の下面全体に接着層５を接着する。接着層５は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板６に固着する。次に、シリコン基板６に固着された接着層５をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示すように、シリコン基板６の下面に接着層５を有する半導体構成体４が複数個得られる。
このようにして得られた半導体構成体４では、シリコン基板６の下面に接着層５を有するため、ダイシング工程後に各半導体構成体４のシリコン基板６の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体４のシリコン基板６の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
次に、図１に示すチップ部品２９を含む配線板１７の製造方法の一例について説明する。まず、図１０に示すように、図１に示す完成された配線板１７を複数枚形成することが可能な面積を有する絶縁基板１８を用意する。絶縁基板１８は、限定する意味ではないが、例えば、平面方形状である。この場合、絶縁基板１８の下面および上面には銅箔２１、２４がラミネートされている。次に、図１１に示すように、パンチング、あるいは、ドリルまたはルーター加工により、銅箔２１、２４を含む絶縁基板１８に方形状の開口部１９を形成する。次に、レーザビームを照射するレーザ加工により、銅箔２４を含む絶縁基板１８に貫通孔２０を形成する。
次に、図１２に示すように、開口部１９および貫通孔２０内を含む銅箔２１、２４の表面全体に、銅の無電解メッキにより、下地金属層５５を形成する。次に、下地金属層５５をメッキ電流路として銅の電解メッキを行なうことにより、下地金属層５５の表面全体に銅層５６を形成する。次に、フォトリソグラフィ法により、銅箔２１、２４および下地金属層５５を含む銅層５６をパターニングすると、図１３に示すように、絶縁基板１８の下面に下面側下地銅箔２１および下面側下地金属層２２を含む下面側接続端子２３とが形成され、また、貫通孔２０内を含む絶縁基板１８の上面に上面側下地銅箔２４および上面側下地金属層２５を含む上面側接続端子２６が形成される。
なお、ここでは、絶縁基板の上下面に相互に導通された接続端子を形成する方法として、絶縁基板１８の上面および下面に銅箔２１、２４がラミネートされている銅箔付き基板を加工する場合で説明したが、銅箔を有していない絶縁基板を用いて形成することも可能である。すなわち、銅箔を有していない基板に開口部１９および貫通孔２０を形成し、無電解メッキにより、下地金属層を形成し、次に、下地金属層をメッキ電流路として電解メッキを行い、この後、フォトリソグイラフィ技術を用いて、上面側接続端子と下面側接続端子を形成すればよい。
次に、図１４に示すように、スクリーン印刷法やスピンコーティング法等により、下面側接続端子２３を含む絶縁基板１８の下面にソルダーレジスト等からなるオーバーコート膜２７を形成する。この場合、下面側接続端子２３の中央部に対応する部分におけるオーバーコート膜２７には開口部２８が形成されている。次に、オーバーコート膜２７の下面にコンデンサや抵抗等からなるチップ部品２９を半田３０を介して一対で１組の下面側接続端子２３に接続させて搭載する。かくして、複数組のチップ部品２９が搭載された集合配線板１７ａが得られる。
次に、上記のようにして得られた半導体構成体４および集合配線板１７ａを用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１５に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、限定する意味ではないが、例えば、平面方形状である。この場合、ベース板１の上下面には、ベース板１の上下面にラミネートされた銅箔をフォトリソグラフィ法によりパターニングすることにより、上面配線２および下面配線３が形成されている。
次に、上面配線２の上面の所定の複数箇所にそれぞれ半導体構成体４のシリコン基板６の下面に接着された接着層５を接着する。ここでの接着は、加熱加圧により、接着層５を本硬化させる。次に、半導体構成体４の周囲における、上面配線２を含むベース板１の上面に、格子状の２枚の絶縁層形成用シート１６ａ、１６ｂをピン等で位置決めしながら積層して配置する。
格子状の絶縁層形成用シート１６ａ、１６ｂは、補強材を含む熱硬化性樹脂からなり、例えば、ガラス布等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工により複数の方形状の開口部６１を形成することにより得られる。なお、上側の絶縁層形成用シート１６ｂのチップ部品２９配置領域に対応する部分には、半田３０を含むチップ部品２９のサイズよりもやや大きめのサイズの開口部６２が上記パンチング、あるいは、ドリルまたはルーター加工により形成されている。
次に、上側の絶縁層形成用シート１６ｂの上面に集合配線板１７ａをピン等で位置決めしながら配置するとともに、その下面に搭載された半田３０を含むチップ部品２９を上側の絶縁層形成用シート１６ｂの開口部６２内に位置させる。なお、絶縁層形成用シート１６ａ、１６ｂおよび集合配線板１７ａを配置した後に半導体構成体４を配置するようにしてもよい。
ここで、絶縁層形成用シート１６ａ、１６ｂの開口部６１のサイズは、集合配線板１７ａの開口部１９のサイズとほぼ同じであり、半導体構成体４のサイズよりもやや大きくなっている。このため、絶縁層形成用シート１６ａ、１６ｂおよび集合配線板１７ａと半導体構成体４との間には隙間６３が形成されている。
なお、上側の絶縁層形成用シート１６ｂのみに開口部６２を形成しているが、チップ部品２９の厚さが上側の絶縁層形成用シート１６ｂの厚さよりも厚い場合には、下側の絶縁層形成用シート１６ａにも同様の開口部を形成するようにしてもよい。また、絶縁層形成用シート１６ａ、１６ｂとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、絶縁層形成用シートは、上述の如く、２層であってもよいが、１層または３層以上であってもよい。
次に、集合配線板１７ａの上面に上層絶縁膜形成用シート３１ａを配置し、また、下面配線３を含むベース板１の下面に下層絶縁膜形成用シート４１ａを配置する。上層絶縁膜形成用シート３１ａおよび下層絶縁膜形成用シート４１ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強剤を混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
次に、図１６に示すように、一対の加熱加圧板６４、６５を用いて上下から上層絶縁膜形成用シート３１ａ、絶縁層形成用シート１６ａ、１６ｂおよび下層絶縁膜形成用シート４１ａを加熱加圧する。すると、絶縁層形成用シート１６ａ、１６ｂ中の溶融された熱硬化性樹脂が押し出されて、図１５に示す隙間６３に充填され、その後の冷却により、半導体構成体４の周囲における、上面配線２を含むベース板１の上面に絶縁層１６が形成される。
また、半導体構成体４の周囲における絶縁層１６の上面に集合配線板１７ａが固着され、且つ、半田３０を含むチップ部品２９が絶縁層１６内に埋め込まれる。この場合、絶縁層形成用シート１６ａ、１６ｂ中の溶融された熱硬化性樹脂が隙間６３内に押し出されることにより、絶縁層１６の厚さが、加圧加熱前より薄くなり、集合配線板１７ａに形成された上面側接続端子２６の上面が半導体構成体４の上面とほぼ同一平面となる。また、半導体構成体４、絶縁層１６および集合配線板１７ａの上面に上層絶縁膜３１が形成される。さらに、下面配線３を含むベース板１の下面に下層絶縁膜４１が形成される。
この場合、上層絶縁膜３１の上面は、上側の加熱加圧板６４の下面によって押さえ付けられるため、平坦面となる。また、下層絶縁膜４１の下面は、下側の加熱加圧板６５の上面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜３１の上面および下層絶縁膜４１の下面を平坦化するための研磨工程は不要である。
次に、図１７に示すように、レーザビームを照射するレーザ加工により、柱状電極１４および上面側接続端子２６の上面中央部に対応する部分における上層絶縁膜３１に開口部３２、３３を形成する。また、メカニカルドリルを用いて、上層絶縁膜３１、集合配線板１７ａ、絶縁層１６、ベース板１および下層絶縁膜４１の所定の箇所に貫通孔４５を形成する。次に、必要に応じて、開口部３２、３３内および貫通孔４５内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１８に示すように、開口部３２、３３を介して露出された柱状電極１４および上面側接続端子２６の上面を含む上層絶縁膜３１の上面全体、下層絶縁膜４１の下面全体および貫通孔４５の内壁面に、銅の無電解メッキにより、上層下地金属層３４、下層下地金属層４２および下地金属層４６ａを形成する。次に、下地金属層３４、４２、４６ａをメッキ電流路として銅の電解メッキを行なうことにより、下地金属層３４、４２、４６ａの表面全体に上層配線形成用層３５ａ、下層配線形成用層４３ａおよび銅層４６ｂを形成する。
次に、上層配線形成用層３５ａの上面の上層配線３５形成領域に対応する部分に上層レジスト膜６６をパターン形成し、また、下層配線形成用層４３ａの下面の下層配線４３形成領域に対応する部分に下層レジスト膜６７をパターン形成する。この場合、貫通孔４５の部分の上下は上層レジスト膜６６および下層レジスト膜６７によって覆われている。
次に、上層レジスト膜６６をマスクとして上層配線形成用層３５ａおよび上層下地金属層３４の不要な部分をエッチングして除去し、且つ、下層レジスト膜６７をマスクとして下層配線形成用層４３ａおよび下層下地金属層４２の不要な部分をエッチングして除去すると、図１９に示すように、上層レジスト膜６６下にのみ上層配線３５および上層下地金属層３４が残存され、且つ、下層レジスト膜６７上にのみ下層配線４３および下層下地金属層４２が残存される。また、この状態では、貫通孔４５内に下地金属層４６ａと銅層４６ｂとからなる上下導通部４６が形成されている。次に、両レジスト膜６６、６７を剥離する。
次に、図２０に示すように、スクリーン印刷法やスピンコーティング法等により、上層配線３５を含む上層絶縁膜３１の上面全体にソルダーレジスト等からなる最上層絶縁膜３６を形成し、また、下層配線４３を含む下層絶縁膜４１の下面全体にソルダーレジスト等からなる最下層絶縁膜４４を形成し、同時に、上下導通部４６内にソルダーレジスト等からなる充填材４７を充填する。この場合、上層配線３５の接続パッド部に対応する部分における最上層絶縁膜３６には開口部３７が形成されている。
次に、開口部３７内およびその上方に半田ボール３８を上層配線３５の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体４間において、最上層絶縁膜３６、上層絶縁膜３１、集合配線板１７ａ、絶縁層１６、ベース板１、下層絶縁膜４１および最下層絶縁膜４４を切断すると、図１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体４を配置するとともに、半導体構成体４の周囲におけるベース板１上に複数のチップ部品２９が搭載された集合配線板１７ａを配置し、複数の半導体構成体４および複数のチップ部品２９に対して、上層配線２４、下層配線４３、上下導通部４６および半田ボール３８の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１６に示す製造工程以降では、ベース板１と共に複数の半導体構成体４および複数のチップ部品２９を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図２１はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、第１に、配線板１７の上面に方形枠状の絶縁膜７１を設け、上層配線３５を上層絶縁膜３１および絶縁膜７１にレーザ加工により同時に形成された開口部３３を介して上面側接続端子２６に接続した点である。絶縁膜７１は、例えば、補強材を含む熱硬化性樹脂からなるプリプレグ材を硬化したものである。
第２に、配線板１７の絶縁基板１８の上面に配線２６ａを絶縁基板１８の開口部２０を介して下面側接続端子２３に接続させて形成するとともに、上層配線３５を上層絶縁膜３１および絶縁膜７１に形成された開口部３３を介して配線２６ａの接続パッド部に接続した点である。
第３に、ベース板１の上面に設けられた上面配線２を通常の配線パターンとし、ベース板１の下面に設けられた下面配線３ａ通常の配線パターンとし、上面配線２を上下導通部４６に接続させ、下面配線３を、上下導通部４６に接続させずに、ベース板１内に設けられた上下導通部４９を介して上面配線２に接続させた点である。この場合、下面配線３を上下導通部４６に接続させ、上面配線２を、上下導通部４６に接続させずに、ベース板１内に設けられた上下導通部４９を介して下面配線３に接続させるようにしてもよい。
図２１に示す半導体装置を製造する場合には、一例として、図１５に示す工程において、図２２に示すように、半導体構成体４の周囲における、上面配線２を含むベース板１の上面に、格子状で開口部６１、６２を有する絶縁層形成用シート１６ｂをピン等で位置決めしながら配置し、その上に格子状で開口部１９を有する集合配線板１７ａをピン等で位置決めしながら配置するとともに、その下面に搭載された半田３０を含むチップ部品２９を絶縁層形成用シート１６ｂの開口部６２内に位置させ、その上に格子状で開口部７２を有するプリプレグ材からなる絶縁膜形成用シート７１ａをピン等で位置決めしながら配置する。
以下の工程は、上記第１実施形態の場合とほぼ同じであるが、この実施形態の場合には、集合配線板１７ａをプリプレグ材により上下面から加熱加圧することになるので、集合配線板１７ａを一層確実に固定することができる。なお、配線板１７には複数個の電子部品を搭載することが可能であり、その場合、配線板１７に形成する配線は、絶縁基板１８の上面のみならず下面にも形成することが可能であり、配線の接続パッド部は上層配線３３と接続し易い任意の位置に形成することができる。
（第３実施形態）
図２３はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、一部の下層配線４３の接続パッド部に対応する部分における最下層絶縁膜４４に開口部７３を設け、最下層絶縁膜４４下にコンデンサや抵抗等からなるチップ部品７４を下層配線４３の接続パッド部に半田ボール７５を介して接続させて搭載し、また、最下層絶縁膜４４下に他の半導体構成体７６を下層配線４３の接続パッド部に半田ボール７７を介して接続させて搭載した点である。
この場合、他の半導体構成体７６は、詳細には図示していないが、ベアチップ、ＣＳＰ、ＢＧＡ(ball grid array)等のいずれであってもよく、シリコン等からなる半導体基板の上面には所定の機能の集積回路が設けられ、上周辺部にはアルミニウム系金属等からなる複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール７７が設けられた構造となっている。
（第４実施形態）
図２４はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置では、例えば、図１に示すものとほぼ同じものからなる第１の半導体ブロック８１上に第２、第３の半導体ブロック８２、８３が搭載されている。この場合、第１の半導体ブロック８１の下層配線４３下には外部接続用の半田ボール３８が設けられている。また、第２の半導体ブロック８２の下層配線４３下に設けられた半田ボール３８は、第１の半導体ブロック８１の上層配線３５の接続パッド部に接続されている。さらに、第３の半導体ブロック８３の下層配線４３下に設けられた半田ボール３８は、第２の半導体ブロック８２の上層配線３５の接続パッド部に接続されている。この場合、図示していないが、第３の半導体ブロック８３上にチップ部品や他の半導体構成体を搭載するようにしてもよい。
（その他の実施形態）
図１では、上層絶縁膜３１上に設ける上層配線を１層とし、下層絶縁膜４１下に設ける下層配線を１層としているが、これに限らず、上層絶縁膜３１上に設ける上層配線を２層以上とし、また、下層絶縁膜４１下に設ける下層配線を２層以上としてもよい。また、最上層絶縁膜上にチップ部品や他の半導体構成体等の電子部品を搭載し、最下層絶縁膜下に半田ボールを設けるようにしてもよい。また、絶縁層１６内に埋め込む電子部品は、チップ部品２９に限らず、ベアチップ等の半導体チップであってもよい。
また、上記実施形態では、互いに隣接する半導体構成体４間において切断したが、これに限らず、２個またはそれ以上の半導体構成体４を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、複数で１組の半導体構成体４は同種、異種のいずれであってもよい。
また、上記実施形態では、半導体構成体４は、外部接続用電極としての柱状電極１４を有するものとしたが、これに限らず、柱状電極および封止膜を有せず、外部接続用電極としての接続パッド部を有する配線１３を有し、且つ、配線１３の接続パッド部を除く部分を覆うオーバーコート膜を有するものであってもよい。
また、上記実施形態では、ベース板１の上下面に上面配線２および下面配線３を設けた場合について説明したが、これに限らず、上面配線２および下面配線３を有しない構造としてもよい。上面配線２および下面配線３を有しない構造とする場合には、ベース板１として、金属板単体あるいは絶縁板の片面または両面に金属箔がラミネートされたものを用いるようにしてもよい。
また、上記実施形態では、例えば、図１６に示すように、一対の加熱加圧板６４、６５を用いて上下から上層絶縁膜形成用シート３１ａ、絶縁層形成用シート１６ａ、１６ｂおよび下層絶縁膜形成用シート４１ａを加熱加圧する場合について説明したが、これに限らず、上層絶縁膜形成用シート３１ａおよび下層絶縁膜形成用シート４１ａを配置せずに、加熱加圧し、次いで、上層絶縁膜形成用シート３１ａおよび下層絶縁膜形成用シート４１ａを配置して加熱加圧するようにしてもよい。
また、上記実施形態では、下層配線４３と上層配線３５を接続する上下導通部４６は、内部空間にソルダーレジスト等からなる充填材４７を充填しているが、内部空間には、銅ペースト、銀ペースト、導電性樹脂等からなる導電材４３を充填してもよく、あるいは内部空間が形成されないように電界メッキ等により銅層４６ｂを形成してもよい。
また、図１では、下層配線４３を有し、且つ、上層配線３５の一部と下層配線４３の一部とを接続するための上下導通部４６を有するものとしたが、これに限らず、下層配線４３、上下導通部４６等を有しないものとしてもよい。また、上記実施形態では、絶縁層１６をプリプレグ材を用いて形成する場合について説明したが、これに限らず、例えば、熱硬化性樹脂からなる液状の材料をスクリーン印刷法、スピンコーティング法、ポッティング法等により形成するようにしてもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体構成体の製造に際し、当初用意したものの断面図。 図２に続く製造工程の断面図。 図３に続く製造工程の断面図。 図４に続く製造工程の断面図。 図５に続く製造工程の断面図。 図６に続く製造工程の断面図。 図７に続く製造工程の断面図。 図８に続く製造工程の断面図。 図１に示すチップ部品を含む配線板の製造に際し、当初用意したものの断面図。 図１０に続く製造工程の断面図。 図１１に続く製造工程の断面図。 図１２に続く製造工程の断面図。 図１３に続く製造工程の断面図。 図１に示す半導体装置の製造に際し、所定の工程の断面図。 図１５に続く製造工程の断面図。 図１６に続く製造工程の断面図。 図１７に続く製造工程の断面図。 図１８に続く製造工程の断面図。 図１９に続く製造工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図２１に示す半導体装置の製造に際し、所定の工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。 この発明の第４実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
４ 半導体構成体
５ 接着層
６ シリコン基板
７ 接続パッド
１３ 配線
１４ 柱状電極
１５ 封止膜
１６ 絶縁層
１７ 配線板
２３ 下面側接続端子（接続パッド部）
２６ 上面側接続端子（接続パッド部）
２９ チップ部品
３１ 上層絶縁膜
３５ 上層配線
３６ 最上層絶縁膜
３８ 半田ボール
４１ 下層絶縁膜
４３ 下層配線
４４ 最下層絶縁膜
４５ 貫通孔
４６ 上下導通部

Claims (25)

  1. ベース部材と、前記ベース部材上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、前記半導体構成体の周囲における前記ベース部材上に設けられた絶縁層と、前記半導体構成体に対応する部分に開口部を有し、該開口部内に前記半導体構成体を収納して前記絶縁層上に設けられた配線板と、前記配線板に設けられ、且つ、前記絶縁層内に埋め込まれた少なくとも１つの電子部品と、前記半導体構成体および前記配線板上に前記半導体構成体の外部接続用電極および前記配線板の接続パッド部に接続されて設けられ、且つ、接続パッド部を有する少なくとも１層の上層配線とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記配線板は両面配線板であることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記電子部品はチップ部品であることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記絶縁層は補強材を含む熱硬化性樹脂からなることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記配線板上に絶縁膜が設けられていることを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記絶縁膜は補強材を含む熱硬化性樹脂からなることを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置。
  8. 請求項１に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  10. 請求項１に記載の発明において、前記ベース部材下に少なくとも１層の下層配線が設けられていることを特徴とする半導体装置。
  11. 請求項１０に記載の発明において、前記ベース部材、前記絶縁層および前記配線板に設けられた貫通孔内に上下導通部が前記上層配線の少なくとも一部と前記下層配線の少なくとも一部とを接続するように設けられていることを特徴とする半導体装置。
  12. 請求項１１に記載の発明において、前記最下層の下層配線の接続パッド部を除く部分を覆う最下層絶縁膜を有することを特徴とする半導体装置。
  13. 請求項１２に記載の発明において、前記最下層絶縁膜下に電子部品が前記最下層の下層配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  14. 請求項１２に記載の発明において、前記最下層の下層配線の接続パッド部下に半田ボールが設けられていることを特徴とする半導体装置。
  15. 請求項１４に記載の発明において、前記最上層絶縁膜上に電子部品が前記最上層の上層配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  16. ベース部材上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記半導体構成体の周囲における前記ベース部材上に絶縁層を形成し、且つ、前記各半導体構成体に対応する部分に開口部を有する配線板をその各開口部内に前記各半導体構成体を収納して前記絶縁層上に配置するとともに、前記配線板に設けられた電子部品を前記絶縁層内に埋め込む工程と、
    前記半導体構成体および前記配線板上に少なくとも１層の上層配線を前記半導体構成体の前記外部接続用電極および前記配線板の接続パッド部に接続させて形成する工程と、
    前記半導体構成体間における前記ベース部材、前記絶縁層および前記配線板を切断して、前記半導体構成体が少なくとも１つ含まれ、且つ、前記電子部品が少なくとも１つ含まれる半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  17. 請求項１６に記載の発明において、前記配線板は両面配線板であることを特徴とする半導体装置の製造方法。
  18. 請求項１６に記載の発明において、前記電子部品はチップ部品であることを特徴とする半導体装置の製造方法。
  19. 請求項１６に記載の発明において、前記絶縁層を補強材を含む熱硬化性樹脂によって形成することを特徴とする半導体装置の製造方法。
  20. 請求項１９に記載の発明において、前記絶縁層を形成するための前記補強材を含む熱硬化性樹脂は１層または複数層であり、且つ、そのうちの少なくとも最上層の補強材を含む熱硬化性樹脂に前記電子部品を収納するための開口部が形成されていることを特徴とする半導体装置の製造方法。
  21. 請求項１６に記載の発明において、前記配線板を前記絶縁層上に配置するとともに、前記配線板に設けられた前記電子部品を前記絶縁層内に埋め込む工程は、前記配線板上に、前記各半導体構成体に対応する部分に開口部を有する絶縁膜をその各開口部内に前記各半導体構成体を収納して形成する工程を含むことを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の発明において、前記絶縁膜を補強材を含む熱硬化性樹脂によって形成することを特徴とする半導体装置の製造方法。
  23. 請求項１６に記載の発明において、前記ベース部材下に少なくとも１層の下層配線を形成する工程を有することを特徴とする半導体装置の製造方法。
  24. 請求項２３に記載の発明において、前記ベース部材、前記絶縁層および前記配線板に形成された貫通孔内に前記上層配線の少なくとも一部と前記下層配線の少なくとも一部とを接続する上下導通部を形成する工程を有することを特徴とする半導体装置の製造方法。
  25. 請求項１６に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置の製造方法。
JP2004040837A 2004-02-18 2004-02-18 半導体装置およびその製造方法 Expired - Lifetime JP4209341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004040837A JP4209341B2 (ja) 2004-02-18 2004-02-18 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004040837A JP4209341B2 (ja) 2004-02-18 2004-02-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005235881A JP2005235881A (ja) 2005-09-02
JP4209341B2 true JP4209341B2 (ja) 2009-01-14

Family

ID=35018542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004040837A Expired - Lifetime JP4209341B2 (ja) 2004-02-18 2004-02-18 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4209341B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186942A (ja) * 2007-01-29 2008-08-14 Cmk Corp 半導体素子内蔵型プリント配線板とその製造方法

Also Published As

Publication number Publication date
JP2005235881A (ja) 2005-09-02

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP4093186B2 (ja) 半導体装置の製造方法
JP4012496B2 (ja) 半導体装置
JP3925809B2 (ja) 半導体装置およびその製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
JP4285707B2 (ja) 半導体装置
JP4157829B2 (ja) 半導体装置およびその製造方法
JP2005142466A (ja) 半導体装置およびその製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
JP4062305B2 (ja) 半導体装置の製造方法
JP4209341B2 (ja) 半導体装置およびその製造方法
JP4513302B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP4316623B2 (ja) 半導体装置の製造方法
JP4442181B2 (ja) 半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP3979404B2 (ja) 半導体装置
JP4341484B2 (ja) 半導体装置およびその製造方法
JP4042741B2 (ja) 半導体装置の製造方法
JP2006147835A (ja) 半導体装置
JP2007035989A (ja) 半導体装置
JP3955059B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080602

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081017

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4209341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term