JPH0756887B2 - 半導体パッケージ及びそれを用いたコンピュータ - Google Patents

半導体パッケージ及びそれを用いたコンピュータ

Info

Publication number
JPH0756887B2
JPH0756887B2 JP8125888A JP8125888A JPH0756887B2 JP H0756887 B2 JPH0756887 B2 JP H0756887B2 JP 8125888 A JP8125888 A JP 8125888A JP 8125888 A JP8125888 A JP 8125888A JP H0756887 B2 JPH0756887 B2 JP H0756887B2
Authority
JP
Japan
Prior art keywords
cap
substrate
package
electrode portion
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8125888A
Other languages
English (en)
Other versions
JPH01253942A (ja
Inventor
明 田中
一二 山田
広一 井上
英夫 荒川
正英 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8125888A priority Critical patent/JPH0756887B2/ja
Priority to US07/331,802 priority patent/US5097318A/en
Priority to DE1989620767 priority patent/DE68920767T2/de
Priority to EP19890105868 priority patent/EP0336359B1/en
Publication of JPH01253942A publication Critical patent/JPH01253942A/ja
Publication of JPH0756887B2 publication Critical patent/JPH0756887B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子を搭載したパツケージの構造に関
する。
〔従来の技術〕
半導体集積回路は、近年ますます高密度化、高集積化
し、LSIチツプは大型化の傾向が著しい。その発熱密度
も増加の一途をたどつている。このような状況に対応す
るため、外部接続用端子がパツケージ基板の一方の面に
格子状に多数配列されたピングリツトアレーパツケージ
が多く用いられている。
一般的なピングリツトアレーの構造は、チツプ搭載方法
から２つの方式に大別される。いわゆるキヤビテイアツ
プ型とキヤビテイダウン型である。キヤビテイアツプ型
は、第２図に示されるようにチツプを搭載したチツプキ
ヤリアが上向きになつている構造である。キヤビテイダ
ウン型は、第３図に示されるようにチツプを搭載したチ
ツプキヤリアが下向きになつている構造である。
第２図に示されるキヤビテイアツプ型パツケージの構成
を説明する。チツプ１は、絶縁性ベース基板６に固着さ
れている。電気的接続はチツプ１からワイヤーボンデイ
ング２等により絶縁性ベース基板６上の電極部（図示せ
ず）へ接続され、絶縁性ベース基板６中の導電層４を通
り、ピン状の外部接続用端子５につながつている。第２
図中では絶縁性ベース基板６に多層板を用いて基板内で
配線を拡大しているが、絶縁性ベース基板６上に薄膜等
により配線を拡大し絶縁性ベース基板６中に垂直に形成
した導電部を介して外部接続用端子５につなげる構造も
取り得る。パツケージの気密性は、LSIチツプの正確な
動作等の信頼性の上から重要である。パツケージの気密
性をとるため、前記のチツプを搭載した絶縁性ベース基
板６に絶縁性キヤツプ基板８をはんだ等により封止し、
外部雰囲気を遮断する。このような構造のパツケージに
おいて、チツプ１より発生した熱は、チツプ固着層３を
通して絶縁性ベース基板６に伝わる。パツケージは外部
接続用端子ピンを介してプリント基板に挿入固定され
る。ベース基板とプリント基板の間は数mmしかない。こ
のため、強制空冷によつてもベース基板の下からの冷却
は僅かである。よつて、絶縁性ベース基板６内で熱は広
がりパツケージ封止層７を介して絶縁性キヤツプ基板８
に伝わる。さらに絶縁性ベース基板６に固着されたフイ
ン９へ伝わり放熱される。
次に第３図に示されるキヤビテイダウン型パツケージの
構成を示す。チツプ１は絶縁性ベース基板６に固着され
ている。電気的接続はチツプ１からワイヤーボンデイン
グ２等により絶縁性キヤツプ基板８上の電極部（図示せ
ず）へ接続され、絶縁性キヤツプ基板８中の導電層４を
通り、ピン状の外部接続用端子５につながつている。パ
ツケージの気密性をとるため、前記の導電層４を含んだ
絶縁性キヤツプ基板８に封止用キヤツプ12をはんだ等に
より封止する。このような構造のパツケージにおいて、
チツプ１より発生した熱は、チツプ固着層３を通して絶
縁性ベース基板６に伝わる。絶縁性ベース基板６内で熱
は広がり、固着されたフイン９へ伝わり放熱される。
近年、特開昭62-106635において示されるように絶縁性
キヤツプ基板内が多層でない構造も提示されてきてい
る。この構造は、チツプが搭載されている絶縁ベース性
基板上で配線を拡大し配線端上に外部接続端子用ピンを
立てる。貫通孔を多数有する絶縁性キヤツプ基板を用意
する。貫通孔に絶縁性ベース性基板上の外部接続端子用
ピンを通して絶縁性キヤツプ基板をはめ込み、絶縁性ベ
ース基板の外周部を固着し封止するとともに、外部接続
端子用ピンを通した貫通孔をはんだ、樹脂等で封止す
る。
更に、特開昭62-9649号公報には、半導体素子搭載基板
に配線層が形成され、半導体素子を封止するキヤツプが
配線層を横断した構造で設けられ、配線層はキヤツプに
よつて一部封止されているが、全部は被われておらず、
他の手段で被う必要がある。
〔発明が解決しようとする課題〕
以上のような半導体素子用パツケージにおいて、第２図
で示されるようなキヤビテイアツプ型構造では、チツプ
から発生した熱は前述したようにチツプ固着層3,絶縁性
基板4,パツケージ封止層7,キヤツプ８及びフイン９を経
なければならず伝熱経路が長い。このため、冷却効率が
悪く熱抵抗が大きい構造となつており、近年富に高密度
化、高集積化された高発熱密度を有するチツプを搭載す
ることが困難になつてきていると言う問題があつた。一
方、第３図で示されるようなキヤビテイダウン型構造で
は、チツプから発生した熱は前述したようにチツプ固着
層3,絶縁性基板６及びフイン９を経て放熱される。よつ
て、封止層及びキヤツプ部の伝熱経路が省略されるため
キヤビテイアツプ型構造と比較して伝熱経路が短く熱的
には有利である。しかし、チツプが下向きに付いている
ため、チツプから外部接続用端子ピン５までの電気的接
続がキヤビテイアツプ型構造と比較して複雑となる。ま
た、チツプと外部接続用端子とが同じ側にあるためワイ
ヤボンデイングがしにくい等組立にも工夫が必要とな
る。また、構造上チツプから直接チツプ上にワイヤーボ
ンデイングをするため、配線を拡大するのにキヤツプを
多層にしなければならなかつた。また、パツケージとし
て気密性を保つためのキヤツプ10の部分には外部接続端
子ピン５が設置できないためキヤビテイアツプ型構造と
比較して外部接続端子ピン設置可能面積が小さい。この
ようにキヤビテイダウン型は構造が複雑化するとともに
その構造に起因して電送速度が低下する。電送速度は誘
電率が大きくなるほど遅くなる。このことよりプラスチ
ツクスに比べて誘電率が大きいセラミツクスの中を通過
する距離が長い従来のキヤビテイダウン型構造はキヤビ
テイアツプ型構造に比べて電送特性において劣つてい
る。よつて、従来のキヤビテイダウン型構造では、近年
の益々の高速化の要求に十分に対処できないと言う問題
があつた。また、電送速度がキヤビテイアツプ型と同等
になると思われる特開昭62-106635に示されているキヤ
ビテイダウン型構造においては、貫通孔に外部接続用端
子ピンを通す工程及びピンを通した後の貫通孔の封止等
製造工程上複雑となると言う問題があつた。更に、特開
昭62-9649では配線層が全体にわたつて被われない問題
がある。
本発明の目的は、上記の問題を解消し、大発熱量のチツ
プ搭載が可能で且つ高速電送特性を有する半導体素子用
パツケージを提供することにある。
本発明の他の目的は半導体素子の気密封止ができるとと
もに外部接続用端子を設けることのできる半導体パツケ
ージ用セラミツクキヤツプを提供するにある。
本発明の他の目的は、高速処理が出来るコンピユータを
提供するにある。
〔課題を解決するための手段〕
本発明は、半導体素子が搭載され、主表面上のみに配線
層を有する電気絶縁性基板と、前記半導体素子及び前記
配線層を封止するキャツプと、前記キャツプの外表面に
位置する外部接続用端子と、前記キャツプの内表面に位
置する電極部とを有し、前記外部接続用端子と前記電極
部とが最短距離でバンプにより接続されていることを特
徴とする半導体パッケージである。
本発明は、半導体素子が搭載され、主表面上のみに配線
層を有する電気絶縁性基板と、前記半導体素子及び前記
配線層を封止するキャツプと、前記キャツプの外表面に
位置する外部接続用端子と、前記キャツプの内表面に位
置する電極部とを有し、前記外部接続用端子と前記電極
部とが最短距離でバンプにより接続され、前記電極部は
前記半導体素子の外周部全周に規則的に複数配列されて
いる半導体パッケージである。
また、本発明は、半導体素子が搭載され、主表面上のみ
に配線層を有する電気絶縁性基板と、前記半導体素子及
び前記配線層を封止するキャツプと、前記キャツプの外
表面に位置する外部接続用端子と、前記キャツプの内表
面に位置する電極部とを有し、前記外部接続用端子と前
記電極部とを最短距離でバンプにより接続する配線長さ
の異なる配線層が、等間隔で複数本規則的に配列され、
さらに前記配線層の複数が複数列規則的に配列されてい
る半導体パッケージである。
更に本発明は、プラッタと該プラッタにコネクタを介し
て装着された多層プリント基板と、該基板に装着された
論理用半導体パッケージ及び主記憶用半導体パッケージ
を有するコンピュータにおいて、前記半導体パッケージ
の少なくとも一方に半導体素子が搭載され、配線層を主
表面上に有する電気絶縁性基板と、前記半導体素子及び
前記配線層を封止し、外表面に外部接続用端子、内表面
に電極部を有するキャツプとを備え、前記外部接続用端
子と、前記電極部とが最短距離でバンプにより接続され
ているコンピュータである。
〔作用〕
半導体素子が搭載されている絶縁性ベース基板と一方の
面に複数の外部接続用端子を有し且つ内面に電気接続す
るための導電層を有する絶縁性キヤツプ基板とから成る
半導体素子用パツケージにおいて、前記絶縁性ベース基
板上の電極部と絶縁性キヤツプ基板上の電極部とがはん
だバンプ等の導電性材料で接続されることにより、キヤ
ビテイダウン型構造でありながら基板に垂直に導電層を
設けたような単純な構造の絶縁性キヤツプ基板を用いる
ことが可能となる。絶縁性キヤツプ基板を多層としなく
てよくなることから基板にセラミツクス等の誘電率の大
きいものを用いた場合その中を通る伝搬経路が最小限に
抑えられるために伝搬時間の遅延が最小限にできる。ま
た、製造工程においても、予め外部接続用端子ピンを付
けた絶縁性キヤツプ基板を従来と同様に位置合わせをし
て絶縁性ベース基板に接続するためキヤビテイアツプ型
と同様な作業性ですむ。
はんだバンプによつて接続する方法としてCCB（コント
ロールド コレイプス ボンデング）があり、これは米
国特許第3429040号公報に記載された方法によつて行う
ものである。この方法は溶融したはんだが外部に流出し
ないように一定のボール状の大きさに保つた形で接続で
きるものである。
〔実施例１〕 第１図に本発明の半導体パツケージの１実施例を示す断
面図である。第１図に示されるようにキヤビテイダウン
型パツケージの構造である。チツプ１は絶縁性ベース基
板６に固着されている。絶縁性ベース基板６及び絶縁性
キヤツプ基板８の材質は窒化アルミニウム（AlN）焼結
体である。窒化アルミニウムの熱膨張係数は、3.4X10-6
／℃とチツプの材質であるシリコンの熱膨張係数と近い
ため、チツプ１との接続信頼性が十分に大きい。更に、
窒化アルミニウムの熱伝導率が150W/m・Ｋと比較的大き
いためチツプ１からの発熱を十分にAl等の金属，高熱伝
導性セラミツクス等からなるフイン９へ伝えることがで
きる。尚、ここでは絶縁性ベース基板６として窒化アル
ミニウムを用いたが高熱伝導性の炭化珪素焼結体（Si
C）を用いても良い。高熱伝導性の炭化珪素焼結体（Si
C）の熱膨張係数は、3.7X10-6／℃とチツプの材質であ
るシリコンの熱膨張係数と近いため、チツプ１との接続
信頼性が十分に大きく、且つその熱伝導率は270W/m・Ｋ
と高いためパツケージの熱抵抗を小さくできる。上記の
材料以外でも熱膨張係数がシリコンと同等であつて熱伝
導率が十分に高い絶縁性材料であれば使用可能である。
絶縁性キヤツプ基板８は、窒化アルミニウム粉末組成物
からなるグリーンシートに貫通孔を設け、その貫通孔に
タングステンのペーストを圧入し同時焼成することによ
つて貫通孔導電層４が設けられ、その上にコバールから
なる外部接続用端子ピンを固着したものである。上記窒
化アルミニウム以外でもアルミナ焼結体（Al2O3）のよ
うに材料内部に導電部を形成できるものでも良い。パツ
ケージの気密性の信頼性を考慮すると絶縁性ベース基板
６及び絶縁性キヤツプ基板８の熱膨張係数は同等である
ことが好ましい。上記記載した材料のなかでパツケージ
の気密性の信頼性が最も高い組合せは、絶縁性ベース基
板６及び絶縁性キヤツプ基板８に同じ材質である窒化ア
ルミニウム（AlN）を用いたパツケージである。
電気的接続は以下のようになつている。チツプ１はワイ
ヤーボンデイング２等により絶縁性ベース基板６上に形
成された配線の電極部（図示せず）へ接続される。配線
拡大層10を通り、絶縁性ベース基板６上の配線端の電極
部からはんだバンプを介して絶縁性キヤツプ基板８の電
極部11に接続される。基板６に対して垂直に形成された
絶縁性キヤツプ基板８中の貫通孔導電層４を通り、ピン
状の外部接続用端子ピン５につながつている。パツケー
ジの気密性をとるため、前記の導電層４を含んだ絶縁性
キヤツプ基板８は外周部のパツケージ封止層７により絶
縁性ベース基板６と固着封止する。
絶縁性キヤツプ基板８中の導電層４は基板の表裏を最短
距離で繋いでいるため、基板に誘電率の大きいセラミツ
クスを用いた場合でも伝搬遅延時間は最小限に抑えられ
る。
配線層10は以下の構造になつている。窒化アルミニウム
基板上にはポリイミド等の樹脂膜が形成されている。そ
の樹脂膜上に形成されたアルミニウム薄膜により配線端
のワイヤボンデング２の接続電極部から絶縁性キヤツプ
基板８の導電層４との電極部へ結線されている。配線材
料としてアルミニウムを用いる事により電気抵抗が小さ
いものとなつている。配線材料としてはアルミニウム以
外にも金，銀，銅等の導電性の高い金属材料が使用可能
である。
第４図（ａ）〜（ｃ）は各々電極部，ワイヤボンデン
グ，封止部の接続部の断面図である。電極部を除いた部
分に樹脂層14を形成し、電極部にはチタン（Ti）−白金
（Pt）−金（Au）の蒸着膜13が形成されている。本実施
例の配線層10は上記のごとく誘電率の小さい樹脂膜14上
に形成されるため伝搬遅延時間が小さくなつている。樹
脂層14としてポリイミド系樹脂が用いられる。この膜の
誘電率は3.5以下、好ましくは３以下がよい。上記の構
造以外でも絶縁性ベース基板上が十分に平滑度がとれて
いれば樹脂膜を形成せずに直接チタン（Ti）−白金（P
t）−金（Au）の蒸着膜13を形成して配線してもよい。
この蒸着膜13の上にはんだ12がボール状に形成される。
このはんだ12ははんだとの漏れ性の低い耐熱性基板の空
隙部に埋め込まれたはんだを溶融させることによつて転
写させて得ることができる。従つて、この基板の空隙部
はベース基板のはんだ形成部分と対応させたものを使用
することにより、所定の位置にはんだ12を形成させるこ
とができる。はんだ12の大きさは耐熱性基板の厚さをコ
ントロールすることにより得ることができる。
はんだ12はベース基板６上又はキヤツプ基板８上に予め
設けられる。ベース基板６とキヤツプ基板８とは位置合
わせされ、封止用はんだ７とともに同時に接合される。
第５図は絶縁性ベース基板６への配線層10のパターンの
一部を示す平面図である。本実施例では配線層として40
0本有し、半導体チツプ１の搭載部の４辺の各辺におい
て同一パターンを有する。配線長さの異なるものが複数
本規則的に配列され、その複数本のものが複数列配列さ
れている。電極部11は同じく400個有し、半導体チツプ
１の外周全周に７列配列されている。
配線パターン設計に変更が生じた場合でも上記の樹脂層
14の膜配線パターンを変更するだけで良く、絶縁性ベー
ス基板６及び絶縁性キヤツプ基板８は何等変更すること
なくできる。このため、配線パターン設計が容易にでき
る。本実施例では50mmの基板８に対してピン数を400個
程度にでき、きわめて小型化できることができた。
このような構造のパツケージにおいて、チツプ１より発
生した熱は、チツプ固着層３を通して窒化アルミニウム
製の絶縁性ベース基板６に伝わる。絶縁性ベース基板６
内で熱は広がり、固着されたフイン９へ伝わり放熱され
る。このように、熱伝導の経路が短いため、大電力を消
費するバイポーラECLチツプなどを搭載するのに適して
いる。
外部接続用端子ピン５の材質はコバール（Fe-29Ni-17Co
合金）が用いられる。コバールの熱膨張係数は4.5X10-6
／℃と窒化アルミニウムのそれと近い。従つて、本実施
例の構成材料はすべてシリコンと熱膨張係数が近いもの
となり、パツケージ内のどの部分でも部材間の熱膨張係
数の違いによる熱疲労の問題が発生しない。
絶縁性キヤツプ基板８は前述のように窒化アルミニウム
を主体とした焼結体からなり、グリーンシートに前述の
如く貫通孔内にタングステン，モリブブン等の粉末から
なるペーストを封入して焼成することによつて得られ
る。この貫通孔は基板８に設けられた電極部11と対応し
た部分に設けられる。この部分には前述と同様にはんだ
漏れ性の高い蒸着膜が形成され、封止部も同様に蒸着膜
が設けられ、はんだ12によつて各々接合される。このキ
ヤツプ基板８にはこの封止前に前述のピン５がろう付等
によつてその後の封止温度で溶融しない温度のもので接
続される。
尚、キヤツプ基板８は半導体素子１と配線層10とを外気
より遮断されるように基板６に封止するが、電極部分と
半導体素子１の上部とを一体にしたものである。
半導体素子１とベース基板６の電極部11とはワイヤボン
デイングされる。ワイヤ２はAu,Al,Cu等の高導電性の金
属細線が用いられる。ワイヤは直径100μｍ以下、好ま
しくは30〜50μｍのものが用いられる。半導体素子１に
対しては先端をボールとしてボールボンデングされ、電
極部11にはウエツジボンデングされる。これらの接合は
超音波振動による圧接によつて行われる。
本実施例では、ベース基板６とキヤツプ基板８との封止
部７は一重で行つているが、これを２重,3重の複数の封
止部を設けることによつてもよい。複数の封止によつて
更に気密性が向上する。
本実施例における半導体パツケージの製造工程は次の通
りである。
絶縁性ベース基板１上に半導体チツプ１を搭載し、配線
層10,封止用はんだ12,電極部11を接続するはんだ12を形
成した後、ワイヤ２によつて半導体チツプ１と配線層と
を接続し、次いで予め外部端子接続用ピンが設けられた
絶縁性キヤツプ８が接続される。封止用はんだ12と電極
部11のはんだ12は絶縁性キヤツプ８に設けることもでき
る。又、これらの各々のはんだは大きさが異なるので、
一方に封止用はんだ12、他方に電極部用はんだ12を設け
ることが好ましい。冷却用フイン９はパツケージ組立後
樹脂接着剤、はんだ等によつて接合することができる。
〔実施例２〕 第６図は本発明の他の実施例を示す断面図である。第１
実施例と同様にキヤビテイダウン型パツケージの構造で
ある。絶縁性ベース基板６及び絶縁性キヤツプ基板８の
材質は２重量％以下のBeOを含む高熱伝導性の炭化珪素
焼結体（SiC）を用いている。チツプ１は絶縁性ベース
基板６に固着されている。絶縁性ベース基板６側は実施
例１と同じ構造である。絶縁性キヤツプ基板８には構造
上内部に導電層を設ける必要が有る。絶縁性キヤツプ基
板８に高熱伝導性の炭化珪素を用いようとする場合焼結
温度が高過ぎて焼結体内部に導電層を設けることができ
ないと言う問題があつた。その問題を解決するため本実
施例は以下のような絶縁性キヤツプ基板８を作成した。
絶縁性キヤツプ基板８上の配線端の電極部が対応すると
ころに貫通孔を開ける。第７図ヘツドの表側のみならず
裏側にもはんだ等のろう材が付いているＴ字型のヘツド
付きピン５を貫通孔に通して固着させる。第７図にピン
固着部の一部分の拡大図を示す。このような絶縁性キヤ
ツプ基板８を実施例１と同様に絶縁性ベース基板６上の
電極部にピン５のヘツドに付いているろう材を固着さ
せ、外周部も同時に封止する。このように絶縁性ベース
基板６と絶縁性キヤツプ基板８の間をろう材やバンプ等
の導電性材料を用いることによつて絶縁性キヤツプ基板
の構造が簡素になり、多層化が不可能であつた高熱伝導
性の炭化珪素焼結体を用いることができるようになつ
た。高熱伝導性の炭化珪素の熱伝導率は窒化アルミニウ
ムの約２倍で有ることから、良好な熱抵抗が得られる。
絶縁性ベース基板６及び絶縁性キヤツプ基板８の材質が
同じであることから気密性の信頼性も好ましい。
本実施例においても、基板８への配線層10,封止部，電
極部，ワイヤボンデング部は実施例１と同様に形成する
ことができる。同様に金属からなるフイン９が設けられ
る。配線層10は実施例１と同様に設けられる。ワイヤボ
ンデングは実施例１と同様に行われる。
〔実施例３〕 第８図に本発明の他の実施例の断面図を示す。第９図は
本発明の実施例において絶縁性キヤツプ基板８がつけら
れる前の絶縁性ベース基板６をチツプ側から見た平面図
である。本実施例も実施例１と同様にキヤビテイダウン
型パツケージの構造である。
チツプ１は絶縁性ベース基板６に固着されている。チツ
プ１は大小合わせて９個搭載してある。パツケージの用
途に合わせてチツプ数を増やしたり、交換することは可
能である。中心をCPUとし、周辺にメモリを配置したも
のである。絶縁性ベース基板６及び絶縁性キヤツプ基板
８の材質は窒化アルミニウム焼結体である。絶縁性ベー
ス基板６は窒化アルミニウム粉末からなる平板のグリー
ンシートにチツプ部の所が開いているグリーンシートを
重ねて焼成し、チツプ部の所が凹んでいる基板を作成す
る。その凹みにチツプ１を搭載し、配線パターンが印刷
されてあるフイルムキヤリアでチツプ側電極部とチツプ
周辺部の基板上の配線層10の端の電極部とを接続してあ
る。ここでフイルムキヤリアを用いたのは、絶縁性キヤ
ツプ基板８を大型化に伴う力学特性を考慮し平板にした
ため絶縁性ベース基板６との隙間は基板接続部のはんだ
バンプ11の直径距離しかなく、ワイヤボンデングでは困
難なためである。電気的接続におけるチツプ周辺部の基
板上の配線層10の端の電極部からの配線構造は、実施例
１と同じである。配線層10（配線パターンは図示せず）
を通り、絶縁性ベース基板６上の配線端の電極部から基
板接続部のはんだバンプ11（図中では基板上の1/8の部
分のみ示してある）を介して絶縁性キヤツプ基板８の電
極部に接続される。基板に対して垂直に形成された絶縁
性キヤツプ基板８中の導電層４を通り、ピン５の外部接
続用端子につながつている。はんだバンプ11はベース基
板６のチツプ１以外の全面に設けられているが、図では
省略した。
絶縁性キヤツプ基板８は、実施例１と同様に作成され
る。窒化アルミニウムのグリーンシートに貫通孔を設
け、その貫通孔にタングステンのペーストを圧入し同時
焼成し、コバールからなる外部接続用端子ピン５を固着
したものである。
絶縁性ベース基板６及び絶縁性キヤツプ基板８が同じ材
質であることからパツケージの気密性に優れている。
絶縁性キヤツプ基板８中の導電層４は基板の表裏を最短
距離で繋いでいるため、基板に誘電率の大きいセラミツ
クスを用いた場合でも伝搬遅延時間は最小限に抑えられ
る。
配線層10は第一実施例１と同様な構造になつている。本
実施例のような複数のチツプがひとつのパツケージ内に
収まつている場合、チツプ間でも配線を通して信号の遣
り取りを行なうため、配線パターンは複雑なものとな
る。配線パターン設計に変更が生じた場合でも上記の膜
配線パターンを変更するだけで良く、絶縁性ベース基板
６及び絶縁性キヤツプ基板８は何等変更する必要がな
い。このため、配線パターン設計の変更が容易にでき
る。
はんだバンプ11は各チツプ１からの各配線層10の共通に
用いられる。従つて、各チツプ１から独立して必要な分
の個々のはんだバンプ11を有するのではなく、各チツプ
１に対して必要なはんだバンプ11を共用して用いられる
配線構造となつている。
このような構造のパツケージにおいて、チップ１より発
生した熱は、チツプ固着層３を通して窒化アルミニウム
製の絶縁性ベース基板６に伝わる。絶縁性ベース基板６
内で熱は広がり、固着されたフイン９へ伝わり放熱され
る。このように、熱伝導の経路が短いため、冷却効率が
良く、熱的に弱いチツプと高発熱量のチツプとを同じパ
ツケージ内に搭載することが可能であり、単一チツプ搭
載のパツケージの組み合わせに比べ、演算処理能力が向
上している。
〔実施例４〕 第10図は複数個のチツプを搭載したパツケージの断面図
である。実施例３と異なるのは絶縁性ベース基板６を平
板としたもので、その基板６上に実施例１と同様に配線
層10を設けたワイヤボンデングしたことである。その平
面構造は第９図と同様に９ケのチツプを設けたものであ
る。中心にCPU、その周辺にメモリ素子を設けられる。
本実施例においてもはんだバンプは素子に必要な数に対
して共通して使用できるように配線パターンを形成する
ことができる。また、本実施例には冷却フインが図示さ
れていないが、冷却フインが設けられる。
本実施例においてもキヤツプ基板８に導電層４が最短距
離で設けられているので、信号伝搬遅延時間が小さくで
き、計算時間の高速化が可能である。
〔実施例５〕 第11図は本発明の半導体パツケージをスーパーコンピユ
ータに実装した斜視図である。実施例１〜４に示した半
導体パツケージは多層プリント基板15に３次元に装着さ
れ、コネクタによつてプラツタに接続される。本実装で
は上部プラツタと下部プラツタの２段に構成され、下部
プラツタの下方より冷却用空気が送られ、両者のプラツ
タの間にクロスフリーグリツド16が設けられ、冷却によ
る温度のばらつきをなくすように工夫される。
半導体パツケージとして、論理用パツケージ、VR（ベク
トル レジスタ）用パツケージ、主記憶用パツケージ、
拡張記憶用パツケージが用いられ、高集積論理プラツタ
に装着される。
論理用パツケージには論理LSI、RAMモジユール、VR用パ
ツケージには論理LSI,VRLSI、主記憶にMS（メインスト
レージ）モジユール、拡張記憶にDRAM（ダイナミツク
ランダム アクセス メモリ）等が用いられ、これらの
パツケージはプリント基板に表面実装、アキシヤル実
装、両面実装等によつて装着される。本実施例によれ
ば、最高速のスーパーコンピユータを得ることができ
る。
〔実施例６〕 第12図は本発明のキヤビテイダウン型パツケージの構造
を示す断面図である。チツプ１は絶縁性ベース基板６に
固着されている。絶縁性ベース基板６の材質は窒化アル
ミニウム（AlN）焼結体からなるものである。絶縁性キ
ヤツプ基板８の材質はガラス・セラミツクスである。窒
化アルミニウムの熱膨張係数は、4.5×10-6／℃とチツ
プの材質であるシリコンの熱膨張係数と近いため、チツ
プ１との接続信頼性が十分に大きい。更に、窒化アルミ
ニウムの熱伝導率が150W/m・Ｋと比較的大きいためチツ
プ１からの発熱をフイン接着層13を通して十分にフイン
９に伝えることができる。尚、ここでは絶縁性ベース基
板６として窒化アルミニウムを用いたがBe又はBN入り高
熱伝導性の炭化珪素（SiC）焼結体を用いても良い。こ
の高熱伝導性の炭化珪素（SiC）の熱膨張係数は、3.7×
10-6／℃とチツプの材質であるシリコンの熱膨張係数と
近いため、チツプ１と接続信頼性が十分に大きく、且
つ、その熱伝導率は270W/m・Ｋと高いためパツケージの
熱抵抗を小さくできる。上記の材料以外でも熱膨張係数
がシリコンと同等であつて熱伝導率が十分に高い絶縁性
材料であれば使用可能である。絶縁性キヤツプ基板８に
用いたガラス・セラミツクスは、コンデンサ素子，抵抗
素子及びインダクタンス素子などの受動素子を内蔵した
多層基板である。絶縁性キヤツプ基板８は、ガラス・セ
ラミツクスのグリーンシートに貫通孔を設け、その貫通
孔にAu,Ag,Cuなどの導通性材料を圧入し同時焼成し、コ
バールの外部接続用端子ピンを固着したものである。上
記ガラス・セラミツクス以外でも基板内部に受動素子及
び導電部を形成できるものであれば良い。パツケージの
気密性の信頼度を考慮すると絶縁性ベース基板６及び絶
縁性キヤツプ基板８の熱膨張係数は同等であることが好
ましい。上記した材料のなかでパツケージの気密性の信
頼性が最も高い組合せは、本発明の実施例１に示すよう
に、絶縁性ベース基板６に窒化アルミニウム（AlN）
を、また、ホウケイ酸ガラスを含有している熱膨張係数
が近いガラス・セラミツクスを絶縁性キヤツプ基板８に
用いたパツケージである。
電気的接続は以下のようになつている。チツプ１はワイ
ヤーボンデイング２、或いは、TAB（Tape Automated Bo
nding）等により絶縁性ベース基板６上の電極部（図示
せず）へ接続される。配線拡大層10を通り、絶縁性ベー
ス基板６上の配線端の電極部からはんだバンプ11を介し
て絶縁性キヤツプ基板８の電極部に接続される。基板に
対して垂直に形成された絶縁性キヤツプ基板８中の導電
層４を通り、ピン上の外部接続用端子５につながつてい
る。コンデンサ素子14は導電層４のうちチツプ１電源供
給端子層及びグランド層に並列に接続されている。コン
デンサ素子14を絶縁性キヤツプ基板８に内蔵しているた
めチツプ１近く、急峻な電圧変動を減らすことができる
と共に外付けコンデンサに比べ回路の配線長を短くする
ことができる。このため、伝送波形の品質の向上が図れ
ると共に伝送時間を減少出来る。パツケージの気密性を
とるため、前記の導電層４を含んだ絶縁性キヤツプ基板
８は外周部のパツケージ封止層７により絶縁性ベース基
板６と固着封止する。絶縁性キヤツプ基板８中の導電層
４は基板の表裏を最短距離で繋いでいるため、基板に誘
電率の大きいセラミツクスを用いた場合でも伝搬遅延時
間は最小限に抑えられる。
配線拡大層10は第一実施例と同様な構造と成つている。
このような構造のパツケージにおいて、チツプ１より発
生した熱は、チツプ固着層３を通して窒化アルミニウム
製の絶縁性ベース基板６に伝わる。絶縁性ベース基板６
内で熱は広がり、高熱伝導性の樹脂等より成るフイン接
着層13で固着されたフイン９へ伝わり放熱される。この
ように、熱伝導の経路が短いため、大電力を消費するバ
イポーラECLチツプなどを搭載するのに適している。
外部接続用端子ピン５の材質はコバール（Fe-29Ni-17C
o）とした。コバールの熱膨張係数は4.5×10-6／℃とガ
ラス・セラミツクスのそれと近い。従つて、本実施例の
構成材料はすべてシリコンと熱膨張係数が近いものとな
り、パツケージ内のどの部分でも部材間の熱膨張係数の
違いによる熱疲労の問題が発生しない。
〔実施例７〕 第13図は本発明のキヤビテイダウン型パツケージの構造
である。絶縁性ベース基板６側は第１実施例と同じ構造
及び材料である。チツプ１から出る端子が多く成るに連
れてチツプ１の寸法は大きく成る。そのため、絶縁性キ
ヤツプ基板８のチツプ１真下に当る部分にも外部接続用
端子７を設けられるように、本実施例においては、絶縁
性キヤツプ基板８は受動素子14を内蔵し導電部４を多層
配線にしてある。これにより、端子数が増加しても絶縁
性キヤツプ基板８の外側表面の全面から外部接続用端子
５を設けられるため、パツケージ全体の寸法を最小限に
抑えることができる。
〔発明の効果〕
本発明の半導体パツケージによれば、放熱性に優れてい
るばかりでなく、絶縁性キヤツプ基板の構造が簡素化さ
れ誘電率の大きい部分を通る距離が少なくなるため伝搬
遅延時間が小さくなり、電送特性が向上する。しかも、
キヤツプ基板とベース基板に同じ材料を用いることによ
り、信頼性の高い半導体素子用パツケージが得られる。
本発明の半導体パツケージ用セラミツクキヤツプによれ
ば、半導体素子の封止とともに外部接続用端子を備える
ことができる。
また、キヤツプ基板に受動素子を内蔵した場合、チツプ
１近く急峻な電圧変動を減らすことができると共に従来
のパツケージの外部においてコンデンサを接続したもの
に比べて回路の配線長を短くできる。このため、伝送波
形の品質の向上と共に伝送時間の減少が図れる。
本発明のコンピユータによれば、伝搬遅延時間が小さく
なるので、より高速処理が可能となり、中型計算機が使
用される銀行端末機として高効率処理が可能である。
【図面の簡単な説明】
第１図は本発明の半導体パツケージの一実施例を示す断
面図、第２図及び第３図は従来の半導体パツケージを示
す断面図、第４図は本発明の半導体パツケージの電極
部、ワイヤボンデング部及び封止部の詳細を示す断面
図、第５図はベース基板に形成された配線層のパターン
を示す平面図、第６図は本発明の他のパツケージ構造を
示す断面図、第７図は第６図のピン接続部の断面図、第
８図は本発明の複数個の半導体素子を有するパツケージ
の断面図、第９図は本発明の第８図の電極部を示す平面
図であり、第10図は複数個の半導体素子を１個の基板上
に搭載した本発明の半導体パツケージの断面図、第11図
は本発明の半導体パツケージを搭載したコンピユータの
斜視図、第12図及び第13図は封止用キヤツプに受動素子
を形成した本発明の半導体パツケージ断面図である。 １……チツプ、２……ワイヤ、３……チツプ接着部、４
……導電層、５……外部接続用端子、６……絶縁性ベー
ス基板、７……パツケージ封止部、８……絶縁性キヤツ
プ基板、９……フイン、10……配線拡大層、11……基板
接続部、12……封止用キヤツプ、14……樹脂層、15……
多層プリント板、17……フイン接着部、18……受動素
子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒川 英夫 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 岡本 正英 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭59−198737（ＪＰ，Ａ) 特開 昭59−23548（ＪＰ，Ａ) 特開 昭61−285740（ＪＰ，Ａ) 特開 昭63−80553（ＪＰ，Ａ)

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体素子が搭載され、主表面上のみに配
    線層を有する電気絶縁性基板と、前記半導体素子及び前
    記配線層を封止するキャツプと、前記キャツプの外表面
    に位置する外部接続用端子と、前記キャツプの内表面に
    位置する電極部とを有し、前記外部接続用端子と前記電
    極部とが最短距離でバンプにより接続されていることを
    特徴とする半導体パッケージ。
  2. 【請求項２】半導体素子が搭載され、主表面上のみに配
    線層を有する電気絶縁性基板と、前記半導体素子及び前
    記配線層を封止するキャツプと、前記キャツプの外表面
    に位置する外部接続用端子と、前記キャツプの内表面に
    位置する電極部とを有し、前記外部接続用端子と前記電
    極部とが最短距離でバンプにより接続され、前記電極部
    は前記半導体素子の外周部全周に規則的に複数配列され
    ていることを特徴とする半導体パッケージ。
  3. 【請求項３】半導体素子が搭載され、主表面上のみに配
    線層を有する電気絶縁性基板と、前記半導体素子及び前
    記配線層を封止するキャツプと、前記キャツプの外表面
    に位置する外部接続用端子と、前記キャツプの内表面に
    位置する電極部とを有し、前記外部接続用端子と前記電
    極部とを最短距離でバンプにより接続する配線長さの異
    なる配線層が、等間隔で複数本規則的に配列され、さら
    に前記配線層の複数が複数列規則的に配列されているこ
    とを特徴とする半導体パッケージ。
  4. 【請求項４】前記半導体素子が、前記電気絶縁性基板及
    び前記キャップの少なくともいずれか一方に形成された
    くぼみ内に位置することを特徴とする特許請求の範囲第
    １項乃至第３項記載の半導体パッケージ。
  5. 【請求項５】プラッタと該プラッタにコネクタを介して
    装着された多層プリント基板と、該基板に装着された論
    理用半導体パッケージ及び主記憶用半導体パッケージを
    有するコンピュータにおいて、前記半導体パッケージの
    少なくとも一方に半導体素子が搭載され、配線層を主表
    面上に有する電気絶縁性基板と、前記半導体素子及び前
    記配線層を封止し、外表面に外部接続用端子、内表面に
    電極部を有するキャツプとを備え、前記外部接続用端子
    と、前記電極部とが最短距離でバンプにより接続されて
    いることを特徴とするコンピュータ。
JP8125888A 1988-04-04 1988-04-04 半導体パッケージ及びそれを用いたコンピュータ Expired - Lifetime JPH0756887B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8125888A JPH0756887B2 (ja) 1988-04-04 1988-04-04 半導体パッケージ及びそれを用いたコンピュータ
US07/331,802 US5097318A (en) 1988-04-04 1989-04-03 Semiconductor package and computer using it
DE1989620767 DE68920767T2 (de) 1988-04-04 1989-04-04 Halbleiterpackung.
EP19890105868 EP0336359B1 (en) 1988-04-04 1989-04-04 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8125888A JPH0756887B2 (ja) 1988-04-04 1988-04-04 半導体パッケージ及びそれを用いたコンピュータ

Publications (2)

Publication Number Publication Date
JPH01253942A JPH01253942A (ja) 1989-10-11
JPH0756887B2 true JPH0756887B2 (ja) 1995-06-14

Family

ID=13741349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8125888A Expired - Lifetime JPH0756887B2 (ja) 1988-04-04 1988-04-04 半導体パッケージ及びそれを用いたコンピュータ

Country Status (4)

Country Link
US (1) US5097318A (ja)
EP (1) EP0336359B1 (ja)
JP (1) JPH0756887B2 (ja)
DE (1) DE68920767T2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
JP2730304B2 (ja) * 1991-03-13 1998-03-25 日本電気株式会社 半導体装置
US5199164A (en) * 1991-03-30 1993-04-06 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package
DE69232912T2 (de) * 1991-11-28 2003-12-24 Toshiba Kawasaki Kk Halbleitergehäuse
AU4857493A (en) * 1992-09-16 1994-04-12 James E. Clayton A thin multichip module
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
EP0620594A3 (en) * 1993-04-13 1995-01-18 Shinko Electric Ind Co Semiconductor device having connection pins.
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
JPH07193164A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体集積回路装置
US5726482A (en) 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
FR2721437B1 (fr) * 1994-06-17 1996-09-27 Xeram N Boîtier hermétique à dissipation thermique améliorée notamment pour l'encapsulation de composants ou circuits électroniques et procédé de fabrication.
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US6423571B2 (en) 1994-09-20 2002-07-23 Hitachi, Ltd. Method of making a semiconductor device having a stress relieving mechanism
KR100398714B1 (ko) * 1994-09-20 2003-11-14 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치및그의실장구조체
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
GB2326454A (en) * 1997-06-21 1998-12-23 Conveyor Units Ltd A clutch for a live roller conveyor section
JP3070579B2 (ja) * 1998-06-10 2000-07-31 日本電気株式会社 半導体装置の実装構造および実装方法
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
JP3428488B2 (ja) * 1999-04-12 2003-07-22 株式会社村田製作所 電子部品の製造方法
JP2004511087A (ja) * 2000-09-21 2004-04-08 データトロニック　ディストリビューション　インコーポレーテッド 気密封止した部品組立体パッケージ
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
JP3858834B2 (ja) * 2003-02-24 2006-12-20 オンキヨー株式会社 半導体素子の放熱器
KR100705868B1 (ko) * 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
KR100914552B1 (ko) 2005-07-25 2009-09-02 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
US20090008733A1 (en) * 2007-03-01 2009-01-08 Guilherme Cardoso Electric field steering cap, steering electrode, and modular configurations for a radiation detector
JP2008277525A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板並びに配線基板および半導体装置
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) * 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9786587B2 (en) 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
US10262918B1 (en) * 2014-12-23 2019-04-16 Patco & Associates, Inc Heat transfer cooling module
JP2016206458A (ja) 2015-04-23 2016-12-08 株式会社フジクラ 光学装置および光学装置の製造方法
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
US10506702B2 (en) * 2015-07-24 2019-12-10 Nec Corporation Mounting structure, method for manufacturing mounting structure, and radio device
JP2019091731A (ja) * 2016-03-10 2019-06-13 株式会社日立製作所 パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338621A (en) * 1980-02-04 1982-07-06 Burroughs Corporation Hermetic integrated circuit package for high density high power applications
JPS5732661A (en) * 1980-08-05 1982-02-22 Fujitsu Ltd Module of semiconductor element having high density
JPS5785244A (en) * 1980-11-18 1982-05-27 Fujitsu Ltd Semiconductor device
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
JPS5923548A (ja) * 1982-07-30 1984-02-07 Fujitsu Ltd 半導体装置
JPS59125641A (ja) * 1983-01-05 1984-07-20 Nec Corp リ−ドレスチツプキヤリア
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
JPS59198737A (ja) * 1983-04-26 1984-11-10 Nec Corp リ−ドレスマルチチツプチツプキヤリア
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
JPS6092644A (ja) * 1983-10-26 1985-05-24 Nec Corp 半導体装置
JPS60239044A (ja) * 1984-05-11 1985-11-27 Sumitomo Electric Ind Ltd 半導体装置用基板材料
JPS60246656A (ja) * 1984-05-22 1985-12-06 Nec Corp 半導体装置用パツケ−ジ
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
JPS60263450A (ja) * 1984-06-12 1985-12-26 Nec Corp 集積回路パツケ−ジ
JPS60263451A (ja) * 1984-06-12 1985-12-26 Nec Corp 集積回路パツケ−ジ
JPS616846A (ja) * 1984-06-21 1986-01-13 Nec Corp コンデンサ付プラグインパツケ−ジ
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
JPS61285740A (ja) * 1985-06-12 1986-12-16 Sumitomo Electric Ind Ltd 高密度実装形セラミツクｉｃパツケ−ジ
JPS6221251A (ja) * 1985-07-22 1987-01-29 Nec Corp 多層セラミツクパツケ−ジ
GB8526397D0 (en) * 1985-10-25 1985-11-27 Oxley Dev Co Ltd Metallising paste
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62261129A (ja) * 1986-05-08 1987-11-13 Nec Corp 電子部品の実装体
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
DE3780764T2 (de) * 1986-11-15 1992-12-24 Matsushita Electric Works Ltd Gegossenes kunststoff-chip-gehaeuse mit steckermuster.
US4807019A (en) * 1987-04-24 1989-02-21 Unisys Corporation Cavity-up-cavity-down multichip integrated circuit package
JPS6489350A (en) * 1987-09-29 1989-04-03 Kyocera Corp Package for containing semiconductor element

Also Published As

Publication number Publication date
EP0336359B1 (en) 1995-01-25
EP0336359A3 (en) 1991-03-20
US5097318A (en) 1992-03-17
JPH01253942A (ja) 1989-10-11
DE68920767D1 (de) 1995-03-09
EP0336359A2 (en) 1989-10-11
DE68920767T2 (de) 1995-06-01

Similar Documents

Publication Publication Date Title
JPH0756887B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
US5381039A (en) Hermetic semiconductor device having jumper leads
KR970000218B1 (ko) 반도체 패키지
JP2548602B2 (ja) 半導体実装モジュール
JP3239909B2 (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
US5291064A (en) Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing
US20020038908A1 (en) Thermal enhanced ball grid array package
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JPH09129817A (ja) 半導体装置
US5796038A (en) Technique to produce cavity-up HBGA packages
JPH0642525B2 (ja) 多チツプチツプキヤリア及び製造方法
JPH04179263A (ja) 樹脂封止型半導体装置とその製造方法
JP2000323610A (ja) フィルムキャリア型半導体装置
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
US20040173898A1 (en) Semiconductor apparatus having system-in-package arrangement with improved heat dissipation
JPH07321160A (ja) 半導体装置
JPH07161866A (ja) Ｌｓｉチップキャリア構造
JPH1032300A (ja) リードフレーム，半導体装置及び半導体装置の製造方法
JPH05144971A (ja) チツプキヤリア構造
JP2501278B2 (ja) 半導体パッケ―ジ
JPH10256413A (ja) 半導体パッケージ
JPH06112355A (ja) セラミックパッケージ
JPH10256428A (ja) 半導体パッケージ
JP3335657B2 (ja) 半導体パッケージ