JPH01253942A - 半導体パッケージ及びそれを用いたコンピュータ - Google Patents

半導体パッケージ及びそれを用いたコンピュータ

Info

Publication number
JPH01253942A
JPH01253942A JP63081258A JP8125888A JPH01253942A JP H01253942 A JPH01253942 A JP H01253942A JP 63081258 A JP63081258 A JP 63081258A JP 8125888 A JP8125888 A JP 8125888A JP H01253942 A JPH01253942 A JP H01253942A
Authority
JP
Japan
Prior art keywords
substrate
wiring layer
cap
semiconductor package
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63081258A
Other languages
English (en)
Other versions
JPH0756887B2 (ja
Inventor
Akira Tanaka
明 田中
Kazuji Yamada
一二 山田
Koichi Inoue
井上　広一
Hideo Arakawa
英夫 荒川
Masahide Okamoto
正英 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8125888A priority Critical patent/JPH0756887B2/ja
Priority to US07/331,802 priority patent/US5097318A/en
Priority to DE1989620767 priority patent/DE68920767T2/de
Priority to EP19890105868 priority patent/EP0336359B1/en
Publication of JPH01253942A publication Critical patent/JPH01253942A/ja
Publication of JPH0756887B2 publication Critical patent/JPH0756887B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子を搭載したパッケージの構造に関
する。
〔従来の技術〕
半導体集積回路は、近年ますます高密度化、高集積化し
、ＬＳＩチップは大型化の傾向が著しい。
その発熱密度も増加の一途をたどっている。このような
状況に対応するため、外部接続用端子がパッケージ基板
の一方の面に格子状に多数配列されたピングリットアレ
ーパッケージが多く用いられている。
一般的なピングリットアレーの構造は、チップ搭載方法
から２つの方式に大別される。いわゆるキャビティアッ
プ型とキャビティダウン型である。
キャビティアップ型は、第２図に示されるようにチップ
を搭載したチップキャリアが上向きになっている構造で
ある。キャビティダウン型は、第３図に示されるように
チップを搭載したチップキャリアが下向きになっている
構造である。
第２図に示されるキャビティアップ型パッケージの構成
を説明する。チップ１は、＃＠縁性ベース基板６に固着
されている。電気的接続はチップ１からワイヤーボンデ
ィング２等により絶縁性ベース基板６上の電極部（図示
せず）へ接続され、絶縁性ベース基板６中の導電層４を
通り、ピン状の外部接続用端子５につながっている。第
２図中では絶縁性ベース基板６に多層板を用いて基板内
で配線を拡大しているが、絶縁性ベース基板６上に薄膜
等により配線を拡大し絶縁性ベース基板６中に垂直に形
成した導電部を介して外部接続用端子５につなげる構造
も取り得る。パッケージの気密性は、ＬＳＩチップの正
確な動作等の信頼性の」二から重要である。パッケージ
の気密性をとるため、前記のチップを搭載した絶縁性ベ
ース基板６に絶縁性キャップ基板８をはんだ等により封
止し、外部雰囲気を遮断する。このような構造のパッケ
ージにおいて、チップ１より発生した熱は、チップ固着
層３を通して絶縁性ベース基板６に伝わる。
パッケージは・ｈ部接続用端子ピンを介してプリント基
板に挿入固定される。ベース基板とプリント基板の間は
数１しかない。このため、強制空冷によってもベース基
板の下からの冷却は僅かである。
よって、絶縁性ベース基板６内で熱は広がりパッケージ
封止層７を介して絶縁性キャップ基板８に伝わる。さら
に絶縁性ベース基板６に固着されたフィン９へ伝わり放
熱される。
次に第３図に示されるキャビティダウン型パッケージの
構成を示す。チップ１は絶縁性ベース基板６に固着され
ている。電気的接続はチップ１からワイヤーボンディン
グ２等により絶縁性キャップ基板８上の電極部（図示せ
ず）へ接続され、絶縁性キャップ基板８中の導電Ｍ４を
通り、ピン状の外部接続用端子５につながっている。パ
ッケージの気密性をとるため、前記の導電層４を含んだ
絶縁性キャップ基板８に封止用キャップ１２をはんだ等
により封止する。このような構造のパッケージにおいて
、チップ１より発生した熱は、チップ固着層３を通して
絶縁性ベース基板６に伝わる。
絶縁性ベース基板６内で熱は広がり、固着されたフィン
９へ伝わり放熱される。
近年、特開昭６２−１０６６３５において示されるよう
に絶縁性キャップ基板内が多層でない構造も提示されで
きている。この構造は、チップが搭載されている絶縁ベ
ース性基板上で配線を拡大し配線端上に外部接続端子用
ピンを立である。貫通孔を多数有する絶縁性キャップ基
板を用意する。貫通孔に絶縁ベース性基板上の外部接続
端子用ピンを通して絶縁性キャップ基板をはめ込み、絶
縁性ベース基板の外周部を固着し封止するとともに、外
部接続端子用ピンを通した貫通孔をはんだ、樹脂等で封
止する。
更に、特開昭６２−９６４９号公報には、半導体素子搭
載基板に配線層が形成され、半導体素子を封止するキャ
ップが配線層を横断した構造で設けられ、配線層はキャ
ップによって一部封止されているが、全部は被われてお
らず、他の手段で被う必要がある。
〔発明が解決しようとする課題〕
以上のような半導体素子用パッケージにおいて。
第２図で示されるようなキャビティアップ型構造では、
チップから発生した熱は前述したようにチップ固着層３
．絶縁性基板４．パッケージ封止層７、キャップ８及び
フィン９を経なければならず伝熱経路が長い。このため
、冷却効率が悪く熱抵抗が大きい構造となっており、近
年富に高密度化、高集積化された高発熱密度を有するチ
ップを搭載することが困難になってきていると言う問題
があった。一方、第３図で示されるようなキャビティダ
ウン型構造では、チップから発生した熱は前述したよう
にチップ固着層３．絶縁性基板６及びフィン９を経て放
熱される。よって、封止層及びキャップ部の伝熱経路が
省略されるためキャビティアップ型構造と比較して伝熱
経路が短く熱的には有利である。しかし、チップが下向
きに付いているため、チップから外部接続用端子ピン５
までの電気的接続がキャビティアップ型構造と比較して
複雑となる。また、チップと外部接続用端子とが同じ側
にあるためワイヤボンディングがしにくい等組立にも工
夫が必要となる。また、構造上チップから直接キャップ
上にワイヤーボンディングをするため、配線を拡大する
のにキャップを多層にしなければならなかった。また、
パッケージとして気密性を保つためのキャップ１０の部
分には外部接続端子ピン５が設置できないためキャビテ
ィアップ型構造と比較して外部接続端子ピン設置可能面
積が小さい、このようにキャビティダウン型は構造が複
雑化するとともにその構造に起因して電送速度が低下す
る。電送速度は誘電率が大きくなるほど遅くなる。この
ことよりプラスチックスに比べて誘電率が大きいセラミ
ックスの中を通過する距離が長い従来のキャビティダウ
ン型構造はキャビティアップ型構造に比べて電送特性に
おいて劣っている。よって、従来のキャビティダウン型
構造では、近年の益々の高速化の要求に十分に対処でき
ないと言う問題があった。また、電送速度がキャビティ
アップ型と同等になると思われる特開昭６２−１０６６
３５に示されているキャビティダウン型構造においては
、貫通孔に外部接続用端子ピンを通す工程及びピンを通
した後の貫通孔の封止等型造工程上複雑となると言う問
題があった。更に、特開昭６２−９６４９では配線層が
全体にわたって被われない問題がある。
本発明の目的は、上記の問題を解消し、大発熱量のチッ
プ搭載が可能で且つ高速電送特性を有する半導体素子用
パッケージを提供することにある。
本発明の他の目的は半導体素子の気密封止ができるとと
もに外部接続用端子を設けることのできる半導体パッケ
ージ用セラミックキャップを提供するにある。
本発明の他の目的は伝搬遅延時間を小さくすることので
きる半導体パッケージ用基板を提供するにある。
本発明の他の目的は、高速処理が出来るコンピュータを
提供するにある。
〔課題を解決するための手段〕
本発明は、半導体素子が搭載されているＭＡＲ性ベース
基板と一方の面に複数の外部接続用端子を有し且つ内面
に電気接続するための導電層を有する絶縁性キャップ基
板とから成る半導体素子用パッケージにおいて、前記絶
縁性ベース基板上の電極部と絶縁性キャップ基板上の電
極部とがバンプ等の導電性材料により接続されている点
に特徴がある。
本発明は、半導体素子が搭載され、配線層を有する電気
絶縁性基板と、前記半導体素子及び配線層を外気より遮
断し封止する電気絶縁性キャップを有する半導体パッケ
ージにおいて、前記配線層に外部接続用端子と接続され
る電極部を有し、該電極部は前記半導体素子の外周部全
周に規則的に複数列配列されていることを特徴とする半
導体パッケージにある。
また、本発明は半導体パッケージにおいて、配線層は長
さの異なる導電体層が複数本規則的に配列されており、
該複数本の導電体層が複数列規則的に配列されているこ
と、又は電気絶縁性キャップ外面に形成された外部接続
用端子に外部接続用ピンが接合されていることを特徴と
するものである。
本発明は、半導体素子を封止する焼結体からなる半導体
パッケージ用セラミックキャップにおいて、該キャップ
は貫通孔に導電ペーストによって形成された導電層を有
することを特徴とする半導体パッケージ用セラミックキ
ャップにある。また、キャップは貫通孔に導電ペースト
によって形成された導電層及び該導電層の外部接続用端
子に接続された外部接続用ピンを備えたことを特徴とす
るものである。
本発明は、半導体素子を搭載するセラミックス焼結体か
らなる半導体パッケージ用基板において、該基板は配線
層が形成されており、配線長さの異なる配線層が等間隔
で複数本規則的に配列されており、その複数本の配線層
が複数列規則的に配列されていることを特徴とする半導
体パッケージ用基板にある。また、基板は配線層が設け
られ、該配線層に外部接続用端子と接続される電極部を
有し、該電極部は前記半導体素子の搭載外周部全周に複
数列規則的に配列されていることを特徴とするものであ
る。更に、配線層は樹脂層上に設けられること、更に、
該配線層に外部接続用端子と接続される電極部を有し、
該電極部は前記半導体素子搭載の外周部全周に複数列規
則的に配列されていることを特徴とするものである。
本発明は、プラッタと、該プラッタにコネクタを介して
装着された多層プリント基板と、該基板に装着された論
理用半導体パッケージ及び主記憶用半導体パッケージを
有するコンピュータにおいて、前記半導体パッケージの
少なくとも一方は半導体素子が搭載され、配線層を有す
る電気絶縁性基板と、前記半導体素子及び配線層を外気
より遮断し封止する電気絶縁性キャップとを有し、該キ
ャップは外面に外部接続用端子を有し、内面に該外部接
続用端子と電気的に接続する導電層に設けられた電極部
を有し、前記配線層の電極部とキャップ内面の電極部と
が導電材により接続されていることを特徴とするコンピ
ュータにある。
〔作用〕
半導体素子が搭載されている絶縁性ベース基板と一方の
面に複数の外部接続用端子を有し且つ内面に電気接続す
るための導電層を有する絶縁性キャップ基板とから成る
半導体素子用パッケージにおいて、前記絶縁性ベース基
板上の電極部と絶縁性キャップ基板上の電極部とがはん
だバンプ等の導電性材料で接続されることにより、キャ
ビティダウン型構造でありながら基板に垂直に導電層を
設けたような単純な構造の絶縁性キャップ基板を用いる
ことが可能となる。絶縁性キャップ基板を多層としなく
てよくなることから基板にセラミックス等の誘電率の大
きいものを用いた場合その中を通る伝搬経路が最小限に
抑えられるために伝搬時間の遅延が最小限にできる。ま
た、製造工程においても、予め外部接続用端子ピンを付
けた絶縁性キャップ基板を従来と同様に位置合わせをし
て絶縁性ベース基板に接続するためキャビティアップ型
と同様な作業性ですむ。
はんだバンプによって接続する方法としてＣＣＢ（コン
ドロールド　コレイブス　ボンデング）があり、これは
米国特許第３４２９０４０号公報に記載された方法によ
って行うものである。この方法は溶融したはんだが外部
に流出しないように一定のボール状の大きさに保った形
で接続できるものである。
〔実施例１〕 第１図に本発明の半導体パッケージの１実施例を示す断
面図である。第１図に示されるようにキャビティダウン
型パッケージの構造である。チップ１はｉｆｆ縁性ベー
ス基板６に固着されている。絶縁性ベース基板６及び絶
縁性キャップ基板８の材質は窒化アルミニウム（Ａ　Ｉ
　Ｎ）焼結体である。
窒化アルミニウムの熱膨張係数は、３．４Ｘ１０−”７
℃とチップの材質であるシリコンの熱膨張係数と近いた
め、チップ１との接続信頼性が十分に大きい、更に、窒
化アルミニウムの熱伝導率が１５０Ｗ／ｍ−にと比較的
大きいためチップｌからの発熱を十分にＡＱ等の金属、
高熱伝導性セラミックス等からなるフィン９へ伝えるこ
とができる。尚、ここでは絶縁性ベース基板６として窒
化アルミニウムを用いたが高熱伝導性の炭化珪素焼結体
（ＳｉＣ）を用いても良い。高熱伝導性の炭化珪素焼結
体（Ｓ　ｉ　Ｃ）の熱膨張係数は、３．７Ｘ１０″″６
７℃とチップの材質であるシリコンの熱膨張係数と近い
ため、チップｌとの接続信頼性が十分に大きく、且つそ
の熱伝導率は２７０Ｗ／ｍ−にと高いためパッケージの
熱抵抗を小さくできる。上記の材料以外でも熱膨張係数
がシリコンと同等であって熱伝導率が十分に高い絶縁性
材料であれば使用可能である。絶縁性キャップ基板８は
、窒化アルミニウム粉末組成物からなるグリーンシート
に貫通孔を設け、その貫通孔にタングステンのベースト
を圧入し同時焼成することによって貫通孔導電層４が設
けられ、その上にコバールからなる外部接続用端子ピン
を固着したものである。上記窒化アルミニウム以外でも
アルミナ焼結体（Ａ１２０３）のように材料内部に導電
部を形成できるものでも良い。パッケージの気密性の信
頼性を考慮すると絶縁性ベース基板６及び絶縁性キャッ
プ基板８の熱膨張係数は同等であることが好ましい。上
記記載した材料のなかでパッケージの気密性の信頼性が
最も高い組合せは、絶縁性ベース基板６及び絶縁性キャ
ンプ基板８に同じ材質である窒化アルミニウム（Ａ　Ｉ
　Ｎ）を用いたパッケージである。
電気的接続は以下のようになっている。チップ１はワイ
ヤーボンディング２等により絶縁性ベース基板６上に形
成された配線の電極部（図示せず）へ接続される。配線
拡大層１０を通り、絶縁性ベース基板６上の配線端の電
極部からはんだバンプを介して絶縁性キャップ基板８の
電極部１１に接続される。基板６に対して垂直に形成さ
れた絶縁性キャップ基板８中の貫通孔導電層４を通り、
ピン状の外部接続用端子ピン５につながっている。
パッケージの気密性をとるため、前記の導電Ｎ４を含ん
だ絶縁性キャップ基板８は外周部のパッケージ封止層７
により絶縁性ベース基板６と固着封止する。
絶縁性キャップ基板８中の導電層４は基板の表裏を最短
距離で繋いでいるため、基板に誘電率の大きいセラミッ
クスを用いた場合でも伝搬遅延時間は最小限に抑えられ
る。
配線１１０は以下の構造になっている。窒化アルミニウ
ム基板上にはポリイミド等の樹脂膜が形成されている。
その樹脂膜上に形成されたアルミニウム薄膜により配線
端のワイヤボンデング２の接続電極部から絶縁性キャッ
プ基板８の導電Ｍ４との電極部へ結線されている。配線
材料としてアルミニウムを用いる事により電気抵抗が小
さいものとなっている。配線材料としてはアルミニウム
以外にも金、銀、銅等の導電性の高い金属材料が使用可
能である。
第４図（ａ）〜（Ｑ）は各々電極部、ワイヤボンデング
、封止部の接続部の断面図である。電極部を除いた部分
に樹脂層１４を形成し、電極部にはチタン（Ｔｉ）−白
金（Ｐｔ）−金（Ａｕ）の蒸着膜１３が形成されている
１本実施例の配線層１０は上記のごとく誘電率の小さい
樹脂膜１４上に形成されるため伝搬遅延時間が小さくな
っている。樹脂／ｗ１４としてポリイミド系樹脂が用い
られる。この膜の誘電率は３．５以下、好ましくは３以
下がよい。上記の構造以外でも絶縁性ベース基板上が十
分に平滑度がとれていれば樹脂膜を形成せずに直接チタ
ン（Ｔ　ｉ　）−白金（Ｐｔ）−金（Ａｕ）の蒸着膜１
３を形成して配線してもよい。
この蒸着膜１３の上にはんだ１２がボール状に形成され
る。このはんだ１２ははんだとの漏れ性の低い耐熱性基
板の空隙部に埋め込まれたはんだを溶融させることによ
って転写させて得ることができる。従って、この基板の
空隙部はベース基板のはんだ形成部分と対応させたもの
を使用することにより、所定の位置にはんだ１２を形成
させることができる。はんだ１２の大きさは耐熱性基板
の厚さをコントロールすることにより得ることができる
。
はんだ１２はベース基板６上又はキャップ基板８上に予
め設けられる。ベース基板６とキャップ基板８とは位置
合わせされ、封止用はんだ７とともに同時に接合される
。
第５図は絶縁性ベース基板６への配線層１０のパターン
の一部を示す平面図である。本実施例では配線層として
４００本有し、半導体チップ１の搭載部の４辺の各辺に
おいて同一パターンを有する。配線長さの異なるものが
複数本規則的に配列され、その複数本のものが複数列配
列されている。
電極部１１は同じ＜４００個有し、半導体チップ１の外
周全周に７列配列されている。
配線パターン設計に変更が生じた場合でも上記の樹脂層
１４の膜配線パターンを変更するだけで良く、絶縁性ベ
ース基板６及び絶縁性キャップ基板８は何等変更するこ
となくできる。このため、配線パターン設計が容易にで
きる。本実施例では５０ｎｎの基板８に対してピン数を
４００個程度にでき、きわめて小型化できることができ
た。
このような構造のパッケージにおいて、チップ１より発
生した熱は、チップ固着層３を通して窒化アルミニウム
類の絶縁性ベース基板６に伝わる。
絶縁性ベース基板６内で熱は広がり、固着されたフィン
９へ伝わり放熱される。このように、熱伝導の経路が短
いため、大電力を消費するバイポーラＥＣＬチップなど
を搭載するのに適している。
外部接続用端子ピン５の材質はコバール（Ｆｅ−２９Ｎ
ｉ−１７Ｃｏ合金）が用いられる。コバールの熱膨張係
数は４．５Ｘ１０″′θ／℃と窒化アルミニウムのそれ
と近い。従って、本実施例の構成材料はすべてシリコン
と熱膨張係数が近いものとなり、パッケージ内のどの部
分でも部材間の熱膨張係数の違いによる熱疲労の問題が
発生しない。
絶縁性キャップ基板８は前述のように窒化アルミニウム
を主体とした焼結体からなり、グリーンシートに前述の
如く貫通孔内にタングステン、モリブブン等の粉末から
なるペーストを封入して焼成することによって得られる
。この貫通孔は基板８に設けられた電極部１１と対応し
た部分に設けられる。この部分には前述と同様にはんだ
漏れ性の高い蒸着膜が形成され、封止部も同様に蒸着膜
が設けられ、はんだ１２によって各々接合される。
このキャップ基板８にはこの封止前に前述のピン５がろ
う付等によってその後の封止温度で溶融しない温度のも
ので接続される。
尚、キャップ基板８は半導体素子１と配線層１０とを外
気より遮断されるように基板６に封止するが、電極部分
と半導体素子１の上部とを一体にしたものである。
半導体素子１とベース基板６の電極部１１とはワイヤボ
ンディングされる。ワイヤ２はＡ　ｕ　。
ＡＱ、Ｃｕ等の高導電性の金属細線が用いられる。
ワイヤは直径１００μｍ以下、好ましくは３０〜５０μ
ｍのものが用いられる。半導体素子１に対しては先端を
ボールとしてボールボンデングされ、電極部１１にはウ
ェッジボンデングされる。これらの接合は超音波振動に
よる圧接によって行われる。
本実施例では、ベース基板６とキャップ基板８との封止
部７は一重で行っているが、これを２重。
３重の複数の封止部を設けることによってもよい。
複数の封止によって更に気密性が向上する。
本実施例における半導体パッケージの製造工程は次の通
りである。
絶縁性ベース基板１上に半導体チップ１を搭載し、配線
層１０．封止用はんだ１２．電極部１１を接続するはん
だ１２を形成した後、ワイヤ２によって半導体チップ１
と配線層とを接続し、次いで予め外部端子接続用ピンが
設けられた絶縁性キャップ８が接続される。封止用はん
だ１２と電極部１１のはんだ１２は絶縁キャップ８に設
けることもできる。又、これらの各々のはんだは大きさ
が異なるので、一方に封止用はんだ１２、他方に電極部
用はんだ１２を設けることが好ましい。冷却用フィン９
はパッケージ組立後樹脂接着剤、はんだ等によって接合
することができる。
〔実施例２〕 第６図は本発明の他の実施例を示す断面図である。第１
実施例と同様にキャビティダウン型パッケージの構造で
ある。絶縁性ベース基板６及び絶縁性キャップ基板８の
材質は２重量％以下のＢｅＯを含む高熱伝導性の炭化珪
素焼結体（Ｓ　ｉ　Ｃ）を用いている。チップ１は絶縁
性ベース基板６に固着されている。絶縁性ベース基板６
側は実施例１と同じ構造である。絶縁性キャップ基板８
には構造上内部に導電層を設ける必要が有る。絶縁性キ
ャップ基板８に高熱伝導性の炭化珪素を用いようとする
場合焼結温度が高過ぎて焼結体内部に導電層を設けるこ
とができないと言う問題があった。
その問題を解決するため本実施例は以下のような絶縁性
キャップ基板８を作成した。絶縁性キャップ基板８上の
配線端の電極部が対応するところに貫通孔を開ける。第
７図ヘッドの表側のみならず裏側にもはんだ等のろう材
が付いているＴ字型のヘッド付きピン５を貫通孔に通し
て固着させる。
第７図にピン固着部の一部分の拡大図を示す。このよう
な絶縁性キャップ基板８を実施例１と同様に絶縁性ベー
ス基板６上の電極部にピン５のヘッドに付いているろう
材を固着させ、外周部も同時に封止する。このように絶
縁性ベース基板６と絶縁性キャップ基板８の間をろう材
やバンプ等の導電性材料を用いることによって絶縁性キ
ャップ基板の構造が簡素になり、多層化が不可能であっ
た高熱伝導性の炭化珪素焼結体を用いることができるよ
うになった６高熱伝導性の炭化珪素の熱伝導率は窒化ア
ルミニウムの約２倍で有ることから、良好な熱抵抗が得
られる。絶縁性ベース基板６及び絶縁性キャップ基板８
の材質が同じであることから気密性の信頼性も好ましい
。
本実施例においても、基板８への配線層１０゜封止部、
電極部、ワイヤボンデング部は実施例１と同様に形成す
ることができる。同様に金属からなるフィン９が設けら
れる。配線層１０は実施例１と同様に設けられる。ワイ
ヤボンデングは実施例１と同様に行われる。
〔実施例３〕 第８図に本発明の他の実施例の断面図を示す。
第９図は本発明の実施例において絶縁性キャップ基板８
がつけられる前の絶縁性ベース基板６をチップ側から見
た平面図である。本実施例も実施例１と同様にキャビテ
ィダウン型パッケージの構造である。
チップ１は絶縁性ベース基板６に固着されている。チッ
プ１は大小合わせて９個搭載しである。
パッケージの用途に合わせてチップ数を増やしたり、交
換することは可能である。中心をＣＰＵとし、周辺にメ
モリを配置したものである。絶縁性ベース基板６及び絶
縁性キャップ基板８の材質は窒化アルミニウム焼結体で
ある。絶縁性ベース基板６は窒化アルミニウム粉末から
なる平板のグリーンシートにチップ部の所が開いている
グリーンシートを重ねて焼成し、チップ部の所が凹んで
いる基板を作成する。その凹みにチップ１を搭載し、配
線パターンが印刷されであるフィルムキャリアでチップ
側電極部とチップ周辺部の基板上の配線［１０の端の電
極部とを接続しである。ここでフィルムキャリアを用い
たのは、絶縁性キャップ基板８を大型化に伴う力学特性
を考慮し平板にしたため絶縁性ベース基板６との隙間は
基板接続部のはんだバンプ１１の直径距離しかなく、ワ
イヤボンデングでは困廻なためである。電気的接続にお
けるチップ周辺部の基板上の配線層１０の端の電極部か
らの配線構造は、実施例１と同じである。
配線層１０（配線パターンは図示せず）を通り、絶縁性
ベース基板６上の配線端の電極部から基板接続部のはん
だバンプ１１（図中では基板上の１／８の部分のみ示し
である）を介して絶縁性キャップ基板８の電極部に接続
される。基板に対して垂直に形成された絶縁性キャップ
基板８中の導電層４を通り、ピン５の外部接続用端子に
つながっている。はんだバンプ１１はベース基板６のチ
ップ１以外の全面に設けられているが、図では省略した
。
絶縁性キャップ基板８は、実施例１と同様に作成される
。窒化アルミニウムのグリーンシートに貫通孔を設け、
その貫通孔にタングステンのペーストを圧入し同時焼成
し、コバールからなる外部接続用端子ピン５を固着した
ものである。
絶縁性ベース基板６及び絶縁性キャップ基板８が同じ材
質であることからパッケージの気密性に優れている。
絶縁性キャップ基板８中の導電層４は基板の表裏を最短
距離で繋いでいるため、基板に誘電率の大きいセラミッ
クスを用いた場合でも伝搬遅延時間は最小限に抑えられ
る。
配線層１ｏは第一実施例１と同様な構造になっている。
本実施例のような複数のチップがひとつのパッケージ内
に収まっている場合、チップ間でも配線を通して信号の
遺り取りを行なうため、配線パターンは複雑なものとな
る。配線パターン設計に変更が生じた場合でも上記の膜
配線パターンを変更するだけで良く、絶縁性ベース基板
６及び絶縁性キャップ基板８は何等変更する必要がない
。
このため、配線パターン設計の変更が容易にできる。
はんだバンプ１１は各チップ１からの各配線層１０の共
通に用いられる。従って、各チップ１から独立して必要
な分の個々のはんだバンプ１１を有するのではなく、各
チップ１に対して必要なはんだバンプ１１を共用して用
いられる配線構造となっている。
このような構造のパッケージにおいて、チップ１より発
生した熱は、チップ固着層３を通して窒化アルミニウム
製の絶縁性ベース基板６に伝わる。
絶縁性ベース基板６内で熱は広がり、固着されたフィン
９へ伝わり放熱される。このように、熱伝導の経路が短
いため、冷却効率が良く、熱的に弱いチップと高発熱量
のチップとを同じパッケージ内に搭載することが可能で
あり、単一チップ搭載のパッケージの組み合わせに比べ
、演算処′理能力が向上している。
〔実施例４〕 第１０図は複数個のチップを搭載したパッケージの断面
図である。実施例３と異なるのは絶縁性ベース基板６を
平板としたもので、その基板６上に実施例１と同様に配
線層１０を設はワイヤボンデングしたことである。その
平面構造は第９図と同様に９ケのチップを設けたもので
ある。中范４こＣＰＵ、その周辺にメモリ素子を設けら
れる。本実施例においてもはんだバンプは素子に必要な
数に対して共通して使用できるように配線パターンを形
成することができる。また、本実施例には冷却フィンが
図示されていないが、冷却フィンが設けられる。
本実施例においてもキャップ基板８に導電層４が最短距
離で設けられているので、信号伝搬遅延時間が小さくで
き、計算時間の高速化が可能である。
〔実施例５〕 第１１図は本発明の半導体パッケージをスーパーコンピ
ュータに実装した斜視図である。実施例１〜４に示した
半導体パッケージは多層プリント基板１５に３次元に装
着され、コネクタによってプラッタに接続される。本実
装では上部プラッタと下部プラッタの２段に構成され、
下部プラッタの下方より冷却用空気が送られ、両者のプ
ラッタの間にクロスフリーグリッド１６が設けられ、冷
却による温度のばらつきをなくすように工夫される。
半導体パッケージとして、論理用パッケージ、ＶＲ（ベ
クトル　レジスタ）用パッケージ、主記憶用パッケージ
、拡張記憶用パッケージが用いられ、高集積論理プラッ
タに装着される。
論理用パッケージには論理ＬＳ１．ＲＡＭモジュール、
ＶＲ用パッケージには論理Ｌ　Ｓ　Ｉ　、ＶＲＬＳＩ。
主記憶にＭＳ　（メインストレージ）モジュール、拡張
記憶にＤＲＡＭ　（ダイナミック　ランダムアクセス　
メモリ）等が用いられ、これらのパッケージはプリント
基板に表面実装、アキシャル実装、両面実装等によって
装着される。本実施例によれば、最高速のスーパーコン
ピュータを得ることができる。
〔実施例６〕 第１２図は本発明のキャビティダウン型パッケージの構
造を示す断面図である。チップ１は絶縁性ベース基板６
に固着されている。絶縁性ベース基板６の材質は窒化ア
ルミニウム（ＡｆｌＮ）焼結体からなるものである。絶
縁性キャップ基板８の材質はガラス・セラミックスであ
る。窒化アルミニウムの熱膨張係数は、４．５　Ｘ　１
０″″Ｂ／℃とチップの材質であるシリコンの熱膨張係
数と近いため、チップ１との接続信頼性が十分に大きい
。更に、☆化アルミニウムの熱伝導率が１５０Ｗ／ｍ・
Ｋと比較的大きいためチップ１からの発熱をフィン接着
層１３を通して十分にフィン９に伝えることができる。
尚、ここでは絶縁性ベース基板６として窒化アルミニウ
ムを用いたがＢｅ又はＢＮ入り高熱伝導性の炭化珪素（
Ｓ　ｉ　Ｃ）焼結体を用いても良い。この高熱伝導性の
炭化珪素（Ｓ　ｉ　Ｃ）の熱膨張係数は、３．７　Ｘ　
１０″″Ｂ／℃とチップの材質であるシリコンの熱膨張
係数と近いため、チップ１と接続信頼性が十分に大きく
、且つ、その熱伝導率は２７０Ｗ／ｍ−にと高いためパ
ッケージの熱抵抗を小さくできる。上記の材料以外でも
熱膨張係数がシリコンと同等であって熱伝導率が十分に
高い絶縁性材料であれば使用可能である。
絶縁性キャップ基板８に用いたガラス・セラミックスは
、コンデンサ素子、抵抗素子及びインダクタンス素子な
どの受動素子を内蔵した多層基板である。絶縁性キャッ
プ基板８は、ガラス・セラミックスのグリーンシートに
貫通孔を設け、その貫通孔にＡｕ、Ａｇ、Ｃｕなどの導
通性材料を圧入し同時焼成し、コバールの外部接続用端
子ピンを固着したものである。上記ガラス・セラミック
ス以外でも基板内部に受動素子及び導電部を形成できる
ものであれば良い。パッケージの気密性の信頼度を考慮
すると絶縁性ベース基板６及び絶縁性キャップ基Ｆｊ、
８の熱膨張係数は同等であることが好ましい。上記した
材料のなかでパッケージの気密性の信頼性が最も高い組
合せは、本発明の実施例１に示すように、絶縁性ベース
基板６に窒化アルミニウム（ＡｆｆＮ）を、また、ホウ
ケイ酸ガラスを含有している熱膨張係数が近いガラス・
セラミックスを絶縁性キャップ基板８に用いたパッケー
ジである。
電気的接続は以下のようになっている。チップ１はワイ
ヤーボンディング２、或いは、ＴＡＢ　（ＴａｐｅＡｕ
ｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）等により絶縁性ベー
ス基板６上の電極部（図示せず）へ接続される。配線拡
大層１０を通り、絶縁性ベース基板６上の配線端の電極
部からはんだバンプ１１を介して絶縁性キャップ基板８
の電極部に接続される。基板に対して垂直に形成された
絶縁性キャップ基板８中の導電ｙｆｊ’４を通り、ビン
状の外部接続用端子５につながっている。コンデンサ素
子１４は導Ｉｒ１Ｆ！Ｊ４のうちチップ１電源供給端子
層及びグランド層に並列に接続されている。コンデンサ
素子１４を絶縁性キャップ基板８に内蔵しているためチ
ップ１近く、急峻な電圧変動を減らすことができると共
に外付はコンデンサに比べ回路の配線長を短くすること
ができる。このため、伝送波形の品質の向上が図れると
共に伝送時間を減少出来る。パッケージの気密性をとる
ため、前記の導電層４を含んだ絶縁性キャップ基板８は
外周部のパッケージ封止層７により絶縁性ベース基板６
と固層封止する。絶縁性キャップ基板８中の導電層４は
基板の表裏を最短距離で繋いでいるため、基板に誘電率
の大きいセラミックスを用いた場合でも伝搬遅延時間は
最小限に抑えられる。
配線拡大層１０は第一実施例と同様な構造と成っている
。
このような構造のパッケージにおいて、チップ１より発
生した熱は、チップ固着層３を通して窒化アルミニウム
製の絶縁性ベース基板６に伝わる。
絶縁性ベース基板６内で熱は広がり、高熱伝導性の樹脂
等より成るフィン接着ｆｆ１３で固着されたフィン９へ
伝わり放熱される。このように、熱伝導の経路が短いた
め、大電力を消費するバイポーラＥＣＬチップなどを搭
載するのに適している。
外部接続用端子ピン５の材質はコバール（Ｆｅ−２９Ｎ
ｉ−１７Ｃｏ）とした。コバールの熱膨張係数は４．５
　Ｘ　１０”−’／℃　とガラス・セラミックスのそれ
と近い。従って１本実施例の構成材料はすべてシリコン
と熱膨張係数が近いものとなり、パッケージ内のどの部
分でも部材間の熱膨張係数の違いによる熱疲労の問題が
発生しない。
〔実施例７〕 第１３図は本発明のキャビティダウン型パッケージの構
造である。絶縁性ベース基板６側は第１実施例と同じ構
造及び材料である。チップ１から出る端子が多く成るに
連れてチップ１の寸法は大きく成る。そのため、絶縁性
キャップ基板８のチップ１真下に当る部分にも外部接続
用端子７を設けられるように、本実施例においては、絶
縁性キャップ基板８は受動素子１４を内蔵し導電部４を
多層配線にしである。これにより、端子数が増加しても
絶縁性キャップ基板８の外側表面の全面から外部接続用
端子５を設けられるため、パッケージ全体の寸法を最小
限に抑えることができる。
〔発明の効果〕
本発明の半導体パッケージによれば、半導体素子が搭載
されている絶縁性ベース基板と一方の面に複数の外部接
続用端子を有し且つ内面に電気接続するための導電層を
有する絶縁性キャップ基板とから成る半導体素子用パッ
ケージにおいて、前記絶縁性ベース基板上の電極部と絶
縁性キャップ基板上の電極部とが導電性材料により接続
されているので、放熱性に優れているばかりでなく、絶
縁性キャップ基板の構造が簡素化され誘電率の大きい部
分を通る距離が少なくなるため伝搬遅延時間が小さくな
り、電送特性が向上する。しかも、キャップ基板とベー
ス基板に同じ材料を用いることにより、信頼性の高い半
導体素子用パッケージが得られる。
本発明の半導体パッケージ用セラミックキャップによれ
ば、半導体素子の封止とともに外部接続用端子を備える
ことができる。
本発明の半導体パッケージ用基板によれば、セラミック
ス多層板を使用することがないので、配線をセラミック
表面に形成でき、配線層の長さを短かくできるので、遅
延時間を小さくできる。
また、キャップ基板に受動素子を内蔵した場合、チップ
１近く急峻な電圧変動を減らすことができると共に従来
のパッケージの外部においてコンデンサを接続したもの
に比べて回路の配線長を短くできる。このため、伝送波
形の品質の向上と共に伝送時間の減少が図れる。
本発明のコンピュータによれば、伝搬遅延時間が小さく
なるので、より高速処理が可能となり、中型計算機が使
用される銀行端末機として高効率処理が可能である。
【図面の簡単な説明】
第１図は本発明の半導体パッケージの一実施例を示す断
面図、第２図及び第３図は従来の半導体パッケージを示
す断面図、第４図は本発明の半導体パッケージの電極部
、ワイヤボンデング部及び封止部の詳細を示す断面図、
第５図はベース基板に形成された配線層のパターンを示
す平面図、第６図は本発明の他のパッケージ構造を示す
断面図、第７図は第６図のピン接続部の断面図、第８図
は本発明の複数個の半導体素子を有するパッケージの断
面図、第９図は本発明の第８図の電極部を示す平面図で
あり、第１０図は複数個の半導体素子を１個の基板上に
搭載した本発明の半導体パッケージの断面図、第１１図
は本発明の半導体パッケージを搭載したコンピュータの
斜視図、第１２図及び第１３図は封止用キャップに受動
素子を形成した本発明の半導体パッケージ断面図である
。 １・・・チップ、２・・・ワイヤ、３・・・チップ接着
部、４・・・導電層、５・・・外部接続用端子、６・・
・絶縁性ベース基板、７・・・パッケージ封止部、８・
・・絶縁性キャップ基板、９・・・フィン、１０・・・
配線拡大層、１１・・・基板接続部、１２・・・封止用
キャップ、１４・・・樹脂層、１５・・・多層プリント
板、１７・・・フィン接着部、１８・・・受動素子。 躬１ｚ 荊２−凹 杢３図 第６区

Claims (1)

  1. 【特許請求の範囲】 １、半導体素子が搭載され、配線層を有する電気絶縁性
    基板と、前記半導体素子及び配線層を外気より遮断し封
    止する電気絶縁性キャップを有する半導体パッケージに
    おいて、前記キャップは外面に外部接続用端子を有し、
    内面に該外部接続用端子と電気的に接続する電極部を有
    し、前記配線層の電極部と前記キャップ内面の電極部と
    が導電材により接続されていることを特徴とする半導体
    パッケージ。 ２、半導体素子が搭載され、配線層を有する電気絶縁性
    基板と、前記半導体素子及び配線層を外気より遮断し封
    止する電気絶縁性キャップを有する半導体パッケージに
    おいて、前記配線層に外部接続用端子と接続される電極
    部を有し、該電極部は前記半導体素子の外周部全周に規
    則的に複数列配列されていることを特徴とする半導体パ
    ッケージ。 ３、半導体素子が搭載され、配線層を有する電気絶縁性
    基板と、前記半導体素子及び配線層を外気より遮断し封
    止する電気絶縁性キャップを有する半導体パッケージに
    おいて、配線長さが異なる前記配線層が等間隔で複数本
    規則的に配列されており、該複数本の配線層が複数列規
    則的に配列されていることを特徴とする半導体パッケー
    ジ。 ４、半導体素子が搭載され、配線層を有する電気絶縁性
    基板と、前記半導体素子及び配線層を外気より遮断し封
    止する電気絶縁性キャップを有する半導体パッケージに
    おいて、前記電気絶縁性キャップ外面に形成された外部
    接続用端子に外部接続用ピンが接合されていることを特
    徴とする半導体パッケージ。 ５、半導体素子を封止する焼結体からなる半導体パッケ
    ージ用セラミックキャップにおいて、該キャップは貫通
    孔に導電ペーストによつて形成された導電層を有するこ
    とを特徴とする半導体パッケージ用セラミックキャップ
    。 ６、半導体素子を封止する焼結体からなる半導体パッケ
    ージ用セラミックキャップにおいて、該キャップは貫通
    孔に導電ペーストによつて形成された導電層及び該導電
    層の外部接続用端子に接続された外部接続用ピンを備え
    たことを特徴とする半導体パッケージ用セラミックキャ
    ップ。 ７、半導体素子を搭載するセラミックス焼結体からなる
    半導体パッケージ用基板において、該基板は配線層が形
    成されており、配線長さの異なる前記配線層が等間隔で
    複数本規則的に配列されており、該複数本の配線層が複
    数列規則的に配列されていることを特徴とする半導体パ
    ッケージ用基板。 ８、半導体素子を搭載するセラミックス焼結体からなる
    半導体パッケージ用基板において、該基板は配線層が設
    けられ、該配線層に外部接続用端子と接続される電極部
    を有し、該電極部は前記半導体素子の搭載外周部全周に
    複数列規則的に配列されていることを特徴とする半導体
    パッケージ用基板。 ９、前記配線層は樹脂層上に設けられている請求項７又
    は８に記載の半導体パッケージ用基板。 １０、プラツタと、該プラツタにコネクタを介して装着
    された多層プリント基板と、該基板に装着された論理用
    半導体パッケージ及び主記憶用半導体パッケージを有す
    るコンピュータにおいて、前記半導体パッケージの少な
    くとも一方は半導体素子が搭載され、配線層を有する電
    気絶縁性基板と、前記半導体素子及び配線層を外気より
    遮断し封止する電気絶縁性キャップとを有し、該キャッ
    プは外面に外部接続用端子を有し、内面に該外部接続用
    端子と電気的に接続する導電層に設けられた電極部を有
    し、前記配線層の電極部とキャップ内面の電極部とが導
    電材により接続されていることを特徴とするコンピュー
    タ。
JP8125888A 1988-04-04 1988-04-04 半導体パッケージ及びそれを用いたコンピュータ Expired - Lifetime JPH0756887B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8125888A JPH0756887B2 (ja) 1988-04-04 1988-04-04 半導体パッケージ及びそれを用いたコンピュータ
US07/331,802 US5097318A (en) 1988-04-04 1989-04-03 Semiconductor package and computer using it
DE1989620767 DE68920767T2 (de) 1988-04-04 1989-04-04 Halbleiterpackung.
EP19890105868 EP0336359B1 (en) 1988-04-04 1989-04-04 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8125888A JPH0756887B2 (ja) 1988-04-04 1988-04-04 半導体パッケージ及びそれを用いたコンピュータ

Publications (2)

Publication Number Publication Date
JPH01253942A true JPH01253942A (ja) 1989-10-11
JPH0756887B2 JPH0756887B2 (ja) 1995-06-14

Family

ID=13741349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8125888A Expired - Lifetime JPH0756887B2 (ja) 1988-04-04 1988-04-04 半導体パッケージ及びそれを用いたコンピュータ

Country Status (4)

Country Link
US (1) US5097318A (ja)
EP (1) EP0336359B1 (ja)
JP (1) JPH0756887B2 (ja)
DE (1) DE68920767T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283951A (ja) * 1991-03-13 1992-10-08 Nec Corp 半導体装置
WO2016170903A1 (ja) * 2015-04-23 2016-10-27 株式会社フジクラ 光学装置および光学装置の製造方法
WO2017154408A1 (ja) * 2016-03-10 2017-09-14 株式会社日立製作所 パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5199164A (en) * 1991-03-30 1993-04-06 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package
EP0714127B1 (en) * 1991-11-28 2003-01-29 Kabushiki Kaisha Toshiba Semiconductor package
WO1994007264A1 (en) * 1992-09-16 1994-03-31 Clayton James E A thin multichip module
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
EP0620594A3 (en) * 1993-04-13 1995-01-18 Shinko Electric Ind Co Semiconductor device having connection pins.
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
JPH07193164A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体集積回路装置
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5726482A (en) 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
FR2721437B1 (fr) * 1994-06-17 1996-09-27 Xeram N Boîtier hermétique à dissipation thermique améliorée notamment pour l'encapsulation de composants ou circuits électroniques et procédé de fabrication.
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
KR100398714B1 (ko) * 1994-09-20 2003-11-14 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치및그의실장구조체
US6423571B2 (en) 1994-09-20 2002-07-23 Hitachi, Ltd. Method of making a semiconductor device having a stress relieving mechanism
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
GB2326454A (en) * 1997-06-21 1998-12-23 Conveyor Units Ltd A clutch for a live roller conveyor section
JP3070579B2 (ja) * 1998-06-10 2000-07-31 日本電気株式会社 半導体装置の実装構造および実装方法
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
JP3428488B2 (ja) * 1999-04-12 2003-07-22 株式会社村田製作所 電子部品の製造方法
EP1319326A1 (en) * 2000-09-21 2003-06-18 Datatronic Distribution Incorporated Hermetically sealed component assembly package
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
JP3858834B2 (ja) * 2003-02-24 2006-12-20 オンキヨー株式会社 半導体素子の放熱器
KR100705868B1 (ko) * 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
KR100914552B1 (ko) 2005-07-25 2009-09-02 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
WO2008108995A1 (en) * 2007-03-01 2008-09-12 Aguila Technologies Electric field steering cap, steering electrode, and modular configurations for a radiation detector
JP2008277525A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板並びに配線基板および半導体装置
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) * 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9786587B2 (en) 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
US10262918B1 (en) * 2014-12-23 2019-04-16 Patco & Associates, Inc Heat transfer cooling module
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
WO2017017885A1 (ja) * 2015-07-24 2017-02-02 日本電気株式会社 実装構造体、実装構造体の製造方法、無線機

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923548A (ja) * 1982-07-30 1984-02-07 Fujitsu Ltd 半導体装置
JPS59198737A (ja) * 1983-04-26 1984-11-10 Nec Corp リ−ドレスマルチチツプチツプキヤリア
JPS61285740A (ja) * 1985-06-12 1986-12-16 Sumitomo Electric Ind Ltd 高密度実装形セラミツクｉｃパツケ−ジ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338621A (en) * 1980-02-04 1982-07-06 Burroughs Corporation Hermetic integrated circuit package for high density high power applications
JPS5732661A (en) * 1980-08-05 1982-02-22 Fujitsu Ltd Module of semiconductor element having high density
JPS5785244A (en) * 1980-11-18 1982-05-27 Fujitsu Ltd Semiconductor device
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
JPS59125641A (ja) * 1983-01-05 1984-07-20 Nec Corp リ−ドレスチツプキヤリア
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
JPS6092644A (ja) * 1983-10-26 1985-05-24 Nec Corp 半導体装置
JPS60239044A (ja) * 1984-05-11 1985-11-27 Sumitomo Electric Ind Ltd 半導体装置用基板材料
JPS60246656A (ja) * 1984-05-22 1985-12-06 Nec Corp 半導体装置用パツケ−ジ
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
JPS60263450A (ja) * 1984-06-12 1985-12-26 Nec Corp 集積回路パツケ−ジ
JPS60263451A (ja) * 1984-06-12 1985-12-26 Nec Corp 集積回路パツケ−ジ
JPS616846A (ja) * 1984-06-21 1986-01-13 Nec Corp コンデンサ付プラグインパツケ−ジ
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
JPS6221251A (ja) * 1985-07-22 1987-01-29 Nec Corp 多層セラミツクパツケ−ジ
GB8526397D0 (en) * 1985-10-25 1985-11-27 Oxley Dev Co Ltd Metallising paste
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62261129A (ja) * 1986-05-08 1987-11-13 Nec Corp 電子部品の実装体
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
DE3780764T2 (de) * 1986-11-15 1992-12-24 Matsushita Electric Works Ltd Gegossenes kunststoff-chip-gehaeuse mit steckermuster.
US4807019A (en) * 1987-04-24 1989-02-21 Unisys Corporation Cavity-up-cavity-down multichip integrated circuit package
JPS6489350A (en) * 1987-09-29 1989-04-03 Kyocera Corp Package for containing semiconductor element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923548A (ja) * 1982-07-30 1984-02-07 Fujitsu Ltd 半導体装置
JPS59198737A (ja) * 1983-04-26 1984-11-10 Nec Corp リ−ドレスマルチチツプチツプキヤリア
JPS61285740A (ja) * 1985-06-12 1986-12-16 Sumitomo Electric Ind Ltd 高密度実装形セラミツクｉｃパツケ−ジ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283951A (ja) * 1991-03-13 1992-10-08 Nec Corp 半導体装置
JP2730304B2 (ja) * 1991-03-13 1998-03-25 日本電気株式会社 半導体装置
WO2016170903A1 (ja) * 2015-04-23 2016-10-27 株式会社フジクラ 光学装置および光学装置の製造方法
US10295852B2 (en) 2015-04-23 2019-05-21 Fujikura Ltd. Optical device and method for manufacturing optical device
WO2017154408A1 (ja) * 2016-03-10 2017-09-14 株式会社日立製作所 パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法

Also Published As

Publication number Publication date
EP0336359A2 (en) 1989-10-11
EP0336359B1 (en) 1995-01-25
DE68920767D1 (de) 1995-03-09
EP0336359A3 (en) 1991-03-20
DE68920767T2 (de) 1995-06-01
JPH0756887B2 (ja) 1995-06-14
US5097318A (en) 1992-03-17

Similar Documents

Publication Publication Date Title
JPH01253942A (ja) 半導体パッケージ及びそれを用いたコンピュータ
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
KR970000218B1 (ko) 반도체 패키지
US5381039A (en) Hermetic semiconductor device having jumper leads
JP2548602B2 (ja) 半導体実装モジュール
EP0509825A2 (en) Package structure for semiconductor device
US5045922A (en) Installation structure of integrated circuit devices
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JPH09129817A (ja) 半導体装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
JPH10256428A (ja) 半導体パッケージ
JPH06112355A (ja) セラミックパッケージ
JP2501279B2 (ja) 半導体パッケ―ジ
JP2501278B2 (ja) 半導体パッケ―ジ
JPH10256413A (ja) 半導体パッケージ
JPS6334962A (ja) パツケ−ジ構造体
JP2892687B2 (ja) 半導体素子用パツケージ
JPH05343563A (ja) セラミックパッケージ
JP3335657B2 (ja) 半導体パッケージ
JPS6219072B2 (ja)
JPH0377355A (ja) 放熱型半導体装置
JPS6197954A (ja) 半導体装置
JPS6184043A (ja) プラグインパツケ−ジ
JPH09266265A (ja) 半導体パッケージ