JPS60263451A - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPS60263451A JPS60263451A JP59120166A JP12016684A JPS60263451A JP S60263451 A JPS60263451 A JP S60263451A JP 59120166 A JP59120166 A JP 59120166A JP 12016684 A JP12016684 A JP 12016684A JP S60263451 A JPS60263451 A JP S60263451A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- terminal
- terminals
- electrode part
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、集積回路を機う金属製キャップ上に端子を設
けると共に、その金属製キャップに絶縁体を介在させて
これを貫通する端子を設けた集積回路パッケージに関す
るものである。
けると共に、その金属製キャップに絶縁体を介在させて
これを貫通する端子を設けた集積回路パッケージに関す
るものである。
従来、集積回路パッケージは、放熱のためにセラミック
基板の片面に放熱板を固着し、その反対面に集積回路を
搭載してその端子に基板内配線を介してセラミック基板
上の入出力端子を設けた構成である。
基板の片面に放熱板を固着し、その反対面に集積回路を
搭載してその端子に基板内配線を介してセラミック基板
上の入出力端子を設けた構成である。
しかしながら、セラミック基板上の複数の入出力端子は
、コネクター等の接続のため一定間隔を以って離間配置
される必要があるため、これによシ、セラミック基板は
一定の面積以上に限定されてしまい、集積回路パッケー
ジの小型化が困難であった。
、コネクター等の接続のため一定間隔を以って離間配置
される必要があるため、これによシ、セラミック基板は
一定の面積以上に限定されてしまい、集積回路パッケー
ジの小型化が困難であった。
(発明の目的〕
本発明は、上記の問題点を解決するもので、集積回路を
覆う金属製キャップに端子を設けると共に、その金属製
キャップに絶縁体を介在させてこれを貫通する端子を設
けることによシ、絶縁基板上の端子数の減少を図シ、絶
縁基板の面積を小さくなし、パッケージ全体を小型化し
うる集積回路パッケージを提供することを目的とする。
覆う金属製キャップに端子を設けると共に、その金属製
キャップに絶縁体を介在させてこれを貫通する端子を設
けることによシ、絶縁基板上の端子数の減少を図シ、絶
縁基板の面積を小さくなし、パッケージ全体を小型化し
うる集積回路パッケージを提供することを目的とする。
た集積回路と、集積回路の端子に配線を介して接続する
絶縁基板上の第1の端子とを有する集積回路パッケージ
において、集積回路の端子に接続する第1及び第2の電
極部を絶縁性基板上に設け、第1の電極部に集積回路を
覆う金属製キャップを固着し、金属製キャンプ上に第2
の端子を設けると共に、金属製キャップに絶縁体を介在
させてこ1 れを貫通して第2の電極部に固着した第3
の端子を設けてなるものである。
絶縁基板上の第1の端子とを有する集積回路パッケージ
において、集積回路の端子に接続する第1及び第2の電
極部を絶縁性基板上に設け、第1の電極部に集積回路を
覆う金属製キャップを固着し、金属製キャンプ上に第2
の端子を設けると共に、金属製キャップに絶縁体を介在
させてこ1 れを貫通して第2の電極部に固着した第3
の端子を設けてなるものである。
次に、本発明の一実施例を図面に基づいて説明する。
第1図は、本発明に係る集積回路パッケージの一実施例
を示す分解斜視図である。
を示す分解斜視図である。
第2図は、同実施例の断面図である。
図中、10は絶縁性基板としてのセラミック基板で、そ
の片面上中央には集積回路20が搭載されている。11
はセラミック基板100周縁部に一定間隔ごとに植設さ
れた第1の端子としての入出力端子であシ、これらは集
積回路20の所定の端子とボンディングワイヤ(図示せ
ず)、ポンディングパッド(図示せず)、基板内配線(
図示せず)を介して接続されている。
の片面上中央には集積回路20が搭載されている。11
はセラミック基板100周縁部に一定間隔ごとに植設さ
れた第1の端子としての入出力端子であシ、これらは集
積回路20の所定の端子とボンディングワイヤ(図示せ
ず)、ポンディングパッド(図示せず)、基板内配線(
図示せず)を介して接続されている。
12は集積回路20の周囲に設けられた第1の電極部と
しての環状の電極部であり、集積回路20の複数の接地
端子とボンディングワイヤ13゜ポンディングパッド1
4を介して接続されている。
しての環状の電極部であり、集積回路20の複数の接地
端子とボンディングワイヤ13゜ポンディングパッド1
4を介して接続されている。
40は集積回路20を枠いシールド効果を果す箱型の金
属製キャップで、そのリム40aは環状の電極部12に
衝合するように形成されておシ、金属製キャップ20は
ろう付けにより固着される。41は金属製キャップ41
上にろう付けによ)植設された第2の端子としての接地
端子で、これは金属製キャップ40.環状の電極部12
.ポンディングパッド14.ボンディングワイヤ13を
介して集積回路20の接地端子と接続している。
属製キャップで、そのリム40aは環状の電極部12に
衝合するように形成されておシ、金属製キャップ20は
ろう付けにより固着される。41は金属製キャップ41
上にろう付けによ)植設された第2の端子としての接地
端子で、これは金属製キャップ40.環状の電極部12
.ポンディングパッド14.ボンディングワイヤ13を
介して集積回路20の接地端子と接続している。
15は集積回路20の周囲に設けられた第2の電極部で
、集積回路200所定端子とボンディングワイヤ16.
ポンディングパッド17を介して接続されている。
、集積回路200所定端子とボンディングワイヤ16.
ポンディングパッド17を介して接続されている。
42は金属製キャップ40に絶縁体43を介在させてこ
れを貫通して設けられた第3の端子としての入出力端子
で、フランジ状下部42aを有する。
れを貫通して設けられた第3の端子としての入出力端子
で、フランジ状下部42aを有する。
この入出力端子42は、金属製キャップ40をそのリム
40aが環状の電極部12に衝合させてろう付けにより
固着した際、その下部42aが第20電極部151C衝
合するように配設されており、下部42aと第2の電極
部15との固着は、金属製キャップ40を固着するとき
同時に加熱半田により行なわれる。
40aが環状の電極部12に衝合させてろう付けにより
固着した際、その下部42aが第20電極部151C衝
合するように配設されており、下部42aと第2の電極
部15との固着は、金属製キャップ40を固着するとき
同時に加熱半田により行なわれる。
なお、30はセラミック基板10の裏面に固着された放
熱板である。
熱板である。
このように、セラミック基板10上の集積回路20の周
囲に第1の電極部としての環状の電極部12を設け、集
積回路20の複数の接地端子をこの電極部12に接続し
、第2の端子としての接地端子41を有する金属製キャ
ップ40をそのリム40aが環状の電極部12に衝合す
るよう集積回路20を覆い、集積回路20の端子に接続
する第2の電極部15に対し固着される第3の端子とし
ての入出力端子を絶縁体43を介在させて金属製ギャッ
プ40に設けた構造でおるから、金属製キャップ40の
端子41.42の数の分だけセラミック基板10上に直
接植設する端子11の数を減らすことができる。これに
よシセラミック基板100面積を減らすことができ、パ
ッケージを小型化しうる。またセラミック基板10の周
縁部までの基板内配線が減少するから、この分、セラミ
ック基板の面積を減らすことができ、更に一層パッケー
ジの小型化を図シうる。金属製キャップ40は接地され
るから、集積回路20に対するシールド効果を高めるこ
とができる。
囲に第1の電極部としての環状の電極部12を設け、集
積回路20の複数の接地端子をこの電極部12に接続し
、第2の端子としての接地端子41を有する金属製キャ
ップ40をそのリム40aが環状の電極部12に衝合す
るよう集積回路20を覆い、集積回路20の端子に接続
する第2の電極部15に対し固着される第3の端子とし
ての入出力端子を絶縁体43を介在させて金属製ギャッ
プ40に設けた構造でおるから、金属製キャップ40の
端子41.42の数の分だけセラミック基板10上に直
接植設する端子11の数を減らすことができる。これに
よシセラミック基板100面積を減らすことができ、パ
ッケージを小型化しうる。またセラミック基板10の周
縁部までの基板内配線が減少するから、この分、セラミ
ック基板の面積を減らすことができ、更に一層パッケー
ジの小型化を図シうる。金属製キャップ40は接地され
るから、集積回路20に対するシールド効果を高めるこ
とができる。
以上説明したように、本発明に係る集積回路パッケージ
によれば、集積回路の端子に接続する第1及び第2の電
極部を絶縁性基板上に設け、第1の電極部に集積回路を
覆う金属製キャップを固着し、金属製キャップ上に第2
の端子を設けると共に、金属製キャップに絶縁体を介在
させてこれを1 貫通して第2の電極部に固着した第3
の端子を設けた点に特徴を有するため、集積回路の上部
スペースを有効利用しておシ、絶縁性基板の端子の数を
第2及び第3の端子の数だけ減らすことができ、この分
、絶縁性基板の面積を一層小さくできるから、集積回路
パッケージを小型化、高密度化しうるという効果を奏す
る。また、集積回路を覆う金属製キャップによるシール
ド効果がある。
によれば、集積回路の端子に接続する第1及び第2の電
極部を絶縁性基板上に設け、第1の電極部に集積回路を
覆う金属製キャップを固着し、金属製キャップ上に第2
の端子を設けると共に、金属製キャップに絶縁体を介在
させてこれを1 貫通して第2の電極部に固着した第3
の端子を設けた点に特徴を有するため、集積回路の上部
スペースを有効利用しておシ、絶縁性基板の端子の数を
第2及び第3の端子の数だけ減らすことができ、この分
、絶縁性基板の面積を一層小さくできるから、集積回路
パッケージを小型化、高密度化しうるという効果を奏す
る。また、集積回路を覆う金属製キャップによるシール
ド効果がある。
第1図は、本発明に係る集積回路パッケージの一実施例
を示す分解斜視図である。 第2図は、同実施例の断面図である。 10・・・セラミック基板 11・・・第1の端子としての入出力端子12・・・環
状の電極部 13.16・・・ボンディングワイヤ 15・・・第2の電極部 14.17・・・ポンディングパッド 20・・・集積回路 30・・・放熱板 40・・・金属製キャップ 40a・・・リム 41・・・第2の端子としての接地端子42・・・第3
の端子としての入出力端子42a・・・フランジ状下部 43・・・絶縁体 出願人 日本電気株式会社
を示す分解斜視図である。 第2図は、同実施例の断面図である。 10・・・セラミック基板 11・・・第1の端子としての入出力端子12・・・環
状の電極部 13.16・・・ボンディングワイヤ 15・・・第2の電極部 14.17・・・ポンディングパッド 20・・・集積回路 30・・・放熱板 40・・・金属製キャップ 40a・・・リム 41・・・第2の端子としての接地端子42・・・第3
の端子としての入出力端子42a・・・フランジ状下部 43・・・絶縁体 出願人 日本電気株式会社
Claims (1)
- 絶縁性基板上に設けた集積回路と、前記集積回路の端子
に配線を介して接続する前記絶縁基板上の第1の端子と
を有する集積回路パッケージにおいて、前記集積回路の
端子に接続する第1及び第2の電極部を前記絶縁性基板
上に設け、第1の電極部に前記集積回路を梼う金属製キ
ャップを固着し、前記金属製キャップ上に第2の端子を
設けると共に、前記金属製キャップに絶縁体を介在させ
てこれを貫通して第2の電極部に固着した第3の端子を
設けてなることを特徴とする集積回路パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59120166A JPS60263451A (ja) | 1984-06-12 | 1984-06-12 | 集積回路パツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59120166A JPS60263451A (ja) | 1984-06-12 | 1984-06-12 | 集積回路パツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60263451A true JPS60263451A (ja) | 1985-12-26 |
Family
ID=14779575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59120166A Pending JPS60263451A (ja) | 1984-06-12 | 1984-06-12 | 集積回路パツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60263451A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5097318A (en) * | 1988-04-04 | 1992-03-17 | Hitachi, Ltd. | Semiconductor package and computer using it |
US5712767A (en) * | 1994-11-16 | 1998-01-27 | Nec Corporation | Circuit elements mounting |
US5805427A (en) * | 1996-02-14 | 1998-09-08 | Olin Corporation | Ball grid array electronic package standoff design |
EP1041625A1 (fr) * | 1999-03-31 | 2000-10-04 | Societe Francaise De Detecteurs, Infrarouges- Sofradir | Composant électrique ou électronique encapsulé de maniere étanche et procédé pour sa réalisation |
-
1984
- 1984-06-12 JP JP59120166A patent/JPS60263451A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5097318A (en) * | 1988-04-04 | 1992-03-17 | Hitachi, Ltd. | Semiconductor package and computer using it |
US5712767A (en) * | 1994-11-16 | 1998-01-27 | Nec Corporation | Circuit elements mounting |
US5805427A (en) * | 1996-02-14 | 1998-09-08 | Olin Corporation | Ball grid array electronic package standoff design |
EP1041625A1 (fr) * | 1999-03-31 | 2000-10-04 | Societe Francaise De Detecteurs, Infrarouges- Sofradir | Composant électrique ou électronique encapsulé de maniere étanche et procédé pour sa réalisation |
FR2791811A1 (fr) * | 1999-03-31 | 2000-10-06 | Sofradir | Composant electrique ou electronique encapsule de maniere etanche |
US6373130B1 (en) | 1999-03-31 | 2002-04-16 | Societe Francaise De Detecteurs Infrarouges - Sofradir | Electrical or electronic component encapsulated in a sealed manner |
US6677187B2 (en) | 1999-03-31 | 2004-01-13 | Societe Francaise De Detecteurs Infrarouges-Sofradir | Process for encapsulating an electrical or electronic component in a sealed manner |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4891687A (en) | Multi-layer molded plastic IC package | |
JP5247281B2 (ja) | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ | |
JP2000223653A (ja) | チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ | |
JPH06151685A (ja) | Mcp半導体装置 | |
JPH04307943A (ja) | 半導体装置 | |
JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
GB2199988A (en) | Multi-layer molded plastic ic package | |
JPS60263451A (ja) | 集積回路パツケ−ジ | |
JP2532039B2 (ja) | 高周波用半導体装置 | |
JP2587805B2 (ja) | 半導体装置 | |
JPS60263452A (ja) | 集積回路パツケ−ジ | |
EP0486273B1 (en) | Package for microwave IC | |
JP2577916B2 (ja) | 高周波用半導体装置と該装置用リ−ドフレ−ム | |
JPS60263450A (ja) | 集積回路パツケ−ジ | |
WO2023053762A1 (ja) | モジュール | |
JPH03248455A (ja) | リードフレーム | |
JPH02164057A (ja) | ピングリッドアレイ半導体パッケージ | |
JPH0666351B2 (ja) | 半導体集積回路 | |
JP2763234B2 (ja) | 半導体装置 | |
JPS62123744A (ja) | 半導体装置 | |
JPH05315529A (ja) | 樹脂封止型半導体装置 | |
JPH0376260A (ja) | 半導体集積回路 | |
JP2604506B2 (ja) | 半導体素子用容器 | |
JPH05190735A (ja) | 半導体装置 | |
JP2562773Y2 (ja) | 半導体集積回路素子 |