JP2587805B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2587805B2
JP2587805B2 JP26340987A JP26340987A JP2587805B2 JP 2587805 B2 JP2587805 B2 JP 2587805B2 JP 26340987 A JP26340987 A JP 26340987A JP 26340987 A JP26340987 A JP 26340987A JP 2587805 B2 JP2587805 B2 JP 2587805B2
Authority
JP
Japan
Prior art keywords
power supply
semiconductor element
ground
circuit pattern
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26340987A
Other languages
English (en)
Other versions
JPH01106436A (ja
Inventor
博之 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP26340987A priority Critical patent/JP2587805B2/ja
Publication of JPH01106436A publication Critical patent/JPH01106436A/ja
Application granted granted Critical
Publication of JP2587805B2 publication Critical patent/JP2587805B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電源端子とグランド端子の両方またはその
いずれか一方を複数持つ半導体素子を収納した半導体装
置に関する。
［従来の技術］ 従来より、第６図に示したような、樹脂等のパッケー
ジ１内部に半導体素子２を収納して、半導体素子の端子
３とパッケージ１外部をリードフレーム４等のリード4a
を用いて接続した半導体装置がある。
この半導体装置においては、該装置のパッケージ１外
部に露出したリード4aに電源電流や電気信号を流すと、
該電源電流や電気信号がリード4aにワイヤ５で接続した
半導体素子の端子３に伝わり、上記電源電流や電気信号
でパッケージ１内部に収納した半導体素子２が作動す
る。
［発明が解決しようとする問題点］ ところで、上記従来の半導体装置のパッケージ１内部
に収納した半導体素子２は、その多くが該素子の周囲表
面等に電源端子3aとグランド端子3bの両方またはそのい
ずれか一方を複数持っている。
しかしながら、そうした半導体素子２においても、従
来は、半導体素子２の複数の電源端子3aやグランド端子
3b毎に、半導体２周囲に複数の鈍律したリード4aを備え
て、該半導体素子の複数の電源端子3aやグランド端子3b
とパッケージ１外部を上記独立した複数のリード4aを用
いてそれぞれれ接続していた。
そのため、半導体素子２周囲に備える該素子の電源端
子3aやグランド端子3bとパッケージ１外部を接続するリ
ード4aの本数が多くなって、その分、半導体素子２周囲
に備える該素子の入出力信号用等の他の端子３とパッケ
ージ１外部を接続するリード4aの本数を冷やすことがで
きずに、半導体装置の高集積化を円滑に行えなかった。
本発明は、かかる問題点を解消するためになされたも
ので、その目的は、半導体素子２周囲に備える該素子の
電源端子3aやグランド端子3bとパッケージ１外部を接続
するリード4aの本数を大幅に少なくして、高集積化を容
易に行える半導体装置を提供することにある。
［問題点を解決するための手段］ 上記目的を達成するために、本発明の半導体装置は、
電源用又はグランド用の複数の端子を持つ半導体素子を
収納したパッケージ内部の前記素子周囲に配列した複数
本のリードの中途部上に亙って、電源用又はグランド用
の共通の回路パターンを、絶縁性フィルムを介して備え
て、前記半導体素子の電源用又はグランド用の複数の端
子をその近くの前記回路パターンに電気的に接続すると
共に、前記複数本のリードのうちの電源用又はグランド
用のリードをその近くの前記回路パターンに電気的に接
続したことを特徴としている。
本発明の半導体装置においては、回路パターンを絶縁
性フィルム上に、絶縁材を介して、複数重ねて備えた
り、 回路パターンを絶縁性フィルム上の内外に、所定間隔
あけて複数並べて備えたりしても良い。
［作用］ 本発明の半導体装置においては、パッケージに収納し
た半導体素子の電源用又はグランド用の複数の端子を、
共通の回路パターンを介して、半導体素子周囲に配列し
た複数本のリードのうちの、電源用はグランド用の１本
以上の少数本のリードに、縮めて電気的に接続できる。
そして半導体素子周囲に配列する電源用又はグランド
用のリードであって、半導体素子の電源用又はグランド
用の複数の端子を電気的に接続する電源用又はグランド
用のリードの本数を、半導体素子の電源用又はグランド
用の複数の端子の数より、少数本に抑えることができ
る。
そして、その分、パッケージに収納した半導体素子の
入出力信号用等の他の端子を電気的に接続するリードで
あって、半導体素子周囲に配列するリードの本数を無理
なく増やすことができる。
また、回路パターンを、半導体素子とその周囲に配列
した複数本のリードとの間に平面状に並べて備えずに、
回路パターンを、半導体素子周囲に配列した複数本のリ
ードの中途部上に亙って、絶縁性フィルムを介して重ね
て備えたため、回路パターンを備えた分、半導体装置の
外径を広げる必要をなくすことができる。
また、回路パターンを、半導体素子周囲に配列した複
数本のリードの中途部上に亙って、絶縁性フィルムを介
して備えたため、回路パターンに邪魔されずに、半導体
素子周囲に配列した複数本のリードの先端を、半導体素
子近くに露出させて配置できる。そして、それらのリー
ドの先端に、それに対応する半導体素子の防止を、ワイ
ヤ等を介して、距離短くそれぞれ電気的に接続できる。
そして、半導体素子とその周囲の複数本のリードとの
間に回路パターンを備えた半導体装置のように、半導体
素子の端子を、回路パターンを跨いで、回路パターンの
外側に露出したリードに、ワイヤ等を介して、距離長く
電気的に接続する必要をなくすことができる。
そして、半導体素子の端子とリードとを電気的に接続
するためのワイヤ等が回路パターンとクロスした状態と
なって、両者が相互接触して電気的に短絡するのを防ぐ
ことができる。
それと共に、半導体素子の入出力信号用等の端子とリ
ードとを電気的に接続するためのワイヤ等を短尺化し
て、そのワイヤ等を伝わる入出力信号等の高周波信号の
伝送損失を少なく抑えることができる。
［実施例］ 次に、本発明の実施例を図面に従い説明する。第１図
および第２図は本発明の半導体装置の好適な実施例を示
し、第１図は該装置の一部破断平面図、第２図は第１図
の装置のＡ−Ａ断面図である。以下、上記図中の実施例
を説明する。
第１図等には、パッケージ１内部に電源端子3aとグラ
ンド端子3bを複数持つ半導体素子２を収納し、リードフ
レーム４のリード4aを用いて、パッケージ１内部の半導
体素子の端子３とパッケージ１外部を接続した半導体装
置が示されている。
この半導体装置のパッケージ１内部の半導体素子２周
囲に放射状に備えたリードフレーム４のリード4aの上面
間を、第３図に示したように、リード4aの先端表面を除
いて、半導体素子２周囲を囲むように、方形枠体状をし
たポリイミド製等の絶縁性フィルム６で一体に覆う。こ
こで、半導体素子２周囲のリード4aの上面間を絶縁性フ
ィルム６で一体に覆うには、絶縁性フィルム６下面に接
着材層6aを備えて、該接着材層6aを用いて、絶縁性フィ
ルム６下面を半導体素子周囲のリード4aの上面に接着す
る。そして、絶縁性フィルム６上面に、半導体素子２周
囲を囲むように、ループ状をした薄膜帯状の金属製の幅
広なグランド回路パターン７を一体に備える。またそれ
とともに、上記回路パターン７上に、ポリイミドフィル
ムまたはスラミック板等の絶縁材９を介して、半導体素
子２周囲を囲むように、同じくループ状をした金属製の
幅狭な電源回路パターン８を、該回路パターン内側に上
記グランド回路パターン７の一部上面を露出させて、一
体に積層する。
そして、パッケージ１内部に収納した半導体素子２の
複数の電源端子3aを、該端子近くの上記絶縁性フィルム
６上面の電源回路パターン８に、ワイヤ５で電気的に接
続する。
またそれとともに、パッケージ１内部に収納した半導
体素子２の複数のグランド端子3bを、該端子近くの絶縁
性フィルム６上面の電源回路パターン８内側に露出した
グランド回路パターン７に、ワイヤ５で電気的に接続す
る。
さらに、絶縁性フィルム６内方の電源電流を流す少数
本の電源用のリード4a先端と、該先端近くの絶縁性フィ
ルム６上面の電源回路パターン８を、ワイヤ５で電気的
に接続する。
またそれとともに、絶縁性フィルム６内方の少数本の
グランド用のリード4a先端と、該先端近くの絶縁性フィ
ルム６上面のグランド回路パターン７を、ワイヤ５で電
気的に接続する。
また、パッケージ１内部に収納した半導体素子２の入
出力信号用等の他の端子３を、半導体素子２周囲の絶縁
性フィルム６内方のリード4a先端に、ワイヤ５で電気的
に接続する。
第１および第２図に示した半導体装置は以上の構成か
らなる。
次に、その作用を説明する。パッケージ１外部に露出
した複数のリード4aに、電源電流や入出力用等の電気信
号を流す。すると、電源電流が、少数本の電源用のリー
ド4aやグランド用のリード4a先端とワイヤ５で電気的に
接続した、パッケージ１内部のリード4aの上面間を覆う
絶縁性フィルム６上面の電源回路パターン８やグランド
回路パターン７、該回路パターン7,8とワイヤ５で電気
的に接続した半導体素子２の複数の電源端子3aやグラン
ド端子3bに伝わる。またそれとともに、入出力用等の電
気信号が、その他の複数のリード4aを通して、該リード
4a先端とワイヤ５で電気的に接続した半導体素子２の入
出力信号用等の複数の端子３に伝わる。そして、上記電
源電流や入出力用等の電気信号で、パッケージ１内部に
収納した半導体素子２が作動する。
また、第４図および第５図は本発明の半導体装置の他
の好適な実施例を示し、第４図は該装置の一部破断平面
図、第５図は第４図の装置のＢ−Ｂ断面図である。以
下、上記図中の実施例を説明する。図中において、第１
図および第２図に示した半導体装置と同一部材には、同
一符号を付して、その説明を省略する。
パッケージ１内部の半導体素子２周囲に放射状に備え
たリードフレーム４のリード4aの上面間を一体に覆う方
形枠体状をした絶縁性フィルム６上面の内側と外側に、
ループ状をした薄膜帯状の金属製のグランド回路パター
ン７と電源回路パターン８を所定間隔あけて並べて備え
る。
そして、パッケージ１内部に収納した半導体素子２の
複数の電源端子3aと、該端子近くの上記絶縁性フィルム
６上面外側の電源回路パターン８を、ワイヤ５で電気的
に接続する。
またそれとともに、パッケージ１内部に収納した半導
体素子２の複数のグランド端子3bと、該端子近くの上記
絶縁性フィルム６上面内側のグランド回路パターン７
を、ワイヤ５で電気的に接続する。
さらに、絶縁性フィルム６内方の少数本の電源用のリ
ード4a先端と、該先端近くの絶縁性フィルム６上面外側
の電源回路パターン８を、ワイヤ５で電気的に接続す
る。
またそれとともに、絶縁性フィルム６内方の少数本の
グランド用のリード4a先端と、該先端近くの絶縁性フィ
ルム６上面内側のグランド回路パターン７を、ワイヤ５
で電気的に接続する。
第４図および第５図に示した半導体装置は以上の構成
を特徴とする。その他は、既述の第１図および第２図に
示した半導体装置と同様である。
次に、その作用を説明する。パッケージ１外部に露出
したリード4aに、電源電流や入出力用等の電気信号を流
す。すると、電源電流が、少数本の電源用やグランド用
のリード4a先端とワイヤ５で電気的に接続した、絶縁性
フィルム６上面の外側やその内側の電源回路パターン８
やグランド回路パターン７、該回路パターン7,8とワイ
ヤ５で電気的に接続した半導体素子の複数の電源端子3a
やグランド端子3bに伝わる。またそれとともに、入出力
用等の電気信号が、その他の複数本のリード4aを通し
て、該リード4a先端とワイヤ５で電気的に接続した半導
体素子の入出力信号用等の他の複数の端子３に伝わる。
そして、上記電源電流や入出力用等の電気信号で、パッ
ケージ１内部に収納した半導体素子２が作動する。
なお、上述実施例において、パッケージ１内部に収納
した半導体素子２が、２種類以上の電位の異なる複数の
電源端子3aを持つ場合は、パッケージ１内部のリード4a
の上面間を一体に覆う絶縁性フィルム６上面の電源回路
パターン８上に、さらに第２、第３のループ状をした電
源回路パターン８を、絶縁材９を介して、重ねて備えた
り、あるいは、上記絶縁性フィルム６上面に、所定間隔
ずつあけて、さらに第２、第３のループ状をした電源回
路パターン８を幾重かに並べて備えたりして、上記同電
位の電源端子3a毎に、該電源端子3aと上記絶縁性フィル
ム６上面の第１、第２、第３等の電源回路パターン８を
ワイヤ５でそれぞれ電気的に接続して、半導体装置を形
成する必要がある。
また、絶縁性フィルム６下面を、熱圧着等により、半
導体素子２周囲のリード4aの上面に一体に被着して、半
導体素子２周囲のリード4aの上面間を絶縁性フィルム６
で一体に覆っても良い。
さらに、半導体素子２の電源端子3aやグランド端子3b
が、半導体素子２周囲の電源用やグランド用のリード4a
近くにある場合は、第１図等に示したように、上記電源
端子3aやグランド端子3bを該端子近くの電源用グランド
用のリード4a先端にワイヤ５で電気的に接続するととも
に、同じ上記電源用やグランド用のリード4a先端と、該
先端近くの絶縁性フィルム６上面の電源回路パターン８
やグランド回路パターン７をワイヤ５で電気的に接続し
て、半導体素子２の電源端子3aやグランド端子3bと絶縁
性フィルム６上面の電源回路パターン８やグランド回路
パターン７を、リード4aの一部を介して、ワイヤ５で電
気的に接続しても良い。
また、絶縁性フィルム６上面に備える電源回路パター
ン８やグランド回路パターン７は、その中途部が途切れ
たＬ字状等のものであっても良い。
さらに、場合によっては、絶縁性フィルム６上面に電
源回路パターン８またはグランド回路パターン７のいず
れか一方のみを備えて、該電源回路パターン８と電源端
子3aまたはグランド回路パターン７とグランド端子3bを
ワイヤ５で電気的に接続し、半導体素子の複数の電源端
子3aまたはグランド端子3bのいずれか一方とパッケージ
１外部を、上記電源回路パターン８またはグランド回路
パターン７を介して、少数本の電源用またはグランド用
のリード4aで電気的に接続するようにしても良い。
また、半導体素子の電源端子3aやグランド端子3bと絶
縁性フィルム６上面の電源回路パターン８やグランド回
路パターン７、該両回路パターン7,8とリード4a、半導
体素子の端子３とリード4aを、絶縁性フィルム上に金属
製の接続用回路パターンを形成したいわゆるTAB等を用
いて電気的に接続しても良い。
さらに、本発明の半導体装置は、パッケージ用絶縁基
体を形成済みのプリモールドパッケージを用いて形成す
る半導体装置や、パッケージ１にセラミックを用いた半
導体装置や、リード4aに最初から独立した棒状リードを
用いた半導体装置や、電源端子3aまたはグランド端子3b
のいずれか一方のみを複数持つ半導体素子を収納した半
導体装置にも利用可能であることは言うまでもない。
［発明の効果］ 以上説明したように、本発明の半導体装置によれば、
半導体素子周囲に配列する電源用又はグランド用のリー
ドであって、半導体素子の電源用又はグランド用の複数
の端子を電気的に接続するための電源用又はグランド用
のリードの本数を、半導体素子の電源用又はグランド用
の複数の端子の数より、少数本に少なく抑えることがで
きる。
そして、その分、パッケージに収納した半導体素子の
入出力信号用等の他の端子を電気的に接続するためのリ
ードであって、半導体素子の周囲に配列する入出力信号
等を伝えるリードの本数を無理なく増やすことができ
る。
そして、パッケージに収納した半導体素子の周囲に複
数本のリードを配列してなる半導体装置の高集積化を容
易に行える。
また、電源用又はグランド用の回路パターンを備えた
分、半導体装置の外径が広がるのを防いで、半導体装置
のコンパクト化が図れる。
また、回路パターンに邪魔されずに、半導体素子周囲
に配列した複数本のリードの先端を、半導体素子近くに
露出させて配置できる。そして、それらのリードの先端
に、それに対応する半導体素子の端子を、ワイヤ等を介
して、距離短くそれぞれ電気的に接続できる。
そして、半導体素子の端子を、回路パターンを跨い
で、回路パターンの外側に露出したリードに、ワイヤ等
を介して、距離長く電気的に接続する必要をなくすこと
ができる。
そして、半導体素子の端子とリードとを電気的に接続
するためのワイヤ等が、回路パターンとクロスした状態
となって、両者が相互接触して電気的に短絡するのを防
ぐことができる。
それと共に、半導体素子の入出力信号用等の端子とリ
ードとを電気的に接続するためのワイヤ等を短尺化し
て、そのワイヤ等を伝わる入出力信号等の高周波信号の
伝送損失を少なく抑えることができる。
また、パッケージに収納した半導体素子の電源用又は
グランド用の端子の数やその配列位置が種々に変化した
場合においても、その電源用又はグランド用の端子をそ
の近くの回路パターンにワイヤ等で無理なく距離短く電
気的に接続できる。
そして、電源用又はグランド用の端子の数や配列位置
が種々に異なる各種の半導体素子をパッケージに収納し
てなる半導体装置を、容易かつ自在に形成できる。
【図面の簡単な説明】
第１図は本発明の半導体装置の一部破断平面図、第２図
は第１図の装置のＡ−Ａ断面図、第３図は第１図の装置
の形成状態平面図、第４図は本発明の他の半導体装置の
一部破断平面図、第５図は第４図の装置のＢ−Ｂ断面
図、第６図は従来の半導体装置の断面図である。 １……パッケージ、２……半導体素子、 ３……端子、3a……電源端子、 3b……グランド端子、4a……リード、 ５……ワイヤ、６……絶縁性フィルム、 ７……グランド回路パターン、 ８……電源回路パターン、９……絶縁材。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】電源用又はグランド用の複数の端子を持つ
    半導体素子を収納したパッケージ内部の前記素子周囲に
    配列した複数本のリードの中途部上に亙って、電源用又
    はグランド用の共通の回路パターンを、絶縁性フィルム
    を介して備えて、前記半導体素子の電源用又はグランド
    用の複数の端子をその近くの前記回路パターンに電気的
    に接続すると共に、前記複数本のリードのうちの電源用
    又はグランド用のリードをその近くの前記回路パターン
    に電気的に接続したことを特徴とする半導体装置。
  2. 【請求項２】回路パターンを絶縁性フィルム上に、絶縁
    材を介して、複数重ねて備えた特許請求の範囲第１項記
    載の半導体装置。
  3. 【請求項３】回路パターンを絶縁性フィルム上の内外
    に、所定間隔あけて複数並べて備えた特許請求の範囲第
    １項記載の半導体装置。
JP26340987A 1987-10-19 1987-10-19 半導体装置 Expired - Lifetime JP2587805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26340987A JP2587805B2 (ja) 1987-10-19 1987-10-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26340987A JP2587805B2 (ja) 1987-10-19 1987-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH01106436A JPH01106436A (ja) 1989-04-24
JP2587805B2 true JP2587805B2 (ja) 1997-03-05

Family

ID=17389098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26340987A Expired - Lifetime JP2587805B2 (ja) 1987-10-19 1987-10-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2587805B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03132064A (ja) * 1989-10-17 1991-06-05 Matsushita Electron Corp リードフレーム
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
JPH0661411A (ja) * 1992-08-04 1994-03-04 Nec Kyushu Ltd 半導体装置用リードフレーム
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
US5569955A (en) * 1994-09-16 1996-10-29 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298630A (ja) * 1985-10-25 1987-05-08 Hitachi Vlsi Eng Corp 半導体装置
JPS62216240A (ja) * 1986-03-17 1987-09-22 Nec Ic Microcomput Syst Ltd 集積回路パツケ−ジ

Also Published As

Publication number Publication date
JPH01106436A (ja) 1989-04-24

Similar Documents

Publication Publication Date Title
US5473514A (en) Semiconductor device having an interconnecting circuit board
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH09293822A (ja) 電源専用リードフレーム付半導体装置
JP2828056B2 (ja) 半導体装置及びその製造方法
JP2587805B2 (ja) 半導体装置
JP2938344B2 (ja) 半導体装置
JPH04233244A (ja) 集積回路アセンブリ
JP2532039B2 (ja) 高周波用半導体装置
JPS6230342A (ja) 半導体装置
JP2577916B2 (ja) 高周波用半導体装置と該装置用リ−ドフレ−ム
JP2882396B2 (ja) 半導体装置
JP2604506B2 (ja) 半導体素子用容器
JPS60263451A (ja) 集積回路パツケ−ジ
JPH03261153A (ja) 半導体装置用パッケージ
JPH0319416A (ja) 弾性表面波装置
JPH01261837A (ja) 半導体集積回路
JP2587804B2 (ja) 半導体装置
JPH07273275A (ja) 半導体装置
KR960004563B1 (ko) 상호연결회로기판을 갖춘 반도체장치의 제조방법
JPS62123744A (ja) 半導体装置
JPH0719148Y2 (ja) マイクロ波回路用パッケージ
JPS5828359Y2 (ja) 半導体集積回路装置
JPH06326235A (ja) 半導体装置
JPH03257853A (ja) 半導体装置
JPS60263452A (ja) 集積回路パツケ−ジ