JP2532039B2 - 高周波用半導体装置 - Google Patents
高周波用半導体装置Info
- Publication number
- JP2532039B2 JP2532039B2 JP62136085A JP13608587A JP2532039B2 JP 2532039 B2 JP2532039 B2 JP 2532039B2 JP 62136085 A JP62136085 A JP 62136085A JP 13608587 A JP13608587 A JP 13608587A JP 2532039 B2 JP2532039 B2 JP 2532039B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- insulating film
- semiconductor device
- semiconductor element
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高速処理用の高周波用半導体装置に関す
る。
る。
［従来の技術］ 近時の情報処理装置の高速化に伴い、高周波特性に優
れた半導体装置の需要が高まりつつある。
れた半導体装置の需要が高まりつつある。
この高周波用半導体装置として、高周波用半導体素子
をメタルパッケージ内部やセラミックパッケージ内部に
収納してなる半導体装置がある。
をメタルパッケージ内部やセラミックパッケージ内部に
収納してなる半導体装置がある。
この半導体装置においては、半導体素子の電極を外部
電子回路に電気的に接続するパッケージに備えられた信
号線路の周囲が、メタル材やメタライズ層で囲まれてい
る。そして、信号線路が同軸線路又はそれに似た線路構
造に形成されていて、その信号線路に高周波信号を伝送
損失少なく効率良く伝えることができる。
電子回路に電気的に接続するパッケージに備えられた信
号線路の周囲が、メタル材やメタライズ層で囲まれてい
る。そして、信号線路が同軸線路又はそれに似た線路構
造に形成されていて、その信号線路に高周波信号を伝送
損失少なく効率良く伝えることができる。
［発明が解決しようとする問題点］ しかしながら、上述半導体装置においては、その同軸
線路又はそれに似た線路構造をした信号線路を持つメタ
ルパッケージやセラミックパッケージが複雑な構造をし
ていて、その製造に多大な手数と時間を要し、高価で汎
用性がなかった。
線路又はそれに似た線路構造をした信号線路を持つメタ
ルパッケージやセラミックパッケージが複雑な構造をし
ていて、その製造に多大な手数と時間を要し、高価で汎
用性がなかった。
本発明は、このような課題に鑑みてなされたもの
で、、製造が容易で安価な汎用性のある、高周波特性に
優れた高周波用半導体装置（以下、半導体装置という）
を提供することを目的としている。
で、、製造が容易で安価な汎用性のある、高周波特性に
優れた高周波用半導体装置（以下、半導体装置という）
を提供することを目的としている。
［問題点を解決するための手段］ 上記目的を達成するために、本発明の第１の半導体装
置は、高周波用の半導体素子を収納したパッケージ内部
の複数本の入出力用の信号線路の一方の表面であって、
電極が備えられた前記半導体素子上面と同じ側の前記複
数本の信号線路の一方の表面を、外側部にグランドプレ
ーン形成用の金属層を備えた絶縁性フィルムで連続して
覆って、前記信号線路をマイクロストリップ線路に形成
したことを特徴としている。
置は、高周波用の半導体素子を収納したパッケージ内部
の複数本の入出力用の信号線路の一方の表面であって、
電極が備えられた前記半導体素子上面と同じ側の前記複
数本の信号線路の一方の表面を、外側部にグランドプレ
ーン形成用の金属層を備えた絶縁性フィルムで連続して
覆って、前記信号線路をマイクロストリップ線路に形成
したことを特徴としている。
本発明の第２の半導体装置は、高周波用の半導体素子
を収納したパッケージ内部の複数本の入出力用の信号線
路の一方の表面であって、電極が備えられた前記半導体
素子上面と同じ側の前記複数本の信号線路の一方の表面
とその他方の表面とを、外側部にグランドプレーン形成
用の金属層を備えた絶縁性フィルムで連続して覆って、
前記信号線路をストリップ線路に形成したことを特徴と
している。
を収納したパッケージ内部の複数本の入出力用の信号線
路の一方の表面であって、電極が備えられた前記半導体
素子上面と同じ側の前記複数本の信号線路の一方の表面
とその他方の表面とを、外側部にグランドプレーン形成
用の金属層を備えた絶縁性フィルムで連続して覆って、
前記信号線路をストリップ線路に形成したことを特徴と
している。
本発明の第１又は第２の半導体装置においては、絶縁
性フィルムの内側面に接着剤層を備えて、該接着剤層を
用いて、前記絶縁性フィルムを信号線路の表面に接合し
た構造とすることを好適としている。
性フィルムの内側面に接着剤層を備えて、該接着剤層を
用いて、前記絶縁性フィルムを信号線路の表面に接合し
た構造とすることを好適としている。
また、信号線路が、リードフレームに備えられた信号
線路用とリードであることを好適としている。
線路用とリードであることを好適としている。
［作用］ 本発明の第１又は第２の半導体装置においては、絶縁
性フィルムの外側面に備えられた金属層を、パッケージ
内部のグランド線路に電気的に接続して、その金属層
を、グランドプレーン化できる。
性フィルムの外側面に備えられた金属層を、パッケージ
内部のグランド線路に電気的に接続して、その金属層
を、グランドプレーン化できる。
そして、本発明の第１の半導体装置においては、パッ
ケージ内部の入出力用の信号線路の一方の表面に、誘電
材料からなる絶縁性フィルムを介して、グランドプレー
ン化された金属層を広く備えることができる。そして、
パッケージ内部の入出力用の信号線路を、マイクロスト
リップ線路に形成できる。
ケージ内部の入出力用の信号線路の一方の表面に、誘電
材料からなる絶縁性フィルムを介して、グランドプレー
ン化された金属層を広く備えることができる。そして、
パッケージ内部の入出力用の信号線路を、マイクロスト
リップ線路に形成できる。
また、本発明の第２の半導体装置においては、パッケ
ージ内部の入出力用の信号線路の一方の表面とその他方
の表面とに、誘電材料からなる絶縁性フィルムを介し
て、グランドプレーン化された金属層を広く備えること
ができる。そして、パッケージ内部の入出力用の信号線
路を、ストリップ線路に形成できる。
ージ内部の入出力用の信号線路の一方の表面とその他方
の表面とに、誘電材料からなる絶縁性フィルムを介し
て、グランドプレーン化された金属層を広く備えること
ができる。そして、パッケージ内部の入出力用の信号線
路を、ストリップ線路に形成できる。
そして、それらの入出力用の信号線路の高周波特性を
高めて、それらの入出力用の信号線路に高周波の電気信
号を伝送損失少なく効率良く伝えることができる。
高めて、それらの入出力用の信号線路に高周波の電気信
号を伝送損失少なく効率良く伝えることができる。
また、信号線路を伝わる高周波の電気信号が、その近
くの他の信号線路に混入したり、パッケージ外部に漏れ
たりするのを、複数本の信号線路の一方の表面、又はそ
れに加えて、複数本の信号線路の他方の表面を連続して
覆う絶縁性フィルムの外側面のグランドプレーン化され
た金属層により防止できる。
くの他の信号線路に混入したり、パッケージ外部に漏れ
たりするのを、複数本の信号線路の一方の表面、又はそ
れに加えて、複数本の信号線路の他方の表面を連続して
覆う絶縁性フィルムの外側面のグランドプレーン化され
た金属層により防止できる。
また、本発明の第１又は第２の半導体装置において
は、パッケージ内部に配置される半導体素子の電極が備
えられた半導体素子上面と同じ側のパッケージ内部の複
数本の信号線路の一方の表面を、外側面に金属層を備え
た絶縁性フィルムで連続して覆っている。
は、パッケージ内部に配置される半導体素子の電極が備
えられた半導体素子上面と同じ側のパッケージ内部の複
数本の信号線路の一方の表面を、外側面に金属層を備え
た絶縁性フィルムで連続して覆っている。
そのため、パッケージ内部に配置される半導体素子上
面の信号用の電極をパッケージ内部の信号線路の一方の
表面にワイヤ等を用いて電気的に接続する際に、同時
に、複数本の信号線路の一方の表面を連続して覆う絶縁
性フィルムの外側面に備えられた金属層を、パッケージ
内部のグランド線路の一方の表面にワイヤ等を用いて接
続したり、半導体素子上面のグランド用の電極を、複数
本の信号線路の一方の表面を連続して覆う絶縁性フィル
ムの外側面に備えられた金属層にワイヤ等を用いて電気
的に接続したりできる。そして、その金属層を容易にグ
ランドプレーン化できる。
面の信号用の電極をパッケージ内部の信号線路の一方の
表面にワイヤ等を用いて電気的に接続する際に、同時
に、複数本の信号線路の一方の表面を連続して覆う絶縁
性フィルムの外側面に備えられた金属層を、パッケージ
内部のグランド線路の一方の表面にワイヤ等を用いて接
続したり、半導体素子上面のグランド用の電極を、複数
本の信号線路の一方の表面を連続して覆う絶縁性フィル
ムの外側面に備えられた金属層にワイヤ等を用いて電気
的に接続したりできる。そして、その金属層を容易にグ
ランドプレーン化できる。
また、半導体素子上面に複数のグランド用の電極が備
えられている場合には、それらの半導体素子上面の複数
のグランド用の電極のそれぞれを、複数本の信号線路の
一方の表面を連続して覆う絶縁性フィルムの外側面に備
えられた金属層にワイヤ等を用いて電気的に接続でき
る。そして、金属層を、半導体素子上面の複数のグラン
ド用の電極を電気的に接続する共通グランドに用いるこ
とができる。そして、その分、パッケージに備えるグラ
ンド線路の本数を減らすことができる。
えられている場合には、それらの半導体素子上面の複数
のグランド用の電極のそれぞれを、複数本の信号線路の
一方の表面を連続して覆う絶縁性フィルムの外側面に備
えられた金属層にワイヤ等を用いて電気的に接続でき
る。そして、金属層を、半導体素子上面の複数のグラン
ド用の電極を電気的に接続する共通グランドに用いるこ
とができる。そして、その分、パッケージに備えるグラ
ンド線路の本数を減らすことができる。
また、半導体素子上面の各所に複数のグランド用の電
極が備えられている場合には、それらの半導体素子上面
の各所の複数のグランド用の電極のそれぞれを、その近
くの複数本の信号線路の一方の表面を連続して覆う絶縁
性フィルムの外側面に備えられた金属層部分にワイヤ等
を用いて距離短く電気的に接続できる。そして、半導体
素子上面の各所に設けられた複数のグランド用の電極
を、グランドを構成する金属層に、接地電位差なく電気
的に接続できる。
極が備えられている場合には、それらの半導体素子上面
の各所の複数のグランド用の電極のそれぞれを、その近
くの複数本の信号線路の一方の表面を連続して覆う絶縁
性フィルムの外側面に備えられた金属層部分にワイヤ等
を用いて距離短く電気的に接続できる。そして、半導体
素子上面の各所に設けられた複数のグランド用の電極
を、グランドを構成する金属層に、接地電位差なく電気
的に接続できる。
また、絶縁性フィルムの内側面に備えた接着剤層を用
いて、絶縁性フィルムを信号線路の表面に接合した第１
又は第２の半導体装置にあっては、絶縁性フィルムを、
その内側面に備えられた接着剤層を用いて、入出力用の
信号線路の表面に容易かつ確実に結合できる。
いて、絶縁性フィルムを信号線路の表面に接合した第１
又は第２の半導体装置にあっては、絶縁性フィルムを、
その内側面に備えられた接着剤層を用いて、入出力用の
信号線路の表面に容易かつ確実に結合できる。
また、信号線路が、リードフレームに備えられた信号
線路用のリードである第１又は第２の半導体装置にあっ
ては、半導体素子を、該素子周囲のリード部分等と共
に、パッケージを構成する樹脂等の絶縁体内部に封止す
る前に、絶縁体内部に封止するリードフレームの複数本
の信号線路用のリードの一方の表面、又はそれに加え
て、その複数本の信号線路用のリードの他方の表面を、
外側面に金属層を備えた絶縁性フィルムで連続して覆う
ことにより、パッケージを構成する絶縁体内部に封止す
る信号線路用のリードを、マイクロストリップ線路又は
ストリップ線路に容易に形成できる。
線路用のリードである第１又は第２の半導体装置にあっ
ては、半導体素子を、該素子周囲のリード部分等と共
に、パッケージを構成する樹脂等の絶縁体内部に封止す
る前に、絶縁体内部に封止するリードフレームの複数本
の信号線路用のリードの一方の表面、又はそれに加え
て、その複数本の信号線路用のリードの他方の表面を、
外側面に金属層を備えた絶縁性フィルムで連続して覆う
ことにより、パッケージを構成する絶縁体内部に封止す
る信号線路用のリードを、マイクロストリップ線路又は
ストリップ線路に容易に形成できる。
［実施例］ 次に、本発明の実施例を図面に従い説明する。
第１図と第２図は本発明の第１の半導体装置の好適な
実施例を示し、第１図はその一部破断平面図、第２図は
その正面断面図である。以下に、この第１の半導体装置
を説明する。
実施例を示し、第１図はその一部破断平面図、第２図は
その正面断面図である。以下に、この第１の半導体装置
を説明する。
図において、８は、パッケージ３の内外に亙って入出
力用の信号線路４を形成する複数本のリード4aを持つ金
属製のリードフレームである。
力用の信号線路４を形成する複数本のリード4aを持つ金
属製のリードフレームである。
リードフレーム８は、第５図に示したように、その前
後に並べて備えられた帯状のガイドレール19とその左右
に並べて備えられた帯状のセクションバー20とで囲まれ
た内側空間の中央に、半導体素子２を搭載する方形状の
ステージ13が備えられ、ステージ13周囲に複数本の細帯
状のリード4aがほぼ放射状に並べて備えられた形状をし
ている。リード4aの後端は、ガイドレール19又はセクシ
ョンバー20に一連に支持されている。ステージ13周囲の
複数本のリード4aの中途部は、方形枠体状をしたダムバ
ー18を介して、互いに連結、支持されている。ステージ
13の四隅部は、帯状をしたステージサポートバー21を介
して、ダムバー18に一連に支持されている。
後に並べて備えられた帯状のガイドレール19とその左右
に並べて備えられた帯状のセクションバー20とで囲まれ
た内側空間の中央に、半導体素子２を搭載する方形状の
ステージ13が備えられ、ステージ13周囲に複数本の細帯
状のリード4aがほぼ放射状に並べて備えられた形状をし
ている。リード4aの後端は、ガイドレール19又はセクシ
ョンバー20に一連に支持されている。ステージ13周囲の
複数本のリード4aの中途部は、方形枠体状をしたダムバ
ー18を介して、互いに連結、支持されている。ステージ
13の四隅部は、帯状をしたステージサポートバー21を介
して、ダムバー18に一連に支持されている。
このリードフレーム８のパッケージ３内部に配置され
る信号線路４葉の複数本のリード4aの一方の表面であっ
て、ステージ13に搭載した半導体素子２の電極16が備え
られた半導体素子２上面と同じ側に位置する複数本のリ
ード4aの一方の表面を、第６図の第７図に示したよう
に、外側面に金属層６を備えた絶縁性フィルム７で連続
して覆っている。
る信号線路４葉の複数本のリード4aの一方の表面であっ
て、ステージ13に搭載した半導体素子２の電極16が備え
られた半導体素子２上面と同じ側に位置する複数本のリ
ード4aの一方の表面を、第６図の第７図に示したよう
に、外側面に金属層６を備えた絶縁性フィルム７で連続
して覆っている。
絶縁性フィルム７は、第３図と第４図に示したよう
に、方形枠体状をした方形枠片10であって、ステージ13
周囲の複数本のリード4aの中途部表面を連続して覆う方
形枠片10と、該方形枠片10の内側空間の中央に設けた方
形片11であって、ステージ13の表面を覆う方形片11と、
該方形片11の四隅部を方形枠片10に一連に支持する帯片
12であって、ステージサポートバー21の表面を覆う帯片
12とから形成している。方形片11の四方の方形枠片10の
内側の絶縁性フィルム７部分には、その両側が帯片12で
囲まれた台形状の透孔14を開口している。
に、方形枠体状をした方形枠片10であって、ステージ13
周囲の複数本のリード4aの中途部表面を連続して覆う方
形枠片10と、該方形枠片10の内側空間の中央に設けた方
形片11であって、ステージ13の表面を覆う方形片11と、
該方形片11の四隅部を方形枠片10に一連に支持する帯片
12であって、ステージサポートバー21の表面を覆う帯片
12とから形成している。方形片11の四方の方形枠片10の
内側の絶縁性フィルム７部分には、その両側が帯片12で
囲まれた台形状の透孔14を開口している。
絶縁性フィルム７は、ポリイミド等の有機誘電材料で
形成している。
形成している。
方形枠片10と方形片11と帯片12とからなる絶縁性フィ
ルム７の外側面には、金、銀、アルミニウム、銅等から
なる金属層６を連続して薄く層状に備えている。
ルム７の外側面には、金、銀、アルミニウム、銅等から
なる金属層６を連続して薄く層状に備えている。
方形枠片10と方形片11と帯片12とからなる絶縁性フィ
ルム７の内側面には、接着剤層９を連続して備えてい
る。
ルム７の内側面には、接着剤層９を連続して備えてい
る。
絶縁性フィルム７の方形枠片10は、そ内側面に備えら
れた接着剤層９の接着力を用いて、ステージ13周囲の複
数本のリード4aの一方の中途部表面に披着している。そ
して、パッケージ３内部に配置される信号線路４用と電
源線路用とグランド線路用の複数本のリード4aの一方の
表面を、外側面に金属層６を備えた方形枠片10で連続し
て覆っている。
れた接着剤層９の接着力を用いて、ステージ13周囲の複
数本のリード4aの一方の中途部表面に披着している。そ
して、パッケージ３内部に配置される信号線路４用と電
源線路用とグランド線路用の複数本のリード4aの一方の
表面を、外側面に金属層６を備えた方形枠片10で連続し
て覆っている。
絶縁性フィルム７の方形片11は、その内側面に備えら
れた接着剤層９を用いて、半導体素子２を搭載するステ
ージ13の一方の表面に披着している。
れた接着剤層９を用いて、半導体素子２を搭載するステ
ージ13の一方の表面に披着している。
絶縁性フィルム７の帯片12は、その内側面に備えられ
た接着剤層９を用いて、ステージ13の四隅部に連なるス
テージサポートバー21部分の一方の表面に披着してい
る。
た接着剤層９を用いて、ステージ13の四隅部に連なるス
テージサポートバー21部分の一方の表面に披着してい
る。
絶縁性フィルム７の台形状の透孔14内には、ステージ
13周囲に備えられた複数本のリード4aの先端を露出させ
ている。
13周囲に備えられた複数本のリード4aの先端を露出させ
ている。
方形片11の外側面の四方の周縁部分6aには、第３図に
示したように、金属層６を備えずに、絶縁性フィルム７
の素地を露出させている。そして、半導体素子の電極16
と透孔14内に露出したリード4aの先端とを接続するワイ
ヤ15等が金属層６に接触して、そのワイヤ15等が金属層
６に電気的に短絡するのを防いでいる。
示したように、金属層６を備えずに、絶縁性フィルム７
の素地を露出させている。そして、半導体素子の電極16
と透孔14内に露出したリード4aの先端とを接続するワイ
ヤ15等が金属層６に接触して、そのワイヤ15等が金属層
６に電気的に短絡するのを防いでいる。
ステージ13の一方の表面に披着した方形片11の外側面
に備えられた金属層６には、第６図と第７図に示したよ
うに、半導体素子２を固着している。
に備えられた金属層６には、第６図と第７図に示したよ
うに、半導体素子２を固着している。
半導体素子２上面に備えられた信号用の電源用の電極
16は、第６図に示したように、絶縁性フィルム７の透孔
14内に露出した信号線路４用と電源線路用のリード4aの
一方の表面の先端にワイヤ15を用いて電気的に接属して
いる。
16は、第６図に示したように、絶縁性フィルム７の透孔
14内に露出した信号線路４用と電源線路用のリード4aの
一方の表面の先端にワイヤ15を用いて電気的に接属して
いる。
半導体素子２上面に備えられたグランド用の電極16
は、第６図に示したように、その近くの方形枠片10の外
側面に備えられた金属層６部分にワイヤ15を用いて電気
的に接続している。
は、第６図に示したように、その近くの方形枠片10の外
側面に備えられた金属層６部分にワイヤ15を用いて電気
的に接続している。
方形枠片10の外側面に備えられた金属層６は、第６図
に示したように、透孔14内に露出したグランド線路用の
リード（アースリード）4aの一方の表面の先端にワイヤ
15を用いて電気的に接続している。
に示したように、透孔14内に露出したグランド線路用の
リード（アースリード）4aの一方の表面の先端にワイヤ
15を用いて電気的に接続している。
ダムバー18より内側のリードフレーム８部分は、第１
図と第２図に示したように、ステージ13に搭載した半導
体素子２と絶縁性フィルム７とワイヤ15と共に、パッケ
ージ３を構成する樹脂等の絶縁体17内部に気密に封止し
ている。
図と第２図に示したように、ステージ13に搭載した半導
体素子２と絶縁性フィルム７とワイヤ15と共に、パッケ
ージ３を構成する樹脂等の絶縁体17内部に気密に封止し
ている。
絶縁体17外部に突出したステージサポートバー21部分
と、ダムバー18と、ガイドレール19と、セクションバー
20とは、上記のようにして、ダムバー18より内側のリー
ドフレーム８部分を絶縁体17内部に封止した後に、リー
ド4aから切除している。そして、絶縁体17の内外に亙っ
て備えた複数本のリード4aをそれぞれ分離、独立させて
いる。
と、ダムバー18と、ガイドレール19と、セクションバー
20とは、上記のようにして、ダムバー18より内側のリー
ドフレーム８部分を絶縁体17内部に封止した後に、リー
ド4aから切除している。そして、絶縁体17の内外に亙っ
て備えた複数本のリード4aをそれぞれ分離、独立させて
いる。
第１図と第２図に示した第１の半導体装置は、以上の
ように構成している。
ように構成している。
次に、この第１の半導体装置の使用例並びにその作用
を説明する。
を説明する。
絶縁体17外部に突出した信号線路４用のリード4aに電
気信号を流す。また、電気線路用のリード4aに電源電流
を流す。さらに、グランド線路用のリード4aを外部グラ
ンドに電気的に接続する。
気信号を流す。また、電気線路用のリード4aに電源電流
を流す。さらに、グランド線路用のリード4aを外部グラ
ンドに電気的に接続する。
すると、電気信号が、信号線路４用のリード4aの先端
にワイヤ15を用いて電気的に接続された半導体素子２上
面に備えられた信号用の電極16に伝わる。また、電源電
流が、電源線路用のリード4aにワイヤ15を用いて電気的
に接続された半導体素子２上面に備えられた電源用の電
極16に伝わる。さらに、半導体素子２上面に備えられた
グランド用の電極16が、ワイヤ15と金属層６とグランド
線路用のリード4aとを介して、外部グランドに電気的に
接続される。そして、絶縁体17内部に封止された半導体
素子２が動作する。
にワイヤ15を用いて電気的に接続された半導体素子２上
面に備えられた信号用の電極16に伝わる。また、電源電
流が、電源線路用のリード4aにワイヤ15を用いて電気的
に接続された半導体素子２上面に備えられた電源用の電
極16に伝わる。さらに、半導体素子２上面に備えられた
グランド用の電極16が、ワイヤ15と金属層６とグランド
線路用のリード4aとを介して、外部グランドに電気的に
接続される。そして、絶縁体17内部に封止された半導体
素子２が動作する。
その際には、パッケージ３を構成する絶縁体17内部の
信号線路４用の複数本のリード4aの一方の表面を連続し
て覆う絶縁性フィルム７の方形枠片10の外側面に備えら
れた金属層６であって、外部グランドに電気的に接続さ
れたグランド線路用のリード4aの先端にワイヤ15を用い
て電気的に接続された金属層６が、グランドプレーン化
される。
信号線路４用の複数本のリード4aの一方の表面を連続し
て覆う絶縁性フィルム７の方形枠片10の外側面に備えら
れた金属層６であって、外部グランドに電気的に接続さ
れたグランド線路用のリード4aの先端にワイヤ15を用い
て電気的に接続された金属層６が、グランドプレーン化
される。
そして、絶縁体17内部の信号線路４用のリード4aの一
方の表面が、有機誘電材料からなる絶縁性フィルム７の
方形枠片10を介して、グランドプレーン化された金属層
６で広く覆われた状態となって、そのリード4aが、マイ
クロストリップ線路化される。
方の表面が、有機誘電材料からなる絶縁性フィルム７の
方形枠片10を介して、グランドプレーン化された金属層
６で広く覆われた状態となって、そのリード4aが、マイ
クロストリップ線路化される。
そして、その信号線路４用のリード4aの高周波特性が
向上して、そのリード4aを高周波の電気信号が伝送損失
少なく効率良く伝わる。
向上して、そのリード4aを高周波の電気信号が伝送損失
少なく効率良く伝わる。
また、信号線路４用のリード4aを伝わる電気信号が、
その近くの他の信号線路４用のリード4aを混入したり、
絶縁体17外部に漏れたりするのが、絶縁性フィルム７の
外側面に備えられたグランドプレーン化された金属層６
により防止される。
その近くの他の信号線路４用のリード4aを混入したり、
絶縁体17外部に漏れたりするのが、絶縁性フィルム７の
外側面に備えられたグランドプレーン化された金属層６
により防止される。
第８図は本発明の第２の半導体装置の好適な実施例を
示し、詳しくはその正面断面図である。以下に、この第
２の半導体装置を説明する。
示し、詳しくはその正面断面図である。以下に、この第
２の半導体装置を説明する。
この半導体装置では、ステージ13に搭載した半導体素
子２の電極16が備えられた半導体素子２上面と同じ側の
パッケージ３内部に配置されるリードフレーム８の複数
本のリード4aの一方の表面とステージ13の一方の表面と
ステージ13の四隅部に連なるステージサポートバー21部
分の一方の表面とを、外側面に金属層６を備えた絶縁性
フィルム７で連続して覆っているのに加えて、ステージ
13に搭載した半導体素子２の電極16が備えられた半導体
素子２上面と反対側のパッケージ３内部に配置されるリ
ードフレーム８の複数本のリード4aの他方の表面とステ
ージ13の他方の表面とステージ13の四隅部に連なるステ
ージサポートバー21部分の他方の表面とを、外側面に金
属層６を備えた絶縁性フィルム７で連続して覆ってい
る。
子２の電極16が備えられた半導体素子２上面と同じ側の
パッケージ３内部に配置されるリードフレーム８の複数
本のリード4aの一方の表面とステージ13の一方の表面と
ステージ13の四隅部に連なるステージサポートバー21部
分の一方の表面とを、外側面に金属層６を備えた絶縁性
フィルム７で連続して覆っているのに加えて、ステージ
13に搭載した半導体素子２の電極16が備えられた半導体
素子２上面と反対側のパッケージ３内部に配置されるリ
ードフレーム８の複数本のリード4aの他方の表面とステ
ージ13の他方の表面とステージ13の四隅部に連なるステ
ージサポートバー21部分の他方の表面とを、外側面に金
属層６を備えた絶縁性フィルム７で連続して覆ってい
る。
具体的には、ステージ13に搭載した半導体素子２の電
極16が備えられた半導体素子２上面と同じ側の信号線路
４用と電源線路用とグランド線路用の複数本のリード4a
の一方の中途部表面と、その信号線路４用と電源線路用
とグランド線路用の複数本のリード4aの他方の中途部表
面とを、外側面に金属層６を備えた絶縁性フィルム７の
方形枠片10で連続して覆っている。
極16が備えられた半導体素子２上面と同じ側の信号線路
４用と電源線路用とグランド線路用の複数本のリード4a
の一方の中途部表面と、その信号線路４用と電源線路用
とグランド線路用の複数本のリード4aの他方の中途部表
面とを、外側面に金属層６を備えた絶縁性フィルム７の
方形枠片10で連続して覆っている。
同様にして、ステージ13に搭載した半導体素子２の電
極16が備えられた半導体素子２上面と同じ側のステージ
13の一方の表面と、そのステージ13の他方の表面とを、
外側面に金属層６を備えた絶縁性フィルム７の方形片11
で覆っている。
極16が備えられた半導体素子２上面と同じ側のステージ
13の一方の表面と、そのステージ13の他方の表面とを、
外側面に金属層６を備えた絶縁性フィルム７の方形片11
で覆っている。
同様にして、ステージ13に搭載した半導体素子２の電
極16が備えられた半導体素子２上面と同じ側のパッケー
ジ３内部に配置されるステージ13の四隅部に連なるステ
ージサポートバー21部分の一方の表面と、そのステージ
サポートバー21部分の他方の表面とを、外側面に金属層
６を備えた絶縁性フィルム７の帯片12で覆っている。
極16が備えられた半導体素子２上面と同じ側のパッケー
ジ３内部に配置されるステージ13の四隅部に連なるステ
ージサポートバー21部分の一方の表面と、そのステージ
サポートバー21部分の他方の表面とを、外側面に金属層
６を備えた絶縁性フィルム７の帯片12で覆っている。
ステージ13の一方の表面を覆う方形片11の外側面に備
えられた金属層６には、半導体素子２を固着している。
そして、半導体素子２を、外側面に金属層６を備えた方
形片11を介して、ステージ13に搭載している。
えられた金属層６には、半導体素子２を固着している。
そして、半導体素子２を、外側面に金属層６を備えた方
形片11を介して、ステージ13に搭載している。
リードフレーム８の複数本のリード4aの他方の表面を
覆う絶縁性フィルム７の外側面に備えた金属層６は、絶
縁性フィルム７の透孔14内に露出したグランド線路用の
リード4aの他方の表面に先端にワイヤ15を用いて電気的
に接続している。そして、その金属層６を、グランドプ
レーン化できるようにしている。
覆う絶縁性フィルム７の外側面に備えた金属層６は、絶
縁性フィルム７の透孔14内に露出したグランド線路用の
リード4aの他方の表面に先端にワイヤ15を用いて電気的
に接続している。そして、その金属層６を、グランドプ
レーン化できるようにしている。
その他は、前述第１図と第２図に示した第１の半導体
装置と同様に構成していて、この第２の半導体装置にお
いては、パッケージ３内部の信号線路４用のリード4aの
一方の表面と、そのリード4aの他方の表面とが、有機誘
電材料からなる絶縁性フィルム７の方形枠片10を介し
て、グランドプレーン化された金属層６で広く覆われた
状態となって、そのリード4aが、ストリップ線路化され
る。
装置と同様に構成していて、この第２の半導体装置にお
いては、パッケージ３内部の信号線路４用のリード4aの
一方の表面と、そのリード4aの他方の表面とが、有機誘
電材料からなる絶縁性フィルム７の方形枠片10を介し
て、グランドプレーン化された金属層６で広く覆われた
状態となって、そのリード4aが、ストリップ線路化され
る。
そして、その信号線路４用のリード4aの高周波特性が
向上して、そのリード4aを高周波の電気信号が伝送損失
少なく伝わる。
向上して、そのリード4aを高周波の電気信号が伝送損失
少なく伝わる。
また、その信号線路４用のリード4aを伝わる電気信号
が、その近くの他の信号線路４用のリード4aに混入した
り、パッケージ３を構成する絶縁体17外部に漏れたりす
るのが、グランドプレーン化された絶縁性フィルム７の
外側面に備えられた金属層６により防止される。
が、その近くの他の信号線路４用のリード4aに混入した
り、パッケージ３を構成する絶縁体17外部に漏れたりす
るのが、グランドプレーン化された絶縁性フィルム７の
外側面に備えられた金属層６により防止される。
なお、上述第１又は第２の半導体装置においては、第
９図又は第10図に示したように、ステージ13に搭載した
半導体素子２の電極16が備えられた半導体素子２上面と
同じ側のステージ13の一方の表面やステージ13の四隅部
に連なるステージサポートバー21部分の一方の表面、又
はそれに加えて、それと反対側のステージ13の他方の表
面やステージ13の四隅部に連なるステージサポートバー
21部分の他方の表面は、外側面に金属層６を備えた絶縁
性フィルム７で覆わずとも良い。そして、ステージ13の
一方の表面に半導体素子２を直接に固着しても良く、そ
のようにしても、上述第１又は第２の半導体装置の同様
にして、信号線路４用のリード4aをマイクロストリップ
線路化又はストリップ線路化して、その信号線路４用の
リード4aの高周波特性を向上させることができる。
９図又は第10図に示したように、ステージ13に搭載した
半導体素子２の電極16が備えられた半導体素子２上面と
同じ側のステージ13の一方の表面やステージ13の四隅部
に連なるステージサポートバー21部分の一方の表面、又
はそれに加えて、それと反対側のステージ13の他方の表
面やステージ13の四隅部に連なるステージサポートバー
21部分の他方の表面は、外側面に金属層６を備えた絶縁
性フィルム７で覆わずとも良い。そして、ステージ13の
一方の表面に半導体素子２を直接に固着しても良く、そ
のようにしても、上述第１又は第２の半導体装置の同様
にして、信号線路４用のリード4aをマイクロストリップ
線路化又はストリップ線路化して、その信号線路４用の
リード4aの高周波特性を向上させることができる。
ただし、半導体素子２の底面にグランド用の電極が備
えられている場合には、半導体素子２の底面のグランド
用の電極を外部グランドに電気的に接属するために、ス
テージ13をグランド線路用のリード4aにワイヤ15等を用
いて電気的に接続する必要がある。
えられている場合には、半導体素子２の底面のグランド
用の電極を外部グランドに電気的に接属するために、ス
テージ13をグランド線路用のリード4aにワイヤ15等を用
いて電気的に接続する必要がある。
また、上述第１又は第２の半導体装置においては、リ
ード4aの一方の中途部表面に加えて、それに続くワイヤ
15を接続したりリード4aの一方の先端表面、又はリード
4aの他方の中途部表面に加えて、それに続くリード4aの
他方の先端表面をも、外側面に金属層６を備えた絶縁性
フィルム７で覆っても良い。そして、パッケージ３内部
に配置される信号線路４用のリード4aの中途部に加え
て、それに続く信号線路４用のリード4aの先端の高周波
特性を共に高めても良い。そして、その信号線路４用の
リード4aの中途部と、それに続く信号線路４用のリード
4aの先端とを、高周波の電気信号を伝送損失少なく伝え
ることができるようにしても良い。
ード4aの一方の中途部表面に加えて、それに続くワイヤ
15を接続したりリード4aの一方の先端表面、又はリード
4aの他方の中途部表面に加えて、それに続くリード4aの
他方の先端表面をも、外側面に金属層６を備えた絶縁性
フィルム７で覆っても良い。そして、パッケージ３内部
に配置される信号線路４用のリード4aの中途部に加え
て、それに続く信号線路４用のリード4aの先端の高周波
特性を共に高めても良い。そして、その信号線路４用の
リード4aの中途部と、それに続く信号線路４用のリード
4aの先端とを、高周波の電気信号を伝送損失少なく伝え
ることができるようにしても良い。
また、絶縁性フィルム７の内側面に接着剤層９を備え
ずに、絶縁性フィルム７をリード4aの表面に、熱圧着に
より、接合しても良く、そのようにしても、上述第１又
は第２の半導体装置とほぼ同様な作用、効果を有する半
導体装置を提供できる。
ずに、絶縁性フィルム７をリード4aの表面に、熱圧着に
より、接合しても良く、そのようにしても、上述第１又
は第２の半導体装置とほぼ同様な作用、効果を有する半
導体装置を提供できる。
また、半導体素子２上面に備えられた電極16とリード
4aの先端や、半導体素子２上面に備えられたグランド用
の電極16と方形枠片10の外側面に備えられた金属層６
や、方形枠片10の外側面に備えられた金属層６とグラン
ド線路用のリード4aの先端は、TAB（絶縁性フィルムの
表面に導体回路が形成されたもの）表面の導体回路を用
いて、電気的に接続しても良い。
4aの先端や、半導体素子２上面に備えられたグランド用
の電極16と方形枠片10の外側面に備えられた金属層６
や、方形枠片10の外側面に備えられた金属層６とグラン
ド線路用のリード4aの先端は、TAB（絶縁性フィルムの
表面に導体回路が形成されたもの）表面の導体回路を用
いて、電気的に接続しても良い。
また、本発明の第１又は第２の半導体装置は、パッケ
ージ本体を構成する樹脂からなる絶縁体にリード等から
なる信号線路が備えられたプリモールド型のパッケージ
内部に高周波用の半導体素子を収納してなる半導体装置
や、パッケージ本体を構成するセラミックからなる絶縁
体にメタライズからなる信号線路が備えられたセラミッ
クパッケージ内部に高周波用の半導体素子を収納してな
る半導体装置にも利用可能である。
ージ本体を構成する樹脂からなる絶縁体にリード等から
なる信号線路が備えられたプリモールド型のパッケージ
内部に高周波用の半導体素子を収納してなる半導体装置
や、パッケージ本体を構成するセラミックからなる絶縁
体にメタライズからなる信号線路が備えられたセラミッ
クパッケージ内部に高周波用の半導体素子を収納してな
る半導体装置にも利用可能である。
［発明の効果］ 以上説明したように、本発明の第１又は第２の半導体
装置によれば、パッケージ内部の入出力用の信号線路
を、マイクロストリップ線路又はストリップ線路に形成
できる。そして、その信号線路の高周波特性を高めて、
その信号線路に高周波の電気信号を伝送損失少なく伝え
ることができる。また、信号線路を伝わる高周波の電気
信号が、その近くの他の信号線路に混入したり、パッケ
ージ外部に漏れたりするのを防ぐことができる。
装置によれば、パッケージ内部の入出力用の信号線路
を、マイクロストリップ線路又はストリップ線路に形成
できる。そして、その信号線路の高周波特性を高めて、
その信号線路に高周波の電気信号を伝送損失少なく伝え
ることができる。また、信号線路を伝わる高周波の電気
信号が、その近くの他の信号線路に混入したり、パッケ
ージ外部に漏れたりするのを防ぐことができる。
また、本発明の第１又は第２の半導体装置によれば、
パッケージ内部の入出力用の信号線路の表面を、外側面
に金属を備えた絶縁性フィルムで覆うだけで、その信号
線路を、マイクロストリップ線路又はストリップ線路
に、手数をかけずに容易に形成できる。そして、製造容
易では安価な汎用性のある高周波用半導体装置を提供可
能となる。
パッケージ内部の入出力用の信号線路の表面を、外側面
に金属を備えた絶縁性フィルムで覆うだけで、その信号
線路を、マイクロストリップ線路又はストリップ線路
に、手数をかけずに容易に形成できる。そして、製造容
易では安価な汎用性のある高周波用半導体装置を提供可
能となる。
また、本発明の第１又は第２の半導体装置によれば、
パッケージ内部の複数本の信号線路に一方の表面を連続
して覆う絶縁性フィルムの外側面に備えられた金属層を
容易にグランドプレーン化できる。そして、その金属層
に、半導体素子上面に備えられたグランド用の電極を電
気的に接続して接地できる。
パッケージ内部の複数本の信号線路に一方の表面を連続
して覆う絶縁性フィルムの外側面に備えられた金属層を
容易にグランドプレーン化できる。そして、その金属層
に、半導体素子上面に備えられたグランド用の電極を電
気的に接続して接地できる。
また、半導体素子上面の各所に複数のグランド用の電
極が備えられている場合には、それらのグランド用の電
極のそれぞれを、その近くのグランドプレーン化された
上記金属層部分に接地電位差なく電気的に接続できる。
そして、上記金属層を、半導体素子上面の各所に備えら
れた複数のグランド用の電極を電気的に接続するための
共通グランドに用いることができる。そして、その分、
パッケージに備えるグランド線路の本数を減らして、半
導体装置のコンパクト化、簡易化を図ったり、パッケー
ジに備える信号線路の本数を無理なく増やしたりでき
る。
極が備えられている場合には、それらのグランド用の電
極のそれぞれを、その近くのグランドプレーン化された
上記金属層部分に接地電位差なく電気的に接続できる。
そして、上記金属層を、半導体素子上面の各所に備えら
れた複数のグランド用の電極を電気的に接続するための
共通グランドに用いることができる。そして、その分、
パッケージに備えるグランド線路の本数を減らして、半
導体装置のコンパクト化、簡易化を図ったり、パッケー
ジに備える信号線路の本数を無理なく増やしたりでき
る。
第１図は本発明の第１の半導体装置の一部破断平面図、
第２図は本発明の第１の半導体装置の正面断面図、第３
図は本発明の第１又は第２の半導体装置に用いる絶縁性
フィルムの平面図、第４図は第３図のＡ−Ａ断面図、第
５図は本発明の第１又は第２の半導体装置に用いるリー
ドフレームの平面図、第６図は本発明の第１の半導体装
置の製造方法を示す平面図、第７図は第６図のＢ−Ｂ断
面図、第８図は本発明の第２の半導体装置の正面断面
図、第９図は本発明の第１の半導体装置の正面断面図、
第10図は本発明の第２の半導体装置の正面断面図であ
る。 ２……半導体素子、３……パッケージ、４……信号線
路、4a……リード、 ６……金属層、７……絶縁性フィルム、８……リードフ
レーム、９……接着剤層、 10……方形枠片、11……方形片、12……帯片、13……ス
テージ、 14……透孔、15……ワイヤ、16……半導体素子上面に備
えられた電極、 17……絶縁体、18……ダムバー、19……ガイドレール、 20……セクションバー、21……ステージサポートバー。
第２図は本発明の第１の半導体装置の正面断面図、第３
図は本発明の第１又は第２の半導体装置に用いる絶縁性
フィルムの平面図、第４図は第３図のＡ−Ａ断面図、第
５図は本発明の第１又は第２の半導体装置に用いるリー
ドフレームの平面図、第６図は本発明の第１の半導体装
置の製造方法を示す平面図、第７図は第６図のＢ−Ｂ断
面図、第８図は本発明の第２の半導体装置の正面断面
図、第９図は本発明の第１の半導体装置の正面断面図、
第10図は本発明の第２の半導体装置の正面断面図であ
る。 ２……半導体素子、３……パッケージ、４……信号線
路、4a……リード、 ６……金属層、７……絶縁性フィルム、８……リードフ
レーム、９……接着剤層、 10……方形枠片、11……方形片、12……帯片、13……ス
テージ、 14……透孔、15……ワイヤ、16……半導体素子上面に備
えられた電極、 17……絶縁体、18……ダムバー、19……ガイドレール、 20……セクションバー、21……ステージサポートバー。
Claims (4)
- 【請求項１】高周波用の半導体素子を収納したパッケー
ジ内部の複数本の入出力用の信号線路の一方の表面であ
って、電極が備えられた前記半導体素子上面と同じ側の
前記複数本の信号線路の一方の表面を、外側面にグラン
ドプレーン形成用の金属層を備えた絶縁性フィルムで連
続して覆って、前記信号線路をマイクロストリップ線路
に形成したことを特徴とする高周波用半導体装置。 - 【請求項２】高周波用の半導体素子を収納したパッケー
ジ内部の複数本の入出力用の信号線路の一方の表面であ
って、電極が備えられた前記半導体素子上面と同じ側の
前記複数本の信号線路の一方の表面とその他方の表面と
を、外側面にグランドプレーン形成用の金属層を備えた
絶縁性フィルムで連続して覆って、前記信号線路をスト
リップ線路に形成したことを特徴とする高周波用半導体
装置。 - 【請求項３】絶縁性フィルムの内側面に接着剤層を備え
て、該接着剤層を用いて、前記絶縁性フィルムを信号線
路の表面に接合した特許請求の範囲第１項又は第２項記
載の高周波用半導体装置。 - 【請求項４】信号線路が、リードフレームに備えられた
信号線路用のリードである特許請求の範囲第１項、第２
項又は第３項記載の高周波用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136085A JP2532039B2 (ja) | 1987-05-29 | 1987-05-29 | 高周波用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136085A JP2532039B2 (ja) | 1987-05-29 | 1987-05-29 | 高周波用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299370A JPS63299370A (ja) | 1988-12-06 |
| JP2532039B2 true JP2532039B2 (ja) | 1996-09-11 |
Family
ID=15166903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136085A Expired - Lifetime JP2532039B2 (ja) | 1987-05-29 | 1987-05-29 | 高周波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532039B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011510B2 (ja) * | 1990-12-20 | 2000-02-21 | 株式会社東芝 | 相互連結回路基板を有する半導体装置およびその製造方法 |
| JPH0629428A (ja) * | 1992-07-07 | 1994-02-04 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0661411A (ja) * | 1992-08-04 | 1994-03-04 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
| WO1994025979A1 (en) * | 1993-04-30 | 1994-11-10 | Lsi Logic Corporation | Integrated circuit with lead frame package having internal power and ground busses |
| US5818102A (en) * | 1995-12-29 | 1998-10-06 | Lsi Logic Corporation | System having integrated circuit package with lead frame having internal power and ground busses |
| TW200711080A (en) * | 2005-02-23 | 2007-03-16 | Lg Micron Ltd | Lead frame |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322915Y2 (ja) * | 1985-03-16 | 1991-05-20 | ||
| GB2199988B (en) * | 1987-01-12 | 1990-04-25 | Intel Corp | Multi-layer molded plastic ic package |
-
1987
- 1987-05-29 JP JP62136085A patent/JP2532039B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63299370A (ja) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933741A (en) | Multifunction ground plane | |
| US4276558A (en) | Hermetically sealed active microwave integrated circuit | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| JP2536436B2 (ja) | モ―ルド型半導体装置 | |
| US4409567A (en) | Surface acoustic wave device | |
| JP2001085569A (ja) | 高周波回路装置 | |
| JP2532039B2 (ja) | 高周波用半導体装置 | |
| JPS622628A (ja) | 半導体装置 | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JP2587805B2 (ja) | 半導体装置 | |
| EP0486273B1 (en) | Package for microwave IC | |
| JPH08274245A (ja) | 半導体装置用リードフレーム | |
| JP2577916B2 (ja) | 高周波用半導体装置と該装置用リ−ドフレ−ム | |
| JPH07307420A (ja) | 半導体装置 | |
| JPS60263451A (ja) | 集積回路パツケ−ジ | |
| JPH0311923Y2 (ja) | ||
| JPH0319416A (ja) | 弾性表面波装置 | |
| JP2002050733A (ja) | 高周波用パッケージ、配線ボードおよび高周波モジュール | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| EP0020787B1 (en) | High frequency semiconductor unit | |
| JPH0720919Y2 (ja) | マイクロ波集積回路用パツケ−ジ | |
| JPH02164057A (ja) | ピングリッドアレイ半導体パッケージ | |
| JPS63258054A (ja) | 半導体集積回路装置 | |
| JP2791301B2 (ja) | マイクロ波集積回路及びマイクロ波回路装置 | |
| JPH03123047A (ja) | マイクロ波集積回路 |