JPS63299370A - 高周波用半導体装置 - Google Patents
高周波用半導体装置Info
- Publication number
- JPS63299370A JPS63299370A JP62136085A JP13608587A JPS63299370A JP S63299370 A JPS63299370 A JP S63299370A JP 62136085 A JP62136085 A JP 62136085A JP 13608587 A JP13608587 A JP 13608587A JP S63299370 A JPS63299370 A JP S63299370A
- Authority
- JP
- Japan
- Prior art keywords
- package
- signal line
- lead
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 24
- 239000012212 insulator Substances 0.000 description 16
- 239000012790 adhesive layer Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、高速処理用の高周波用半導体装置に関する。
［従来の技術］
近時、情報処理装置の高速化に伴って、これに用いられ
る半導体装置の半導体素子は、高周波化が一段と進み、
該高周波用の半導体素子を収納した高周波特性に優れた
半導体装置の需要が高まりつつある。
る半導体装置の半導体素子は、高周波化が一段と進み、
該高周波用の半導体素子を収納した高周波特性に優れた
半導体装置の需要が高まりつつある。
この高周波用半導体装置として、従来、入出力用の信号
線路周囲を絶縁体を介して金属部材が囲むメタルパッケ
ージ内部に高周波用の半導体素子を収納した装置や、信
号線路周囲のセラミックの絶縁体内部やその表面にグラ
ンドプレーンを構成するメタライズ導体層を持つセラミ
ックパッケージ内部に高周波用の半導体素子を収納した
装置がある。
線路周囲を絶縁体を介して金属部材が囲むメタルパッケ
ージ内部に高周波用の半導体素子を収納した装置や、信
号線路周囲のセラミックの絶縁体内部やその表面にグラ
ンドプレーンを構成するメタライズ導体層を持つセラミ
ックパッケージ内部に高周波用の半導体素子を収納した
装置がある。
［発明が解決しようとする問題点］
ところで、上述従来のメタルパッケージ内部に半導体素
子を収納した半導体装置は、その製造に際して、半導体
素子を収納するパッケージを構成する金属部材の切削成
形加工等の工程において多大な時間と手数がかかり、高
価で汎用性がなかった。
子を収納した半導体装置は、その製造に際して、半導体
素子を収納するパッケージを構成する金属部材の切削成
形加工等の工程において多大な時間と手数がかかり、高
価で汎用性がなかった。
また、上述従来のセラミックパッケージ内部に半導体素
子を収納した半導体装置も、その製造に際して、半導体
素子を収納するパブケージを構成する絶縁体内部やその
表面に、グランドプレーン用のメタライズ導体層を形成
する作業等に多大な時間と手数がかかり、高価で汎用性
がなかった。
子を収納した半導体装置も、その製造に際して、半導体
素子を収納するパブケージを構成する絶縁体内部やその
表面に、グランドプレーン用のメタライズ導体層を形成
する作業等に多大な時間と手数がかかり、高価で汎用性
がなかった。
本発明は、かかる問題点を解決するために為されたもの
で、その目的は、高周波用の半導体素子を収納した、製
造が容易で安価な汎用性のある、高周波特性に優れた半
導体装置を提供することにある。
で、その目的は、高周波用の半導体素子を収納した、製
造が容易で安価な汎用性のある、高周波特性に優れた半
導体装置を提供することにある。
［問題点を解決するための手段］
上記目的を達成するために、本発明の高周波用半導体装
置ｌは、第１図および第２図にその構成例を示したよう
に、高周波用の半導体素子２を収納したパッケージ３内
部の入出力用の信号線路４の表面を、上面にグランドブ
レーン５を構成する金属層６を備えた絶縁性フィルム７
で覆ってなることを特徴とする。
置ｌは、第１図および第２図にその構成例を示したよう
に、高周波用の半導体素子２を収納したパッケージ３内
部の入出力用の信号線路４の表面を、上面にグランドブ
レーン５を構成する金属層６を備えた絶縁性フィルム７
で覆ってなることを特徴とする。
［作用］
本発明の高周波用半導体装置ｌにおいては、高周波用の
半導体素子２を収納したパッケージ３内部の信号線路４
の表面を覆う絶縁性フィルム７上面の、グランドプレー
ン５を構成する金属層６が、パッケージ３内部の各信号
線路４を伝わる電気信号が、同じパッケージ３内部の隣
合う信号線路４に混入したり、パッケージ３外部に漏れ
たりするのを防ぐ。
半導体素子２を収納したパッケージ３内部の信号線路４
の表面を覆う絶縁性フィルム７上面の、グランドプレー
ン５を構成する金属層６が、パッケージ３内部の各信号
線路４を伝わる電気信号が、同じパッケージ３内部の隣
合う信号線路４に混入したり、パッケージ３外部に漏れ
たりするのを防ぐ。
［実施例］
次に、本発明の実施例を図面に従い説明する。
第１図および第２図は本発明の高周波用半導体装置ｌの
好適な実施例を示し、第１図は該装置の一部破断乎面図
、第２図は該装置の正面断面図を示す。以下、上記図中
の実施例を説明する。図において、８は高周波用の半導
体素子２を収納するパッケージ３の内外に亙って信号線
路４等を備えるためのリードフレームである。このパッ
ケージ３内部の信号線路を構成する各リード４ａ上面に
亙って、第３図および第４図に示したような、所定形状
に形成した、上面に金、銀、アルミニウム、銅等の薄い
金属層６を備えたポリイミド等の有機誘電材料からなる
絶縁性フィルム７を、該フィルム下面に備えた接着剤層
９の接着力を用いて接着して、パッケージ３内部の信号
線路を構成する各リード４ａ上面を、上記絶縁性フィル
ム７で一体に覆う。詳しくは、上面に金属層６を一体に
備えるとともに、下面に接着剤層９を一体に備えたポリ
イミド等の絶縁性フィルム７を、第３図および第４図に
示したように、パッケージ３内部の信号線路を構成する
各リード４ａ上面をその先端部分を除いて一体に覆う方
形枠片１０を持ち、該枠片内に、リードフレームのステ
ージ！３上面を覆う方形片１１を持つとともに、上記方
形枠片ｌＯ内周縁の４隅部と上記方形片１１外周縁の４
隅部との間をそれぞれ繋ぐ、リードフレームの各ステー
ジサポートバー（図示せず。）上面を覆う各帯片Ｉ２を
持った形状に形成する。また、上記のように形成した絶
縁性フィルム７の方形片１１上面周囲の金属層部分６ａ
を、上記各帯片１２との連結箇所を除き、帯状に除去し
、後述の半導体素子の各電極と各リード４ａ先端等を接
続する各ワイヤが、該フィルム上面の金属層６に接触し
ないようにする。そして、第５図および第６図に示した
ように、上記フィルムの方形枠片１０下面を、該下面の
接着剤層９の接着力を用いて、各リード４ａ先端部分を
除く、パッケージ内部の信号線路を構成する各リード４
ａ上面に亙って接着するとともに、上記フィルムの方形
片１１下面を、該下面の接着剤層９の接着力を用いて、
ステージ１３上面に沿って接着し、上記フィルムの各帯
片１２下面を、該下面の接着剤層９の接着力を用いて、
各ステージサポートバー（図示せず。）上面に沿って接
着する。このようにして、上記絶縁性フィルム７で、パ
ッケージ３内部の信号線路を構成する各リード４ａ上面
とステージ１３上面と各ステージサポートバー上面を一
体に覆う。また、ステージ１３上面を覆う上記フィルム
の方形片１１上面の金属層６上面に、半導体素子２を固
着する。そして、該素子のグランド端子となる電極１６
と上記フィルムの方形片１０上面の金属層６をワイヤ１
５で接続する。さらに、各リード４ａ上面を一体に覆う
上記フィルムの方形枠片ｌＯ上面の金属層６と、方形枠
片ｌＯと方形片１１との間の透孔１４内に露出したグラ
ンド（アースリード）を構成するリード４ａ先端上面、
または絶縁性フィルム７外側に露出したグランドを構成
するり−ド４ａ外端上面を、ワイヤ１５で接続して（図
は、リード４ａ先端上面にワイヤ１５を接続した。）、
絶縁性フィルム７上面にグランドプレーン５を形成する
。またそれと共に、半導体素子の各電極１６と、上記フ
ィルムの方形枠片ｌＯと方形片１１との間の透孔１４内
に露出した、上記グランドを構成するリード４ａを除く
各リード４ａ先端上面を、ワイヤ１５でそれぞれ接続す
る。このようにして、半導体素子２の各電極１６と各リ
ード４ａ先端上面等をワイヤ１５でそれぞれ接続した後
、該素子周囲のダムバー１８の内側部分を、樹脂等の絶
縁体１７で一体に気密封止する。そして、該絶縁体１７
外部に突出したリードフレーム８からダムバー１８やガ
イドレール１９を除去して、各リード４ａを分離独立さ
せ、絶縁体１７の内外に亙って信号線路４を形成する。
好適な実施例を示し、第１図は該装置の一部破断乎面図
、第２図は該装置の正面断面図を示す。以下、上記図中
の実施例を説明する。図において、８は高周波用の半導
体素子２を収納するパッケージ３の内外に亙って信号線
路４等を備えるためのリードフレームである。このパッ
ケージ３内部の信号線路を構成する各リード４ａ上面に
亙って、第３図および第４図に示したような、所定形状
に形成した、上面に金、銀、アルミニウム、銅等の薄い
金属層６を備えたポリイミド等の有機誘電材料からなる
絶縁性フィルム７を、該フィルム下面に備えた接着剤層
９の接着力を用いて接着して、パッケージ３内部の信号
線路を構成する各リード４ａ上面を、上記絶縁性フィル
ム７で一体に覆う。詳しくは、上面に金属層６を一体に
備えるとともに、下面に接着剤層９を一体に備えたポリ
イミド等の絶縁性フィルム７を、第３図および第４図に
示したように、パッケージ３内部の信号線路を構成する
各リード４ａ上面をその先端部分を除いて一体に覆う方
形枠片１０を持ち、該枠片内に、リードフレームのステ
ージ！３上面を覆う方形片１１を持つとともに、上記方
形枠片ｌＯ内周縁の４隅部と上記方形片１１外周縁の４
隅部との間をそれぞれ繋ぐ、リードフレームの各ステー
ジサポートバー（図示せず。）上面を覆う各帯片Ｉ２を
持った形状に形成する。また、上記のように形成した絶
縁性フィルム７の方形片１１上面周囲の金属層部分６ａ
を、上記各帯片１２との連結箇所を除き、帯状に除去し
、後述の半導体素子の各電極と各リード４ａ先端等を接
続する各ワイヤが、該フィルム上面の金属層６に接触し
ないようにする。そして、第５図および第６図に示した
ように、上記フィルムの方形枠片１０下面を、該下面の
接着剤層９の接着力を用いて、各リード４ａ先端部分を
除く、パッケージ内部の信号線路を構成する各リード４
ａ上面に亙って接着するとともに、上記フィルムの方形
片１１下面を、該下面の接着剤層９の接着力を用いて、
ステージ１３上面に沿って接着し、上記フィルムの各帯
片１２下面を、該下面の接着剤層９の接着力を用いて、
各ステージサポートバー（図示せず。）上面に沿って接
着する。このようにして、上記絶縁性フィルム７で、パ
ッケージ３内部の信号線路を構成する各リード４ａ上面
とステージ１３上面と各ステージサポートバー上面を一
体に覆う。また、ステージ１３上面を覆う上記フィルム
の方形片１１上面の金属層６上面に、半導体素子２を固
着する。そして、該素子のグランド端子となる電極１６
と上記フィルムの方形片１０上面の金属層６をワイヤ１
５で接続する。さらに、各リード４ａ上面を一体に覆う
上記フィルムの方形枠片ｌＯ上面の金属層６と、方形枠
片ｌＯと方形片１１との間の透孔１４内に露出したグラ
ンド（アースリード）を構成するリード４ａ先端上面、
または絶縁性フィルム７外側に露出したグランドを構成
するり−ド４ａ外端上面を、ワイヤ１５で接続して（図
は、リード４ａ先端上面にワイヤ１５を接続した。）、
絶縁性フィルム７上面にグランドプレーン５を形成する
。またそれと共に、半導体素子の各電極１６と、上記フ
ィルムの方形枠片ｌＯと方形片１１との間の透孔１４内
に露出した、上記グランドを構成するリード４ａを除く
各リード４ａ先端上面を、ワイヤ１５でそれぞれ接続す
る。このようにして、半導体素子２の各電極１６と各リ
ード４ａ先端上面等をワイヤ１５でそれぞれ接続した後
、該素子周囲のダムバー１８の内側部分を、樹脂等の絶
縁体１７で一体に気密封止する。そして、該絶縁体１７
外部に突出したリードフレーム８からダムバー１８やガ
イドレール１９を除去して、各リード４ａを分離独立さ
せ、絶縁体１７の内外に亙って信号線路４を形成する。
第１図および第２図に示した高周波用半導体装置１は以
上の構成からなる。
上の構成からなる。
次に、その作用を説明する。絶縁体１７外部に突出した
信号線路４に、電気信号を流すと、該信号が、絶縁体１
７内部の各リード４ａ先端に接続した各ワイヤ１５を通
して、パッケージ３を構成する樹脂等の絶縁体１７内部
に収納した半導体素子の各電極１６に伝わり、該半導体
素子２が該信号で作動する。そしてその際、絶縁体１７
内部の各リード４ａ上面を覆う絶縁性フィルム７上面の
、グランドを構成するリード４ａにワイヤ１５で接続し
たグランドプレーン５を構成する金属層６が、各リード
４ａを流れる電気信号が、パッケージ３を構成する絶縁
体１７外部に漏れたり、隣合う各リード４ａに混入した
りするのを防止する。
信号線路４に、電気信号を流すと、該信号が、絶縁体１
７内部の各リード４ａ先端に接続した各ワイヤ１５を通
して、パッケージ３を構成する樹脂等の絶縁体１７内部
に収納した半導体素子の各電極１６に伝わり、該半導体
素子２が該信号で作動する。そしてその際、絶縁体１７
内部の各リード４ａ上面を覆う絶縁性フィルム７上面の
、グランドを構成するリード４ａにワイヤ１５で接続し
たグランドプレーン５を構成する金属層６が、各リード
４ａを流れる電気信号が、パッケージ３を構成する絶縁
体１７外部に漏れたり、隣合う各リード４ａに混入した
りするのを防止する。
なお、上述実施例の半導体装置ｌにおいて、パッケージ
３内部の信号線路を構成する各リード４ａの下面に亙っ
ても、上面にグランドプレーン５を構成する金属層６を
備えた絶縁性フィルム７を該フィルム下面に備えた接着
剤層９を用いて接着して、該各リード４ａの上下両面を
上記絶縁性フィルム７で一体に覆い、絶縁体１７内部の
各リード４ａを流れる電気信号がより的確にその外部等
に漏れないようにしても良い。
３内部の信号線路を構成する各リード４ａの下面に亙っ
ても、上面にグランドプレーン５を構成する金属層６を
備えた絶縁性フィルム７を該フィルム下面に備えた接着
剤層９を用いて接着して、該各リード４ａの上下両面を
上記絶縁性フィルム７で一体に覆い、絶縁体１７内部の
各リード４ａを流れる電気信号がより的確にその外部等
に漏れないようにしても良い。
また、ワイヤ１５を接続した各リード４ａ先端上面をも
、上面にグランドプレーン５を構成する金属層６を備え
た絶縁性フィルム７で覆って・パッケージ３内部の各リ
ード４ａを流れる電気信号がより的確にその外部等に漏
れないようにしても良い。
、上面にグランドプレーン５を構成する金属層６を備え
た絶縁性フィルム７で覆って・パッケージ３内部の各リ
ード４ａを流れる電気信号がより的確にその外部等に漏
れないようにしても良い。
さらに、各リード４ａ表面を覆う、上面に金属層６を備
えた絶縁性フィルム７に、小孔やスリット等を散点状等
に透設して、樹脂等の絶縁体１７が、上記各リード４ａ
表面を覆う絶縁性フィルム７の小孔等に入り込んで、該
絶縁性フィルム７と樹脂等の絶縁体１７が容易に分離し
ない構造に構成しても良い。
えた絶縁性フィルム７に、小孔やスリット等を散点状等
に透設して、樹脂等の絶縁体１７が、上記各リード４ａ
表面を覆う絶縁性フィルム７の小孔等に入り込んで、該
絶縁性フィルム７と樹脂等の絶縁体１７が容易に分離し
ない構造に構成しても良い。
また、リードフレームのステージ１３上面を、絶縁性フ
ィルム７で覆わずに、半導体素子２をステージ１３上面
に直接に固着するようにしても良い。
ィルム７で覆わずに、半導体素子２をステージ１３上面
に直接に固着するようにしても良い。
さらに、ステージ１３上面に固着した半導体素子の各電
極１６と絶縁性フィルムの透孔１４内に露出した各リー
ド４ａ先端上面や絶縁性フィルム上面の金属層６等を相
互に接続するワイヤ１５の代わりに、ＴＡＢ （絶縁性
フィルム表面を覆う金属層を、エツチングあるいは打ち
抜き等により、半導体素子の各電極と各リード４ａ先端
等とを接続する導体回路パターンに形成してなる回路形
成体。）を用いて接続するようにしても良い。
極１６と絶縁性フィルムの透孔１４内に露出した各リー
ド４ａ先端上面や絶縁性フィルム上面の金属層６等を相
互に接続するワイヤ１５の代わりに、ＴＡＢ （絶縁性
フィルム表面を覆う金属層を、エツチングあるいは打ち
抜き等により、半導体素子の各電極と各リード４ａ先端
等とを接続する導体回路パターンに形成してなる回路形
成体。）を用いて接続するようにしても良い。
また、絶縁性フィルム７下面に、接着剤層９を備えずに
、絶縁性フィルム７を熱圧着等により、各リード４ａ表
面に亙って直接に被着しても良い。
、絶縁性フィルム７を熱圧着等により、各リード４ａ表
面に亙って直接に被着しても良い。
さらに、本発明の高周波用半導体装置１は、信号線路等
の周囲を予め樹脂封止してパッケージ用絶縁基体を形成
済みのプリモールド型のパブケージ内部に高周波用の半
導体素子を収納した半導体装置にも利用可能である。
の周囲を予め樹脂封止してパッケージ用絶縁基体を形成
済みのプリモールド型のパブケージ内部に高周波用の半
導体素子を収納した半導体装置にも利用可能である。
また、本発明に係る他の高周波用半導体装置として、パ
ッケージを構成するセラミック等の絶縁体内部やその表
面、に備えた複数本のメタライズ導体層等の各信号線路
表面を、上面にグランドプレーンを構成する金属層を備
えた絶縁性フィルムで覆った装置も考えられる。
ッケージを構成するセラミック等の絶縁体内部やその表
面、に備えた複数本のメタライズ導体層等の各信号線路
表面を、上面にグランドプレーンを構成する金属層を備
えた絶縁性フィルムで覆った装置も考えられる。
［発明の効果］
以上説明したように、本発明の高周波用半導体装置にお
いては、該装置のパッケージ内部の入出力用の信号線路
の表面を、上面にグランドプレーンを構成する金属層を
備えた絶縁性フィルムで覆って、高周波用の半導体素子
を収納したパッケージ内部に、高周波の電気信号を効率
良く伝えるストリップ伝送路を形成した。従って、高周
波用の半導体素子を収納するパッケージを金属部材で形
成したり、高周波用の半導体素子を収納するパッケージ
のセラミック等の絶縁体表面やその内部にメタライズ導
体層等を用いてグランドプレーンを形成したりする従来
の高周波用半導体装置に比べて、該装置のパッケージ内
部の信号線路の表面を、上面に金属層を備えた絶縁性フ
ィルムで覆うことにより、該装置のパッケージ内部に高
周波特性に優れたストリップ伝送路を手数をかけずに容
易に形成できる。そのため、本発明によれば、高周波用
半導体装置の大幅な製造容易化が図れ、安価な汎用性の
ある高周波用半導体装置を提供できる。
いては、該装置のパッケージ内部の入出力用の信号線路
の表面を、上面にグランドプレーンを構成する金属層を
備えた絶縁性フィルムで覆って、高周波用の半導体素子
を収納したパッケージ内部に、高周波の電気信号を効率
良く伝えるストリップ伝送路を形成した。従って、高周
波用の半導体素子を収納するパッケージを金属部材で形
成したり、高周波用の半導体素子を収納するパッケージ
のセラミック等の絶縁体表面やその内部にメタライズ導
体層等を用いてグランドプレーンを形成したりする従来
の高周波用半導体装置に比べて、該装置のパッケージ内
部の信号線路の表面を、上面に金属層を備えた絶縁性フ
ィルムで覆うことにより、該装置のパッケージ内部に高
周波特性に優れたストリップ伝送路を手数をかけずに容
易に形成できる。そのため、本発明によれば、高周波用
半導体装置の大幅な製造容易化が図れ、安価な汎用性の
ある高周波用半導体装置を提供できる。
第１図と第２図はそれぞれ本発明の高周波用半導体装置
の一部破断平面図と正面断面図、第３図は本発明の高周
波用半導体装置に用いる絶縁性フィルムの平面図、第４
図は第３図の絶縁性フィルムのＡ−Ａ断面図、第５図は
本発明の高周波用半導体装置のワイヤボンディング後の
平面図、第６図は第５図のＢ−Ｂ断面図である。 １・・高周波用半導体装置、 ２・・半導体素子、 ４・・信号線路、４ａ・・リー
ド、 ５・・グランドプレーン、６・・金属層、
７・・絶縁性フィルム、８・・リードフレー
ム、９・・接着剤層、１５・・ワイヤ、 １６・
・電極、Ｉ７・・絶縁体。
の一部破断平面図と正面断面図、第３図は本発明の高周
波用半導体装置に用いる絶縁性フィルムの平面図、第４
図は第３図の絶縁性フィルムのＡ−Ａ断面図、第５図は
本発明の高周波用半導体装置のワイヤボンディング後の
平面図、第６図は第５図のＢ−Ｂ断面図である。 １・・高周波用半導体装置、 ２・・半導体素子、 ４・・信号線路、４ａ・・リー
ド、 ５・・グランドプレーン、６・・金属層、
７・・絶縁性フィルム、８・・リードフレー
ム、９・・接着剤層、１５・・ワイヤ、 １６・
・電極、Ｉ７・・絶縁体。
Claims (1)
- １、高周波用の半導体素子を収納したパッケージ内部の
入出力用の信号線路の表面を、上面にグランドプレーン
を構成する金属層を備えた絶縁性フィルムで覆ってなる
高周波用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136085A JP2532039B2 (ja) | 1987-05-29 | 1987-05-29 | 高周波用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136085A JP2532039B2 (ja) | 1987-05-29 | 1987-05-29 | 高周波用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299370A true JPS63299370A (ja) | 1988-12-06 |
| JP2532039B2 JP2532039B2 (ja) | 1996-09-11 |
Family
ID=15166903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136085A Expired - Lifetime JP2532039B2 (ja) | 1987-05-29 | 1987-05-29 | 高周波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532039B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661411A (ja) * | 1992-08-04 | 1994-03-04 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
| WO1994025979A1 (en) * | 1993-04-30 | 1994-11-10 | Lsi Logic Corporation | Integrated circuit with lead frame package having internal power and ground busses |
| US5426319A (en) * | 1992-07-07 | 1995-06-20 | Mitsubishi Denki Kabushiki Kaisha | High-frequency semiconductor device including microstrip transmission line |
| US5646830A (en) * | 1990-12-20 | 1997-07-08 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
| US5818102A (en) * | 1995-12-29 | 1998-10-06 | Lsi Logic Corporation | System having integrated circuit package with lead frame having internal power and ground busses |
| JP2008532267A (ja) * | 2005-02-23 | 2008-08-14 | エルジーマイクロン リミテッド | リードフレーム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156244U (ja) * | 1985-03-16 | 1986-09-27 | ||
| JPS63246851A (ja) * | 1987-01-12 | 1988-10-13 | インテル・コーポレーション | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 |
-
1987
- 1987-05-29 JP JP62136085A patent/JP2532039B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156244U (ja) * | 1985-03-16 | 1986-09-27 | ||
| JPS63246851A (ja) * | 1987-01-12 | 1988-10-13 | インテル・コーポレーション | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646830A (en) * | 1990-12-20 | 1997-07-08 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
| US5715147A (en) * | 1990-12-20 | 1998-02-03 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
| US5426319A (en) * | 1992-07-07 | 1995-06-20 | Mitsubishi Denki Kabushiki Kaisha | High-frequency semiconductor device including microstrip transmission line |
| JPH0661411A (ja) * | 1992-08-04 | 1994-03-04 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
| WO1994025979A1 (en) * | 1993-04-30 | 1994-11-10 | Lsi Logic Corporation | Integrated circuit with lead frame package having internal power and ground busses |
| US6114749A (en) * | 1993-04-30 | 2000-09-05 | Lsi Loigc Corporation | Integrated circuit with lead frame package having internal power and ground busses |
| US5818102A (en) * | 1995-12-29 | 1998-10-06 | Lsi Logic Corporation | System having integrated circuit package with lead frame having internal power and ground busses |
| JP2008532267A (ja) * | 2005-02-23 | 2008-08-14 | エルジーマイクロン リミテッド | リードフレーム |
| US8072054B2 (en) | 2005-02-23 | 2011-12-06 | Lg Micron Ltd. | Lead frame |
| US8198711B2 (en) | 2005-02-23 | 2012-06-12 | Lg Micron Ltd. | Lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2532039B2 (ja) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JPS63299370A (ja) | 高周波用半導体装置 | |
| JP3462806B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61160946A (ja) | 半導体装置の接続構造体 | |
| JP2991168B2 (ja) | 半導体装置およびその製造方法 | |
| JPS622628A (ja) | 半導体装置 | |
| US4297722A (en) | Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island | |
| JP2587805B2 (ja) | 半導体装置 | |
| JP3601462B2 (ja) | 電子部品のパッケージ構造 | |
| JPH0870061A (ja) | 高周波集積回路、及びその製造方法 | |
| JPS63146453A (ja) | 半導体パツケ−ジおよびその製造方法 | |
| JP2577916B2 (ja) | 高周波用半導体装置と該装置用リ−ドフレ−ム | |
| JPS6271301A (ja) | マイクロ波集積回路装置 | |
| JPS62260343A (ja) | 半導体装置 | |
| WO2022065247A1 (ja) | 電子部品モジュール及びその製造方法 | |
| JPH0311923Y2 (ja) | ||
| JPS6236290Y2 (ja) | ||
| JP2689324B2 (ja) | 半導体装置用リードフレーム | |
| JPS58182250A (ja) | 半導体装置 | |
| JP2000133745A (ja) | 半導体装置 | |
| JPS60262434A (ja) | 半導体装置 | |
| JPH07307420A (ja) | 半導体装置 | |
| JPH0314486A (ja) | 電子部品用パッケージ | |
| JPS6236299Y2 (ja) | ||
| JPH039541A (ja) | 半導体装置の製造方法 |