JPH0870061A - 高周波集積回路、及びその製造方法 - Google Patents

高周波集積回路、及びその製造方法

Info

Publication number
JPH0870061A
JPH0870061A JP6204955A JP20495594A JPH0870061A JP H0870061 A JPH0870061 A JP H0870061A JP 6204955 A JP6204955 A JP 6204955A JP 20495594 A JP20495594 A JP 20495594A JP H0870061 A JPH0870061 A JP H0870061A
Authority
JP
Japan
Prior art keywords
integrated circuit
high frequency
minute
substrate
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6204955A
Other languages
English (en)
Inventor
Takayuki Kato
隆幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6204955A priority Critical patent/JPH0870061A/ja
Priority to GB9516654A priority patent/GB2292833B/en
Priority to DE19531975A priority patent/DE19531975A1/de
Publication of JPH0870061A publication Critical patent/JPH0870061A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ポッティングによる樹脂封止を行った際にも
該微小フタ内部の半導体素子，及び信号線路に樹脂が接
触することがなく、集積回路の電気特性の劣化なく半導
体素子を保護することができ、かつ安価な高周波集積回
路を得ることを目的とする。 【構成】 集積回路基板７ａ上に、半導体素子１１を囲
むよう、該集積回路基板７ａに対し垂直な方向に直立す
るよう、かつ一定の高さを有するように微小壁１０を設
け、該微小壁により形成される，上記半導体素子を囲む
空間を密封するように微小フタ１５を設けてなる構造と
した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は高周波集積回路、及び
その製造方法に関し、特に数十ＭＨｚ以上の高周波帯で
動作するマイクロ波帯ＩＣを保護するために微小なフタ
を設けた高周波集積回路、及びその製造方法に関するも
のである。
【０００２】
【従来の技術】図２９は従来のメタルベース型パッケー
ジを示す斜視図であり、図３０は従来のマイクロストリ
ップ型キャリアを示す斜視図である。図２９において、
１はＣｕＷ，コバール等よりなるメタルベース、２は該
メタルベース１上に、銀ろう等によって接着された、平
面４角形状でその中に集積回路基板を収容するための封
止用リング、３は入出力インターフェイス用のアルミ
ナ，ガラス等よりなる下部絶縁体、５は上記下部絶縁体
３上に、ＷあるいはＮｉ膜を形成しその上にＡｕメッキ
をすることにより形成されたインターフェイス用のマイ
クロストリップライン高周波信号線路、４は入出力イン
ターフェース用の下部絶縁体３上部の上記封止用リング
２に、高周波信号線路５との絶縁のために設けられた上
部絶縁体、６は高周波集積回路実装部である。
【０００３】また、図３０において、１は上記と同様に
形成されたメタルベース、３は下部絶縁体３、高周波信
号線路５である。６は下部絶縁体３によって形成された
高周波集積回路実装部である。
【０００４】図３１は従来のメタルベース型パッケージ
に高周波集積回路を実装する状態を示す斜視図である。
次に実装方法について説明する。上記実装部６の下のメ
タルベース１上に、ハンダ付け，導電性樹脂，その他を
用いて高周波集積回路７を接着し、上記高周波集積回路
７を実装した後、ワイヤボンド，リボンボンド，その他
により高周波信号線路５と高周波集積回路７との接続を
行い、さらにその後に、封止用リング２の上部に、はん
だまたはシームシールによりフタ８を固定する。通常フ
タ８には，信号の損失を防止するために，金属もしくは
金属メッキを全面に施した絶縁体を用いることが多い。
【０００５】また、図３２は従来のマイクロストリップ
型キャリアに高周波集積回路を実装する状態を示す斜視
図である。上記と同様の方法によって高周波集積回路７
を実装部６に固定し、高周波信号線路５との接続を行
う。この図３２に示すマイクロストリップ型キャリアに
高周波集積回路７を実装する場合は、構造上フタをする
ことが困難であるため、耐湿性，耐衝撃性等を改善する
ため、実装部６に高周波集積回路７を実装した後、その
上部を覆うように、液体状の樹脂９をポッティングし、
高周波集積回路７を保護することが多い。
【０００６】
【発明が解決しようとする課題】従来のメタルベース型
パッケージは高性能であるが、構造が複雑であり、材料
の加工も難しく量産に向かないため、形状にもよるが、
その単価が4,000 〜10,000円と高価であり、また生産性
が悪い，という問題があった。
【０００７】一方、マイクロストリップ型キャリアは価
格は低いが、ポッティングした樹脂がトランジスタのゲ
ート電極回りに侵入し、誘電率の増大や表面ストレスの
増大を引き起こして、利得が１〜２ｄＢ低下したり、シ
ールド効果も低い等，トランジスタの性能低下を招く，
という問題点があった。
【０００８】そして、特に数１０ＧＨｚのマイクロ波帯
においては、信号の減衰が大きく、例えば９０ＧＨｚの
マイクロ波回路では、伝送線路１ｃｍ当たり０．５ｄＢ
の出力損失が生じるので、伝送線路は短い方が好まし
く、そのためにはパッケージをできるだけ小さく形成し
なければならないという問題があった。
【０００９】また、従来の製造工程において、集積回路
の製造工程とパッケージの形成工程とは、工程の性質が
異なるため、パッケージ形成のために全く新たな設備を
導入しなければならず、製造工程の延長上に同様の工程
としてパッケージの形成工程を行うことができないとい
う問題があった。
【００１０】また従来のパッケージ処理は、素子１つ１
つ順番に行っており、複数の素子をウエハ上で一括して
処理することができないため、作業効率が悪いという問
題があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、素子性能を低下させることがな
いよう、気密実装可能で、かつ作業効率を向上させるこ
とができ、より安価に製造できる高周波集積回路、及び
その製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明（請求項１）に係
る高周波集積回路は、その上面に半導体素子を形成して
なる集積回路基板と、該集積回路基板上の半導体素子の
上部を覆うように形成した微小フタとを備えたものであ
る。
【００１３】本発明（請求項２）は、上記請求項１に記
載の高周波集積回路において、上記集積回路基板と、該
集積回路基板上に、該基板上に形成された半導体素子を
囲むよう、該基板に対し垂直に、かつ一定の高さに設け
られた微小壁とを備え、上記微小フタを、該微小壁上
に、該微小壁により形成される，上記半導体素子を囲む
空間を密封するよう設けたものである。
【００１４】本発明（請求項３）は、上記請求項２に記
載の高周波集積回路において、上記微小壁は絶縁体より
なるものである。
【００１５】本発明（請求項４）は、上記請求項３に記
載の高周波集積回路において、上記集積回路基板を貫通
して該基板の裏面に至る直流信号インターフェース及び
高周波信号インターフェースをさらに備えたものであ
る。
【００１６】本発明（請求項５）は、上記請求項２に記
載の高周波集積回路において、上記微小壁は導電体より
なり、上記集積回路基板を貫通して該基板の裏面に至
る，直流信号インターフェース及び高周波信号インター
フェースを、さらに備えたものである。
【００１７】本発明（請求項６）は、上記請求項２に記
載の高周波集積回路において、上記微小壁は、下部絶縁
体部と、上部導体部とからなり、上記集積回路基板は、
上記上部導体部とは絶縁された直流信号インターフェー
ス及び高周波信号インターフェースを有するものであ
る。
【００１８】本発明（請求項７）は、上記請求項６に記
載の高周波集積回路において、上記集積回路基板を貫通
して該基板の裏面に至る直流信号インターフェース及び
高周波信号インターフェースをさらに備えたものであ
る。
【００１９】本発明（請求項８）は、上記請求項２に記
載の高周波集積回路において、上記微小壁の，上記集積
回路基板の表面側の直流信号インターフェース及び高周
波信号インターフェースと上記微小壁との接触部分を、
絶縁体で形成し、その他の領域の微小壁を、導電体で形
成したものである。
【００２０】本発明（請求項９）は、上記請求項２に記
載の高周波集積回路において、上記微小壁は導電体より
なり、上記集積回路基板は、その，該集積回路基板の表
面側の直流信号インターフェース及び高周波信号インタ
ーフェースと上記微小壁との交差部分をエッチングで堀
り込み、その堀り込んだ部分の上記集積回路基板表面に
上記インターフェース用の線路を形成し、その上部に上
記集積回路基板の表面と同一表面を有するよう絶縁体を
形成したものである。
【００２１】本発明（請求項１０）は、上記請求項１に
記載の高周波集積回路において、上記集積回路基板は、
その半導体素子を含む領域を、他の領域より低く形成し
た凹部を有するものである。
【００２２】本発明（請求項１１）は、上記請求項１０
に記載の高周波集積回路において、上記凹部を有する集
積回路基板と、該集積回路基板上の上記凹部の周りに設
けられ、上記凹部を囲むよう、該基板に対し垂直に、か
つ一定の高さに設けられた微小壁とを備え、上記微小フ
タは該微小壁上に、該微小壁と上記凹部とにより形成さ
れる，上記半導体素子を囲む空間を密封するよう設けた
ものである。
【００２３】本発明（請求項１２）は、上記請求項１１
に記載の高周波集積回路において、上記微小壁は絶縁体
よりなるものである。
【００２４】本発明（請求項１３）は、上記請求項１２
に記載の高周波集積回路において、上記集積回路基板を
貫通して該基板の裏面に至る直流信号インターフェース
及び高周波信号インターフェースをさらに備えたもので
ある。
【００２５】本発明（請求項１４）は、上記請求項１１
に記載の高周波集積回路において、上記微小壁は、下部
絶縁体部と、上部導体部とからなり、上記集積回路基板
は、上記上部導体部とは絶縁された直流信号インターフ
ェース及び高周波信号インターフェースを有するもので
ある。
【００２６】本発明（請求項１５）は、上記請求項１４
に記載の高周波集積回路において、上記集積回路基板を
貫通して該基板の裏面に至る直流信号インターフェース
及び高周波信号インターフェースを、さらに備えたもの
である。
【００２７】本発明（請求項１６）は、上記請求項１１
に記載の高周波集積回路において、上記微小壁の，上記
集積回路基板の表面側の直流信号インターフェース及び
高周波信号インターフェースと上記微小壁との接触部分
を、絶縁体で形成し、その他の領域の微小壁を、導電体
で形成したものである。
【００２８】本発明（請求項１７）は、上記請求項１０
に記載の高周波集積回路において、上記集積回路基板
は、上記凹部の斜面に絶縁体を，該絶縁体の表面が上記
集積回路基板と同一水平面になるように形成し、上記微
小フタは、上記表面側の直流信号インターフェース及び
高周波信号インターフェースに接しないように、かつ上
記凹部により形成される，上記半導体素子を囲む空間を
密閉するよう、上記絶縁体に直接接着したものである。
【００２９】本発明（請求項１８）は、上記請求項１０
に記載の高周波集積回路において、上記集積回路基板を
貫通して該基板の裏面に至る直流信号インターフェース
及び高周波信号インターフェースをさらに備え、上記微
小フタは、上記凹部により形成される，上記半導体素子
を囲む空間を密閉するよう、上記凹部の周りの上記集積
回路基板上に直接接着したものである。
【００３０】本発明（請求項１９）にかかる高周波集積
回路の製造方法は、集積回路基板上に、高周波集積回路
を構成する半導体素子を形成する工程と、上記集積回路
基板上に、少なくともその上部の一部が導体よりなる微
小壁と、この微小壁の開口を塞ぐ，導体よりなる微小フ
タとを一体に形成する工程と、上記一体に形成した微小
壁，及び微小フタの接続部分を、上記微小壁の開口を塞
ぐよう変形して封止する工程とを備えたものである。
【００３１】本発明（請求項２０）にかかる高周波集積
回路の製造方法は、各高周波集積回路を構成する複数の
半導体素子を有する半導体ウエハを準備する工程と、該
ウエハ上に上記半導体素子を囲むよう，該基板に対し垂
直に，かつ一定の高さに設けられた微小壁を形成する工
程と、該微小壁を形成した半導体ウエハ上に、上記各集
積回路基板用の複数のフタ部が一体に形成されたフタ用
基板を接着する工程と、その後、上記ウエハ及びフタ用
基板を各フタ付の集積回路基板に分割する工程とを備え
たものである。
【００３２】本発明（請求項２１）にかかる高周波集積
回路の製造方法は、各高周波集積回路を構成する半導体
素子を形成する部分に凹部を有する半導体ウエハを準備
する工程と、上記各凹部に上記回路を構成する半導体素
子を形成する工程と、上記ウエハ上に上記各集積回路基
板用の複数のフタ部が一体に形成されたフタ用基板を接
着する工程と、その後、上記ウエハ及びフタ用基板を各
フタ付の集積回路基板に分割する工程とを備えたもので
ある。
【００３３】本発明（請求項２２）にかかる高周波集積
回路の製造方法は、各高周波集積回路を構成する半導体
素子を形成する部分に凹部を有する半導体ウエハを準備
する工程と、該ウエハの各凹部に上記回路を構成する半
導体素子を形成する工程と、上記半導体素子が形成され
た該ウエハ上に上記半導体素子を囲むよう，該基板に対
し垂直に，かつ一定の高さに設けられた微小壁を形成す
る工程と、該微小壁を形成した半導体ウエハ上に、上記
各集積回路基板用の複数のフタ部が一体に形成されたフ
タ用基板を接着する工程と、その後、上記ウエハ及びフ
タ用基板を各フタ付の集積回路基板に分割する工程とを
備えたものである。
【００３４】
【作用】この発明（請求項１）に係る高周波集積回路に
おいては、その上面に半導体素子を形成してなる集積回
路基板と、該集積回路基板上の半導体素子の上部を覆う
ように形成した微小フタとを備えたものであるから、上
記集積回路基板自身で上記半導体素子を保護することが
できる。
【００３５】この発明（請求項２）においては、上記請
求項１に記載の高周波集積回路において、上記集積回路
基板上に、上記半導体素子を囲むよう、一定の高さに設
けられた微小壁を備え、上記微小フタを、該微小壁上
に、該微小壁により形成される，上記半導体素子を囲む
空間を密封するよう設けたから、上記集積回路基板自身
で上記半導体素子を気密封止することができる。
【００３６】この発明（請求項３）においては、上記請
求項２に記載の高周波集積回路において、上記微小壁は
絶縁体よりなるから、上記集積回路基板表面に形成され
た線路と上記微小フタとを絶縁することができる。
【００３７】この発明（請求項４）は、上記請求項３に
記載の高周波集積回路において、上記集積回路基板を貫
通して該基板の裏面に至る直流信号インターフェース及
び高周波信号インターフェースをさらに備えたから、イ
ンターフェースを上記集積回路基板の裏面にも設けるこ
とができる。
【００３８】この発明（請求項５）においては、上記請
求項２に記載の高周波集積回路において、上記微小壁は
導電体よりなり、上記集積回路基板を貫通して該基板の
裏面に至る，直流信号インターフェース及び高周波信号
インターフェースを、さらに備えたから、上記微小壁と
上記微小フタとを導電体で形成できる。
【００３９】この発明（請求項６）においては、上記請
求項２に記載の高周波集積回路において、上記微小壁
は、下部絶縁体部と、上部導体部とからなり、上記集積
回路基板は、上記上部導体部とは絶縁された直流信号イ
ンターフェース及び高周波信号インターフェースを有す
るから、微小壁上部を導体で形成でき、かつ上記集積回
路基板表面に形成された線路とは絶縁することができ
る。
【００４０】この発明（請求項７）においては、上記請
求項６に記載の高周波集積回路において、上記集積回路
基板を貫通して該基板の裏面に至る直流信号インターフ
ェース及び高周波信号インターフェースをさらに備えた
から、インターフェースを上記集積回路基板の裏面にも
設けることができる。
【００４１】この発明（請求項８）においては、上記請
求項２に記載の高周波集積回路において、上記微小壁
の，上記集積回路基板の表面側の直流信号インターフェ
ース及び高周波信号インターフェースと該微小壁との接
触部分を、絶縁体で形成し、その他の領域の微小壁を、
導電体で形成したから、微小壁上部を導体で形成でき、
かつ上記集積回路基板表面に形成された線路とは絶縁す
ることができる。
【００４２】この発明（請求項９）においては、上記請
求項２に記載の高周波集積回路において、上記微小壁は
導電体よりなり、上記集積回路基板は、その，該集積回
路基板の表面側の直流信号インターフェース及び高周波
信号インターフェースと上記微小壁との交差部分をエッ
チングで堀り込み、その堀り込んだ部分の上記集積回路
基板表面に上記インターフェース用の線路を形成し、そ
の上部に上記集積回路基板の表面と同一表面を有するよ
う絶縁体を形成したから、微小壁を導体で形成でき、か
つ上記集積回路基板表面に形成された線路とは絶縁する
ことができる。
【００４３】この発明（請求項１０）においては、上記
請求項１に記載の高周波集積回路において、上記集積回
路基板は、その半導体素子を含む領域を、他の領域より
低く形成した凹部を有するから、上記集積回路基板自身
で上記半導体素子を気密封止することができる。
【００４４】この発明（請求項１１）においては、上記
請求項１０に記載の高周波集積回路において、上記凹部
を有する集積回路基板と、該集積回路基板上の上記凹部
の周りを囲むよう、一定の高さに設けられた微小壁とを
備え、上記微小フタを該微小壁上に、該微小壁と上記凹
部とにより形成される，上記半導体素子を囲む空間を密
封するよう設けたから、上記集積回路基板自身で上記半
導体素子を気密封止するための上記微小壁の高さを低く
形成することができる。
【００４５】この発明（請求項１２）においては、上記
請求項１１に記載の高周波集積回路において、上記微小
壁は絶縁体よりなるから、上記集積回路基板表面に形成
された線路と上記微小フタとを絶縁することができる。
【００４６】この発明（請求項１３）においては、上記
請求項１２に記載の高周波集積回路において、上記集積
回路基板を貫通して該基板の裏面に至る直流信号インタ
ーフェース及び高周波信号インターフェースをさらに備
えたから、インターフェースを上記集積回路基板の裏面
にも設けることができる。
【００４７】この発明（請求項１４）においては、上記
請求項１１に記載の高周波集積回路において、上記微小
壁は、下部絶縁体部と、上部導体部とからなり、上記集
積回路基板は、上記上部導体部とは絶縁された直流信号
インターフェース及び高周波信号インターフェースを有
するから、微小壁上部を導体で形成でき、かつ上記集積
回路基板表面に形成された線路とは絶縁することができ
る。
【００４８】この発明（請求項１５）においては、上記
請求項１４に記載の高周波集積回路において、上記集積
回路基板を貫通して該基板の裏面に至る直流信号インタ
ーフェース及び高周波信号インターフェースを、さらに
備えたから、インターフェースを上記集積回路基板の裏
面にも設けることができる。
【００４９】この発明（請求項１６）においては、上記
請求項１１に記載の高周波集積回路において、上記微小
壁の，上記集積回路基板の表面側の直流信号インターフ
ェース及び高周波信号インターフェースと上記微小壁と
の接触部分を、絶縁体で形成し、その他の領域の微小壁
を、導電体で形成したから、微小壁上部を導体で形成で
き、かつ上記集積回路基板表面に形成された線路とは絶
縁することができる。
【００５０】この発明（請求項１７）においては、上記
請求項１０に記載の高周波集積回路において、上記集積
回路基板は、上記凹部の斜面に絶縁体を，該絶縁体の表
面が上記集積回路基板と同一水平面になるように形成
し、上記微小フタは、上記表面側の直流信号インターフ
ェース及び高周波信号インターフェースに接しないよう
に、かつ上記凹部により形成される，上記半導体素子を
囲む空間を密閉するよう、上記絶縁体に直接接着したか
ら、微小壁を必要とせず集積回路基板の高さを低く形成
でき、上記集積回路基板表面に形成された線路と上記微
小フタとを絶縁することができる。
【００５１】この発明（請求項１８）においては、上記
請求項１０に記載の高周波集積回路において、上記集積
回路基板を貫通して該基板の裏面に至る直流信号インタ
ーフェース及び高周波信号インターフェースをさらに備
え、上記微小フタは、上記凹部により形成される，上記
半導体素子を囲む空間を密閉するよう、上記凹部の周り
の上記集積回路基板上に直接接着したから、微小壁を必
要とせず集積回路基板の高さを低く形成できる。
【００５２】この発明（請求項１９）にかかる高周波集
積回路の製造方法においては、集積回路を構成する半導
体素子を形成した集積回路基板上に、少なくともその上
部の一部が導体よりなる微小壁と、この微小壁の開口を
塞ぐ，導体よりなる微小フタとを一体に形成する工程
と、上記一体に形成した微小壁，及び微小フタの接続部
分を変形して封止する工程とを備えたから、構成部品点
数を減らすことができる。
【００５３】この発明（請求項２０）にかかる高周波集
積回路の製造方法においては、各高周波集積回路を構成
する複数の半導体素子を有する半導体ウエハを準備する
工程と、該ウエハ上に上記半導体素子を囲むよう，かつ
一定の高さに設けられた微小壁を形成する工程と、該微
小壁を形成した半導体ウエハ上に、上記各集積回路基板
用の複数のフタ部が一体に形成されたフタ用基板を接着
する工程と、その後、上記ウエハ及びフタ用基板を各フ
タ付の集積回路基板に分割する工程とを備えたから、一
度に複数の集積回路基板のフタを同時に形成することが
できる。
【００５４】この発明（請求項２１）にかかる高周波集
積回路の製造方法においては、各高周波集積回路を構成
する半導体素子を形成する部分に凹部を有する半導体ウ
エハに上記半導体素子を形成する工程と、該ウエハ上に
上記各集積回路基板用の複数のフタ部が一体に形成され
たフタ用基板を接着する工程と、その後、上記ウエハ及
びフタ用基板を各フタ付の集積回路基板に分割する工程
とを備えたから、微小壁の形成を必要とせず、かつ複数
の集積回路基板のフタを同時に形成することができる。
【００５５】この発明（請求項２２）にかかる高周波集
積回路の製造方法においては、各高周波集積回路を構成
する半導体素子を形成する部分に凹部を有する半導体ウ
エハに上記半導体素子を形成する工程と、該ウエハ上に
上記半導体素子を囲むよう，一定の高さに設けられた微
小壁を形成する工程と、該ウエハ上に、上記各集積回路
基板用の複数のフタ部が一体に形成されたフタ用基板を
接着する工程と、その後、上記ウエハ及びフタ用基板を
各フタ付の集積回路基板に分割する工程とを備えたか
ら、複数の集積回路基板のフタを同時に形成することが
できる。
【００５６】
【実施例】
実施例１．図１は本発明の第１の実施例による高周波集
積回路を示す斜視図である。図において、図２９ないし
図３２と同一符号は同一または相当する部分を示してい
る。７は厚さ０．１ないし０．４ｍｍで、０．５ｍｍ角
程度の大きさを持つ該集積回路の集積回路基板、１０は
該集積回路基板７上に設けられ、該集積回路基板７の表
面に対し垂直な方向に直立するよう、かつ一定の高さを
有するよう設けられた微小壁であり、これは平面４角形
状の矩形枠形状を有するものである。１１は該微小壁１
０で囲まれるよう，上記集積回路基板７上に配置された
トランジスタ、１２は上記微小壁１０の外側の，上記集
積回路基板７上に配置された高周波信号入出力パッド、
１３は同じく上記微小壁１０の外側の，上記集積回路基
板７上に配置された直流信号入出力パッド、１４は上記
集積回路基板７の裏面接地金属である。
【００５７】以下に、本実施例１の高周波集積回路につ
いて説明する。本実施例１では、微小壁１０が、集積回
路を構成する回路素子であるトランジスタ１１を囲むよ
うな形で、一定の高さを有するように形成されている。
【００５８】このような壁を形成する先行技術として、
特開平５−２８３５５１に、樹脂を用いて壁を形成する
例が示されている。この先行技術のように、樹脂を用い
る例は、チップサイズが比較的大きいものには有益であ
るが、ここで用いる高周波回路で使用する微小なサイズ
のチップでは、樹脂により壁の厚みを１０〜２０μｍ程
度に薄く形成することが難しく、またその強度も劣るこ
とになる。そこで、以下のような工程により上記微小壁
１０を形成する。
【００５９】先ず、微小壁１０を絶縁体により構成する
場合は、上記微小壁をＣＶＤ法でＳｉＯ2 、ＳｉＮを成
長させエッチングにより形成するか、または感光性ポリ
イミドを塗布し写真製版により形成する。この際、微小
壁１０の高さは数１０〜１００μｍ、厚さは１０〜２０
μｍに形成する。
【００６０】また、導電体により構成する場合は、微小
壁の材料に導電体であるＡｌ、Ａｕ、Ｗ、Ｔｉ、Ｎｂ等
を用い、蒸着後にエッチングして形成するか、リフトオ
フにより形成することもできる。なお、この場合には、
回路がショートしないように後述する実施例２ないし５
に示した方法により短絡を防ぐ工夫をするとよい。
【００６１】次に、図２は本発明の上記図１の高周波集
積回路を、上述の図３０に示したようなチップキャリア
に実装する状態を示す斜視図である。図２において、１
５はこれと上記微小壁１０とにより形成される，上記ト
ランジスタ１１を囲む空間を密封するよう設けられた微
小フタ、３は入出力インターフェース用下部絶縁体、６
は該入出力インターフェース用下部絶縁体３に設けられ
た凹部よりなる高周波集積回路実装部、５は上記入出力
インターフェース用下部絶縁体３上に設けられた高周波
信号線路、１６は同じく該入出力インターフェース用下
部絶縁体３上に設けられた直流信号線路である。
【００６２】次に実装方法について説明する。ハンダ，
導電性樹脂，等（図示せず）を用いて、集積回路基板７
を入出力インターフェース用下部絶縁体３の実装部６内
に固定する。この場合、実装部６の底面にメタルベース
１が露出している場合は上述のように、露出していない
場合は、図４の１９ｂに示したようなバイアホールを設
け裏面接地金属１４と該バイアホール１９ｂが接続する
ように接着する。その後、微小フタ１５を微小壁１０の
上部に固定する。この固定方法としては、ハンダ付け，
熱圧着，超音波圧着，溶接（シームシールを含む）等の
方法が可能である。ここで、集積回路基板７の入出力イ
ンターフェース用下部絶縁体３への固定と、微小フタ１
５の微小壁１０の上部への固定とは、どちらを先に行っ
てもよい。
【００６３】図３は本発明の実施例１において、樹脂を
ポッティングした状態を示す斜視図であり、図４は図３
の断面図である。図において、１７はボンディングワイ
ヤ、１８はポッティング用樹脂である。
【００６４】上述のように集積回路基板７と微小フタ１
５とを固定した後、高周波信号線路５と高周波信号入出
力パッド１２とを，また直流信号線路１６と直流信号入
出力パッド１３とを、ボンディングワイヤ１７を用いた
ワイヤボンド，リボンボンド，ＴＡＢボンド，その他の
方法を用いて接続する。さらに、全体の保護のため、ポ
ッティング樹脂１８をポッティングしてこれを硬化させ
る。ここで，微小フタ１５のみでも一定の耐環境能力を
得ることができるため、場合によっては樹脂１８のポッ
ティングは行う必要はない。
【００６５】図４は、図３に示した上記高周波集積回路
の断面図を示す。このように、微小フタ１５の存在によ
り、ポッティング樹脂１８がトランジスタ１１に接触し
ないため、該半導体素子の素子性能の低下を生ずること
がない。ここで図中１９ａで示したバイアホールはトラ
ンジスタ１１をバイアホールにより接地することが必要
な場合に設けることができ、省略することもできる。
【００６６】このように本実施例１による高周波集積回
路においては、その半導体素子１１の周りに一定の高さ
の微小壁１０を形成し、微小フタ１５をするようにした
ため、該高周波集積回路基板自身で気密封止を行うこと
が可能であり、外部に高価なパッケージを設けることを
必要としない。また樹脂１８をポッティングした際に
も、トランジスタ１１部と樹脂１８とが直接接触するこ
とがないため、該半導体素子の性能の低下を招くという
ことがない，という効果が得られる。
【００６７】実施例２．図５は本発明の第２の実施例に
よる高周波集積回路を示す斜視図である。図において、
図１〜図４と同一符号は同一又は相当部分を示す。１９
ｃは上記集積回路基板７に設けられたバイアホールであ
る。１９ｄは半導体素子であるトランジスタ１１に接地
が必要なときに設けるバイアホールで、これは省略する
こともできる。
【００６８】上記実施例１で集積回路基板７の表面側に
形成されていた、高周波信号入出力パッド１２，直流信
号入出力パッド１３が、本実施例２では、バイアホール
１９ｃを用いて、これらに対応する高周波信号インター
フェース，及び直流信号インターフェースを基板裏面側
に形成している。即ち、該バイアホール１９ｃの基板裏
面側の露出面を、高周波信号入出力インターフェース１
２ｂ，直流信号入出力インターフェース１３ｂとするよ
うにして構成している。
【００６９】ここで図６に図５に示した集積回路基板７
を下から見た下面図を示す。集積回路基板７に反応性イ
オンエッチングなどによりバイアホールを形成し、高周
波用信号入出力インターフェース１２ｂ、直流信号入出
力インターフェース１３ｂを集積回路基板７の裏面に設
け、集積回路基板７の裏面全面に裏面設置金属を蒸着等
により形成し図６に示した領域が残るようにエッチング
する。微小壁１０の形成工程は、上記実施例１で示した
ように行うことができ、この実施例２の場合、微小壁１
０は導電体で形成することができる。
【００７０】図７は本実施例２の上記図５の状態のもの
を、上述のチップキャリアに実装する状態を示す斜視図
である。本実施例２のように裏面にインターフェースを
有する集積回路基板の場合、実装部６ａの表面が、高周
波信号線路５、及び直流信号線路１６と同様に形成さ
れ、バイアホール１９ｂ（図９）によって実装部６ａの
表面とメタルベース１とが接続されたマイクロストリッ
プ型キャリアを用いる。集積回路基板７を入出力インタ
ーフェース用下部絶縁体３の実装部６ａ上にはんだ、導
電性接着剤等を用い，裏面接地金属１４と高周波信号線
路５、または裏面接地電極１４と直流信号線路１６とが
短絡しないように固定し、微小フタ１５を微小壁１０の
上部に実施例１と同様の方法を用いて固定する。このと
き、バイアホール１９ｃの下方の露出面の、高周波信号
入出力インターフェース１２ｂ，直流信号入出力インタ
ーフェース１３ｂが、高周波信号線路５，直流信号線路
１６と直接接触するため、実施例１におけるボンディン
グワイヤ１７等を設けることは不要である。また、高周
波集積回路７側面の、上記高周波信号線路５、及び直流
信号線路１６と接する部分以外に金メッキ（図示せず）
を施すことによって、よりシールド効果を高めることが
できる。
【００７１】図８は本実施例２の図７の実装の後、樹脂
ポッティングを施した状態を示す斜視図であり、図９は
同じ状態を示す断面図である。これらの図に示されるよ
うに、さらに全体の保護のため、樹脂１８をポッティン
グして硬化させている。
【００７２】このように本実施例２による高周波集積回
路においては、上記実施例１と同様、微小壁１０を設け
たことにより該高周波集積回路基板自身で気密封止を行
うことができ、外部の高価なパッケージを必要としな
い，また樹脂のポッティングによっても半導体素子と樹
脂とが直接接触することがなく、半導体素子の性能の低
下を招くということがない。さらに、本実施例２では、
上記実施例１で高周波信号，直流信号の入出力パッドが
基板表面側にあったのに対し、バイアホール１９を用い
て、高周波信号，直流信号のインターフェースを、基板
裏面側でとるようにしたので、高周波信号，直流信号の
接続を、ワイヤボンド，リボンボンド，ＴＡＢボンド，
その他の方法を用いて行う必要がなく、装置をより容易
に構成できる効果が得られるものである。またこのよう
にバイアホールで接続する場合、最後にポッティングに
より封止した場合にも、樹脂によってワイヤが封止され
その高周波集積回路の電気特性が変わるというような弊
害が生じない。
【００７３】実施例３．図１０は本発明の実施例３によ
る高周波集積回路を示す斜視図である。図において、図
１、図２と同一符号は同一又は相当部分を示す。図にお
いて、２１は集積回路基板７上に配置され、平面４角形
状の矩形枠形状で、その中にトランジスタ１１を収容す
るための微小壁１０の下部を構成する、微小壁下部絶縁
体部、２０は上記微小壁１０の上部を構成する微小壁上
部導体部である。
【００７４】本実施例３では、上記実施例１で述べた，
絶縁体により微小壁を形成する場合と同様に、微小壁１
０の下部を、ポリイミド，ＳｉＮ，ＳｉＯ等の物質で、
微小壁下部絶縁体部２１を形成し、その上にスパッタ，
蒸着その他の方法で、導電性の微小壁上部導体部２０を
形成したものである。これにより、上記実施例１では、
導電体よりなる微小壁１０を集積回路基板７上に形成す
る場合には、集積回路基板７上に設けた高周波信号入出
力パッド１２と直流信号入出力パッド１３とのそれぞれ
が、該微小壁１０を介して短絡してしまう場合があった
が、本実施例３では、それぞれの入出力パッドが微小壁
下部絶縁体部２１によって絶縁されるので、短絡してし
まうということがなくなる。
【００７５】図１１は本発明の上記実施例３の実装状態
を示す断面図である。また、図１２(a) (b) に示すよう
に、微小壁上部導体部２０によりそのトランジスタ１１
を囲む空間を電気的にシールドするために、該微小壁上
部導体部２０と集積回路基板７とでグランドの共通化を
図りたい場合には、微小壁下部絶縁体部２１にバイアホ
ール１９ｅを設け、その下の集積回路基板７中にも同じ
位置にバイアホール１９ｆを設けるか（図１２(a) ）、
バイアホール１９ｂの接する基板表面に配線電極を設
け、その配線電極と接続された別の位置に設けられた他
のバイアホール１９ｇを介して接続してもよい。（図１
２(b) ）このようにすることによって、グランドの共通
化を実現することが可能となる。
【００７６】このような図１２(a) 、(b) に示した構成
においては、図１２(a) (b) に示すように、バイアホー
ル１９ｅ間の間隔と、微小壁絶縁体部２１の高さとを最
適化することにより、高周波信号の入出力部の特性イン
ピーダンスの調整を行うことが可能である。また、バイ
アホール１９ｅの代わりに、微小壁絶縁体部２１の側面
及び上面にメッキ等を施し、図１２(b) に示したような
配線電極を介してグランドの共通化を図ることも可能で
あり、バイアホール１９ｅと同様の効果を得ることがで
きる。
【００７７】また微小フタ１５を接着する際の変形例１
として、微小壁下部絶縁体部２１の，線路に接する部分
を除く部分にメッキ等を施し、その上に直接微小フタ１
５を設けることもできる。このように微小壁１０を形成
する場合は、上記微小壁上部導体部２０を設けなくても
よい。また変形例２として、微小フタ１５をドーム状に
形成することによっても上記微小壁上部導体部２０を省
略することができる。
【００７８】また本実施例３は、別の目的で一つ以上の
インターフェースを基板の裏面から取りたい場合は、上
記実施例２で示したバイアホールを有する構成と併用す
ることもできる。
【００７９】このように、本実施例３による高周波集積
回路においては、微小壁を微小壁下部絶縁体部２１と微
小壁上部導体部２０により形成したので、基板の表面側
に高周波信号，直流信号の入出力パッドを有する集積回
路基板７を用いても上記微小壁によって信号の線路が短
絡することなく該高周波集積回路基板自身で気密封止を
行うことができ、外部の高価なパッケージを必要としな
い，また樹脂のポッティングによっても半導体素子と樹
脂とが直接接触することがなく、半導体素子の性能の低
下を招くということがない。
【００８０】実施例４．図１３は本発明の第４の実施例
による高周波集積回路を示す斜視図である。図１３にお
いて、図１０と同一部分は同一または相当する部分を示
す。２２は微小壁下部導体部である。本実施例４におい
ては、高周波信号、直流信号入出力用の線路に接する領
域の微小壁を、絶縁体の材料で形成したものである。
【００８１】以下に製造工程について説明する。上記集
積回路素子であるトランジスタ１１を囲む領域に実施例
１で述べた、導電体により微小壁を形成する場合と同様
の工程で微小壁下部導体部２２を形成する。この微小壁
下部導体部２２を形成した後、その微小壁下部導体部２
２と線路が重なる部分である２２ａ部分をエッチング等
により除去し、そこに微小壁下部絶縁体部２１をＣＶＤ
法でＳｉＯ2 、ＳｉＮを成長させエッチングにより形成
するか、または感光性ポリイミドを塗布し写真製版によ
り形成し埋め込み形成し、その後に、微小壁上部導体部
２０を形成する。これにより、シールド性が高く、高い
周波数まで低損失である高周波集積回路を得ることがで
きる。
【００８２】なお、本実施例４においても、実装法等に
よっては、上記実施例３の変形例１、２で示したよう
に、微小壁上部導体部２０はこれを設けなくてもよい。
【００８３】このような本実施例４による高周波集積回
路においては、微小壁下部導体部２２を形成した後、そ
の微小壁下部導体部２２と高周波信号入出力パッド１２
あるいは直流信号入出力パッド１３が接する部分（２２
ａ）をエッチングし、そこに微小壁下部絶縁体部２１を
埋め込んだ後に、その上に微小壁上部導体部２０を形成
してたので、シールド性が高く、高い周波数まで低損失
である高周波集積回路を得ることができ、上記実施例３
と同様の効果を得ることができる。
【００８４】実施例５．図１４は本発明の実施例５によ
る高周波集積回路を示す斜視図であり、図１５は本実施
例５による高周波集積回路の入出力パッド部の縦断面図
である。図１４，図１５に示す実施例５は、実施例４で
微小壁下部絶縁体部２１を形成せず、集積回路基板７の
一部をエッチングして凹部２４を形成し、この凹部２４
の集積回路基板７の表面に高周波信号入出力パッド、あ
るいは直流信号入出力パッドにつながる線路を形成し、
その上部に絶縁体を埋め込み絶縁体部２３を形成する。
絶縁体部２３の表面はエッチバックをかけ、集積回路基
板７の表面と同一平面になるように形成する。また、こ
のとき信号線路の材料であるＡｕのウエットエッチャン
トは王水系の溶液、ＧａＡｓのウエットエッチャントは
Ｈ2 ＳＯ4 かＨ3 ＰＯ4 を用いる。その上に微小壁を
構成する微小壁上部導体部２０を形成するようにしたも
のである。
【００８５】このような本実施例５による高周波集積回
路においては、集積回路基板７の一部をエッチングして
凹部２４を有する集積回路基板７を形成し、ここに絶縁
体部２３を埋め込んだ後に、その上に微小壁の上部導体
部２０を形成している。これにより、上記実施例３、４
と同様の効果を得ることができ、よりシールド性が高
く、高い周波数まで低損失である高周波集積回路を得る
ことができる。
【００８６】実施例６．図１６は本発明第６の実施例に
よる高周波集積回路を示す斜視図であり、図１７はその
断面図である。図において、図１、図２と同一符号は同
一または相当する部分を示す。図において、７ａは集積
回路素子であるトランジスタ１１を含む領域をあらかじ
め凹ませて形成した集積回路基板である。図１７に示し
たバイアホール１９ｈは、トランジスタ１１に接地が必
要な時に裏面接地金属とトランジスタ１１とを接続する
ものであり、必要のない場合は省略できる。本実施例６
では、あらかじめ凹部を有する集積回路基板７ａを使用
する。本実施例６では、集積回路基板７ａの表面側に線
路を有するものについて説明する。
【００８７】集積回路基板７ａを作成する段階で、あら
かじめ所望の位置に上記凹部を有する基板を用いる。こ
の凹部は、ウエットエッチなどにより、インターフェー
ス用の線路を設ける部分をテーパ状に作成されている。
このような基板を用い、以降は、実施例１と同様に集積
回路基板７ａ上に、微小壁１０をこの凹部の周りに形成
するが、ここで用いる微小壁１０の材料は、実施例１で
示した絶縁体の微小壁１０と同様とする。またここでの
微小壁１０の高さは、線路のインピーダンス特性を考慮
に入れた上で、可能な限り低くすることができる。
【００８８】またこの微小壁１０は上記凹部の周りに次
の様に形成してもよく、以下に変形例１、２として微小
壁１０を変化させたものについて説明する。
【００８９】変形例１ ここでは変形例１として、微小壁１０の形態を、上記実
施例３で示したように、微小壁上部導体部２０と微小壁
下部絶縁体部２１との２層構造としたものとする。
【００９０】変形例２ ここでは変形例２として、微小壁１０の形態を、上記実
施例４で示したように、上記変形例１の微小壁絶縁体部
２１の一部を微小壁下部導体部としたものとする。ここ
で上記実施例３で述べた、グランド共通化、または変形
例として述べた微小壁上部導体部２０を省略すること
も、同様に可能である。
【００９１】また、変形例３として、本実施例６におい
て、上記凹部の周りに設けた上記微小壁１０の代わり
に、図１８の断面図に絶縁体１０ａで示した、上記凹部
中の端部に絶縁体を形成し、この絶縁体上に微小フタ１
５を形成することもできる。
【００９２】さらに、上記実施例６またはその変形例１
ないし３では、上記実施例２に示したバイアホールを設
け、インターフェースを集積回路基板７ａの裏面に形成
してもよい。
【００９３】このように本実施例６による高周波集積回
路において、あらかじめ凹部を有した集積回路基板７ａ
を用い、絶縁体を介して微小フタ１５を形成するので、
該高周波集積回路基板自身で気密封止を行うことが可能
であり、外部に高価なパッケージを設けることを必要と
しない。また樹脂１８をポッティングした際にも、トラ
ンジスタ１１部と樹脂１８とが直接接触することがない
ため、該半導体素子の性能の低下を招くということがな
い。また、微小壁１０を低く形成することができ、壁の
強度を上げることができる。さらに、バイアホール１９
により集積回路基板７を貫通し裏面に至るインターフェ
ースを設けたので線路の取り出し位置を変える事ができ
る。
【００９４】実施例７．図１９は本発明の第７の実施例
による高周波集積回路を示す斜視図であり、図２０はそ
の断面図である。図において、図１６と同一符号は同一
または相当する部分を示し、１９ｃ、１９ｉは集積回路
基板７ａを貫通し裏面にインターフェースをとるための
バイアホール、である。このバイアホール１９ｉは、ト
ランジスタ１１に接地が必要な時に裏面接地金属をトラ
ンジスタ１１とを接続するものであり、必要のない場合
は省略できる。
【００９５】本実施例７では、あらかじめ凹部を有する
半導体基板７ａを使用する。ここでは、半導体基板７ａ
を貫通して該基板の裏面に至る，直流信号インターフェ
ース、及び高周波信号インターフェースを有する半導体
基板を用いた例について説明する。また本実施例のよう
に基板７ａの表面側に線路を形成する必要のないとき
は、凹部の斜面はテーパ状に形成しなくても良い。
【００９６】上記実施例６と同様に、あらかじめ所望の
位置に上記凹部を有する基板を用い、集積回路基板７ａ
を作成する。本実施例７では、基板を貫通して該基板の
裏面に至るバイアホール１９ｃを、上記実施例２と同様
に反応性イオンエッチングなどにより形成し、裏面接地
金属１４、及び裏面のインターフェース１２ｂも実施例
２と同様に形成する。上記実施例６では、絶縁体よりな
る微小壁１０を設けたが、本実施例７ではこのような集
積回路基板７ａを形成した後、該集積回路基板７ａの表
面に直接上記微小フタ１５を形成する。
【００９７】このように本実施例７による高周波集積回
路において、所望の位置に凹部を有する集積回路基板７
ａを用い、基盤の裏面に、該基板を貫通し表面側から裏
面に至るバイアホール１９ｃを介してインターフェース
が設けられているので、上記実施例６と同様の効果が得
られ、かつ、上記各実施例のように微小壁を設ける必要
がなくなり、該集積回路基板に直接微小フタ１５を取り
つけることができる。
【００９８】実施例８．図２１は本発明の第８の実施例
による高周波集積回路を示す斜視図であり、図２２は本
実施例８の封止時の状態を示す断面図である。本実施例
８は、上記実施例２ないし６において、微小壁と微小フ
タとを一体成形していることを特徴としている。図にお
いて、微小壁１０と微小フタ１５とをあわせてフタ１５
ａを形成している。
【００９９】以下に本実施例８の製造工程について説明
する。本実施例８は、上記各実施例において、導電体よ
りなる微小壁１０または微小壁上部導体部２０を形成す
る際に、リフトオフ法等により微小フタ部分も同時に作
成し、フタ１５ａを図２１に示す形状に形成する。この
状態で、微小壁１０の内部の目視検査を施した後に、上
記微小フタ１５を変形させて、はんだ、シームシール等
により気密封止している。
【０１００】このように、本実施例８による高周波集積
回路においては、微小壁１０と微小フタ１５とを一体に
形成して１５ａとしており、集積回路内部の，即ち微小
壁１０の内部の目視検査を行った後に、微小フタ１５を
変形させて、即ちフタをして、気密封止するようにして
いるので、フタ１５を別途用意する必要がなく、微小な
フタを正確な位置に配置する作業が、より容易な工程で
行えるという効果が得られる。
【０１０１】実施例９．図２３は本発明の第９の実施例
による高周波集積回路の製造方法を示す斜視図である。
本実施例９は、集積回路基板７に分割する以前の半導体
ウエハ２５の状態で、該半導体ウエハ２５をフタ用基板
２６と一体化することを特徴としている。
【０１０２】図２３において、２５は半導体ウエハであ
り、該半導体ウエハ２５の表面上には多くの集積回路基
板７または７ａよりなる半導体チップが配列形成されて
いる。また、これは複数の半導体チップを有する半導体
ウエハ２５に代えて，それに類するチップ集団として，
一度分割形成されたものを再度配列し、一枚の板状にし
たものを用いてもよい。２６はフタ用基板であり、この
フタ用基板２６は、導電体で構成しても、絶縁体で構成
してもよい。
【０１０３】図２４は本実施例９の、半導体ウエハ２５
とフタ用基板２６とが一体化された状態を示す断面図で
ある。この状態からダイシング，エッチカット，その他
の方法で、半導体チップ毎に分割する。
【０１０４】図２５は本実施例９の、ウエハ状態で形成
されたものを、個々の個別集積回路基板７または７ａ毎
に分割した状態を示す断面図である。
【０１０５】また、この実施例９の製造方法の変形例と
して、入出力ビームリード２８等を同時にパターニング
することも可能である。この場合、図２６に示すよう
に、高周波信号入出力パッド１２、直流信号入出力パッ
ド１３上に微小壁１０と同じ高さのポスト２７を設け、
上記フタ用基板２６を導電性の材料で作成したものを、
ハンダ付け，熱圧着，超音波圧着，溶接（シームシール
を含む）等の方法により接着し、その後図２７に示した
ようなマスクパターンを用いてエッチカットを行い、フ
タ用基板の厚み分がエッチングされたところでエッチン
グを止める。その後ダイシングにより基板を分割しフタ
を有する集積回路基板７または７ａを得る。このように
形成された集積回路基板７または７ａは、フタと同じ高
さに入出力ビームリード２８を形成でき、信号は図２８
の断面図に矢印で示した点線に沿って流れる。
【０１０６】このように本実施例９の構造においては、
個々の集積回路基板７または７ａに分割する以前の半導
体ウエハ２５の状態で、該半導体ウエハ２５をフタ用基
板２６と一体化するようにしたので、複数の微小フタ１
５の取り付けを一度に行うことがてきる。またマスクパ
ターンを用いて、エッチカットを行うことにより、入出
力ビームリード２８を同時に形成することもできる。
【０１０７】なお、上記実施例１〜９では、１つの個別
集積回路基板７または７ａ内に１組の微小壁１０を有す
るものについて説明したが、この微小壁は各個別半導体
基板７または７ａ内に微小壁を複数組を有するものとし
てもよく、形状も平面４角形状の矩形枠形状に限定され
るものではない。
【０１０８】
【発明の効果】この発明（請求項１）に係る高周波集積
回路によれば、その上面に半導体素子を形成してなる集
積回路基板と、該集積回路基板上の半導体素子の上部を
覆うように形成した微小フタとを備えたから、上記集積
回路基板自身で上記半導体素子を保護することができ、
他に高価なパッケージを設けなくて済む効果が得られ
る。
【０１０９】この発明（請求項２）によれば、上記請求
項１に記載の高周波集積回路において、上記集積回路基
板上に、上記半導体素子を囲むよう、一定の高さに設け
られた微小壁を備え、上記微小フタを、該微小壁上に、
該微小壁により形成される，上記半導体素子を囲む空間
を密封するよう設けたから、上記集積回路基板自身で上
記半導体素子を気密封止することができ、他に高価なパ
ッケージを設けなくて済む効果が得られる。また、樹脂
をポッティングした際も、上記半導体素子と樹脂とが直
接接触しないため、上記半導体素子の性能低下を防止で
きる効果が得られる。
【０１１０】この発明（請求項３）によれば、上記請求
項２に記載の高周波集積回路において、上記微小壁は絶
縁体よりなるから、上記集積回路基板表面に形成された
線路と上記微小フタとを絶縁することができ、上記線路
の短絡を防止できる効果が得られる。
【０１１１】この発明（請求項４）は、上記請求項３に
記載の高周波集積回路において、上記集積回路基板を貫
通して該基板の裏面に至る直流信号インターフェース及
び高周波信号インターフェースをさらに備えたから、イ
ンターフェースを上記集積回路基板の裏面にも設けるこ
とができ、より自由な配線設計をすることができる。
【０１１２】この発明（請求項５）によれば、上記請求
項２に記載の高周波集積回路において、上記微小壁は導
電体よりなり、上記集積回路基板を貫通して該基板の裏
面に至る，直流信号インターフェース及び高周波信号イ
ンターフェースを、さらに備えたから、上記微小壁と上
記微小フタとを導電体で形成でき、よりシールド効果の
高いパッケージを得ることができる効果がある。
【０１１３】この発明（請求項６）によれば、上記請求
項２に記載の高周波集積回路において、上記微小壁は、
下部絶縁体部と、上部導体部とからなり、上記集積回路
基板は、上記上部導体部とは絶縁された直流信号インタ
ーフェース及び高周波信号インターフェースを有するか
ら、微小壁上部を導体で形成でき、かつ上記集積回路基
板表面に形成された線路とは絶縁することができ、シー
ルド効果の高いパッケージを得ることができる効果があ
る。
【０１１４】この発明（請求項７）によれば、上記請求
項６に記載の高周波集積回路において、上記集積回路基
板を貫通して該基板の裏面に至る直流信号インターフェ
ース及び高周波信号インターフェースをさらに備えたか
ら、インターフェースを上記集積回路基板の裏面にも設
けることができ、より自由な配線設計をすることができ
る。
【０１１５】この発明（請求項８）によれば、上記請求
項２に記載の高周波集積回路において、上記微小壁の，
上記集積回路基板の表面側の直流信号インターフェース
及び高周波信号インターフェースと上記微小壁との接触
部分を、絶縁体で形成し、その他の領域の微小壁を、導
電体で形成したから、微小壁上部を導体で形成でき、か
つ上記集積回路基板表面に形成された線路とは絶縁する
ことができ、よりシールド効果の高いパッケージを得る
ことができる効果がある。
【０１１６】この発明（請求項９）によれば、上記請求
項２に記載の高周波集積回路において、上記微小壁は導
電体よりなり、上記集積回路基板は、その，該集積回路
基板の表面側の直流信号インターフェース及び高周波信
号インターフェースと上記微小壁との交差部分をエッチ
ングで堀り込み、その堀り込んだ部分の上記集積回路基
板表面に上記インターフェース用の線路を形成し、その
上部に上記集積回路基板の表面と同一表面を有するよう
絶縁体を形成したから、微小壁を導体で形成でき、かつ
上記集積回路基板表面に形成された線路とは絶縁するこ
とができ、よりシールド効果の高いパッケージを得るこ
とができる効果がある。
【０１１７】この発明（請求項１０）によれば、上記請
求項１に記載の高周波集積回路において、上記集積回路
基板は、その半導体素子を含む領域を、他の領域より低
く形成した凹部を有するから、上記集積回路基板自身で
上記半導体素子を気密封止することができ、他に高価な
パッケージを設けなくて済む効果が得られる。また、樹
脂をポッティングした際も、上記半導体素子と樹脂とが
直接接触しないため、上記半導体素子の性能低下を防止
できる効果が得られる。
【０１１８】この発明（請求項１１）によれば、上記請
求項１０に記載の高周波集積回路において、上記凹部を
有する集積回路基板と、該集積回路基板上の上記凹部の
周りを囲むよう、一定の高さに設けられた微小壁とを備
え、上記微小フタを該微小壁上に、該微小壁と上記凹部
とにより形成される，上記半導体素子を囲む空間を密封
するよう設けたから、上記集積回路基板自身で上記半導
体素子を気密封止するための上記微小壁の高さを低く形
成することができる効果がある。
【０１１９】この発明（請求項１２）によれば、上記請
求項１１に記載の高周波集積回路において、上記微小壁
は絶縁体よりなるから、上記集積回路基板表面に形成さ
れた線路と上記微小フタとを絶縁することができ、上記
線路の短絡を防止できる効果が得られる。
【０１２０】この発明（請求項１３）によれば、上記請
求項１２に記載の高周波集積回路において、上記集積回
路基板を貫通して該基板の裏面に至る直流信号インター
フェース及び高周波信号インターフェースを、さらに備
えたから、インターフェースを上記集積回路基板の裏面
にも設けることができ、より自由な配線設計をすること
ができる。
【０１２１】この発明（請求項１４）によれば、上記請
求項１１に記載の高周波集積回路において、上記微小壁
は、下部絶縁体部と上部導体部とからなり、上記集積回
路基板は、上記上部導体部とは絶縁された直流信号イン
ターフェース及び高周波信号インターフェースを有する
から、微小壁上部を導体で形成でき、かつ上記集積回路
基板表面に形成された線路とは絶縁することができるよ
うになり、シールド効果の高いパッケージを得ることが
できる効果がある。
【０１２２】この発明（請求項１５）によれば、上記請
求項１４に記載の高周波集積回路において、上記集積回
路基板を貫通して該基板の裏面に至る直流信号インター
フェース及び高周波信号インターフェースをさらに備え
たから、インターフェースを上記集積回路基板の裏面に
も設けることができ、より自由な配線設計をすることが
できる。
【０１２３】この発明（請求項１６）によれば、上記請
求項１１に記載の高周波集積回路において、上記微小壁
の上記集積回路基板の表面側の直流信号インターフェー
ス及び高周波信号インターフェースと上記微小壁との接
触部分を、絶縁体で形成し、その他の領域の微小壁を、
導電体で形成したから、微小壁上部を導体で形成でき、
かつ上記集積回路基板表面に形成された線路とは絶縁す
ることができ、よりシールド効果の高いパッケージを得
ることができる効果がある。
【０１２４】この発明（請求項１７）によれば、上記請
求項１０に記載の高周波集積回路において、上記集積回
路基板は、上記凹部の斜面に絶縁体を，該絶縁体の表面
が上記集積回路基板と同一水平面になるように形成し、
上記微小フタは、上記表面側の直流信号インターフェー
ス及び高周波信号インターフェースに接しないように、
かつ上記凹部により形成される，上記半導体素子を囲む
空間を密閉するよう、上記絶縁体に直接接着したから、
微小壁を必要とせず集積回路基板の高さを低く形成で
き、上記集積回路基板表面に形成された線路と上記微小
フタとを絶縁することができ、上記線路の短絡を防止
し、より薄く形成された集積回路基板を得ることができ
る効果がある。
【０１２５】この発明（請求項１８）によれば、上記請
求項１０に記載の高周波集積回路において、上記集積回
路基板を貫通して該基板の裏面に至る直流信号インター
フェース及び高周波信号インターフェースをさらに備
え、上記微小フタは、上記凹部により形成される，上記
半導体素子を囲む空間を密閉するよう、上記凹部の周り
の上記集積回路基板上に直接接着したから、微小壁を必
要とせず集積回路基板の高さを低く形成できる。
【０１２６】この発明（請求項１９）にかかる高周波集
積回路の製造方法によれば、集積回路を構成する半導体
素子を形成した集積回路基板上に、少なくともその上部
の一部が導体よりなる微小壁と、この微小壁の開口を塞
ぐ，導体よりなる微小フタとを一体に形成する工程と、
上記一体に形成した微小壁，及び微小フタの接続部分を
変形して封止する工程とを備えたから、構成部品点数を
減らすことができ、微小フタの形成工程を簡略化するこ
とができる効果がある。
【０１２７】この発明（請求項２０）にかかる高周波集
積回路の製造方法によれば、各高周波集積回路を構成す
る複数の半導体素子を有する半導体ウエハを準備する工
程と、該ウエハ上に上記半導体素子を囲むよう，かつ一
定の高さに設けられた微小壁を形成する工程と、該微小
壁を形成した半導体ウエハ上に、上記各集積回路基板用
の複数のフタ部が一体に形成されたフタ用基板を接着す
る工程と、その後、上記ウエハ及びフタ用基板を各フタ
付の集積回路基板に分割する工程とを備えたから、一度
に複数の集積回路基板のフタをを同時に形成することが
でき、作業能率を大幅に向上できる効果がある。
【０１２８】この発明（請求項２１）にかかる高周波集
積回路の製造方法によれば、各高周波集積回路を構成す
る半導体素子を形成する部分に凹部を有する半導体ウエ
ハに上記半導体素子を形成する工程と、該ウエハ上に上
記各集積回路基板用の複数のフタ部が一体に形成された
フタ用基板を接着する工程と、その後、上記ウエハ及び
フタ用基板を各フタ付の集積回路基板に分割する工程と
を備えたから、微小壁の形成を必要とせず、かつ複数の
集積回路基板のフタを同時に形成することができ、作業
能率を大幅に向上できる効果がある。
【０１２９】この発明（請求項２２）にかかる高周波集
積回路の製造方法によれば、各高周波集積回路を構成す
る半導体素子を形成する部分に凹部を有する半導体ウエ
ハに上記半導体素子を形成する工程と、該ウエハ上に上
記半導体素子を囲むよう，一定の高さに設けられた微小
壁を形成する工程と、該ウエハ上に、上記各集積回路基
板用の複数のフタ部が一体に形成されたフタ用基板を接
着する工程と、その後、上記ウエハ及びフタ用基板を各
フタ付の集積回路基板に分割する工程とを備えたから、
複数の集積回路基板のフタを同時に形成することができ
る効果がある。
【０１３０】
【図面の簡単な説明】
【図１】 本発明の実施例１による高周波集積回路の、
入出力インターフェース用下部絶縁体に搭載する前，か
つ微小フタを取り付ける前の状態を示す斜視図である。
【図２】 本発明の実施例１の、図１の状態のものを実
装する状態を示す斜視図。
【図３】 本発明の実施例１の図２の実装の後、樹脂ポ
ッティングした状態を示す斜視図。
【図４】 本発明の実施例１の樹脂ポッティング後の、
図３の状態のものを示す断面図。
【図５】 本発明の実施例２による高周波集積回路の、
入出力インターフェース用下部絶縁体に搭載する前，か
つ微小フタを取り付ける前の状態を示す斜視図。
【図６】 本発明の実施例２の、図２の状態のものを下
側から見た下面図。
【図７】 本発明の実施例２の、図５の状態のものを実
装する状態を示す斜視図。
【図８】 本発明の上記実施例２の図７の実装の後、樹
脂ポッティングした状態を示す斜視図。
【図９】 本発明の上記実施例２の樹脂ポッティング後
の、図８の状態のものを示す断面図。
【図１０】 本発明の実施例３による高周波集積回路
の、フタをする前の状態を示す斜視図。
【図１１】 本発明の実施例３の、実装後、樹脂ポッテ
ィング後の状態を示す断面図。
【図１２】 本発明の実施例３において、微小フタと裏
面接地金属とのグランドの共通化を図る例を示す斜視図
（図１２(a) 、図１２(b) ）。
【図１３】 本発明の実施例４による高周波集積回路
の、微小フタをする前の状態を示す斜視図。
【図１４】 本発明の実施例５による高周波集積回路
の、微小壁と線路の交差する部分を示す斜視図。
【図１５】 本発明の実施例５の上記図１４の断面図で
ある。
【図１６】 本発明の実施例６による高周波集積回路の
フタをする前の状態を示す斜視図。
【図１７】 本発明の実施例６による高周波集積回路の
フタをする前の状態を示す断面図。
【図１８】 本発明の実施例６の変形例による高周波集
積回路のフタをする前の状態を示す断面図。
【図１９】 本発明の実施例７の高周波集積回路のフタ
をする前の状態を示す斜視図。
【図２０】 本発明の実施例７の高周波集積回路のフタ
をする前の状態を示す断面図。
【図２１】 本発明の実施例８による高周波集積回路の
製造方法を示す斜視図。
【図２２】 本発明の実施例８による上記図２１の封止
状態を示す断面図。
【図２３】 本発明の実施例９による高周波集積回路の
製造方法を示す斜視図。
【図２４】 本発明の実施例９による高周波集積回路の
製造方法を示す断面図。
【図２５】 本発明の実施例９の上記図２４に示すもの
を個々の集積回路基板に分割した状態を示す断面図。
【図２６】 本発明の実施例９の変形例による高周波集
積回路の製造方法を示す斜視図。
【図２７】 本発明の実施例９の変形例で用いるマスク
パターンを示すパターン図。
【図２８】 本発明の実施例９の変形例による高周波集
積回路の断面図。
【図２９】 従来のメタルベース型パッケージを示す斜
視図。
【図３０】 従来のマイクロストリップ型キャリアを示
す斜視図。
【図３１】 図２９の従来のメタルベース型パッケージ
の実装状態を示す斜視図。
【図３２】 図２０の従来のマイクロストリップ型キャ
リアの実装状態を示す斜視図。
【符号の説明】
１ メタルベース、２ 封止用リング、３ 入出力イン
ターフェース用下部絶縁体、４ 入出力インターフェー
ス用上部絶縁体、５ マイクロストリップライン高周波
信号線路、６ ＩＣ実装部、６ａ ＩＣ実装部、７ 集
積回路基板、７ａ 凹部を有する集積回路基板、８ フ
タ、９ ポッティング用樹脂、１０微小壁、１１ トラ
ンジスタ、１２ 高周波信号入出力パッド、１２ａ 高
周波信号入出力インターフェース、１３ 直流信号入出
力パッド、１３ａ 直流信号入出力インターフェース、
１４ 集積回路基板の裏面接地金属、１５ 微小フタ、
１６ 直流信号線路、１７ ボンディングワイヤ、１８
ポッティング用樹脂、１９ａ〜１９ｉ バイアホー
ル、２０ 微小壁上部導体部、２１ 微小壁下部縁体
部、２２ 微小壁下部導体部、１５ａ 微小フタ、２３
絶縁体部、２４凹部、２５ 半導体ウエハ、２６ フ
タ用基板、２７ ポスト、２８ 入出力ビームリード。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年９月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 高周波集積回路、及びその製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は高周波集積回路、及び
その製造方法に関し、特に数十ＭＨｚ以上の高周波帯で
動作するマイクロ波帯ＩＣを保護するために微小なフタ
を設けた高周波集積回路、及びその製造方法に関するも
のである。
【０００２】
【従来の技術】図２９は従来のメタルベース型パッケー
ジを示す斜視図であり、図３０は従来のマイクロストリ
ップ型キャリアを示す斜視図である。図２９において、
１はＣｕＷ，コバール等よりなるメタルベース、２は該
メタルベース１上に、銀ろう等によって接着された、平
面４角形状でその中に集積回路基板を収容するための封
止用フレーム、３は入出力インターフェース用のアルミ
ナ，ガラス等よりなる下部絶縁体、５は上記下部絶縁体
３上に、ＷあるいはＮｉ膜を形成しその上にＡｕメッキ
をすることにより形成されたインターフェース用の高周
波信号線路、４は入出力インターフェース用の下部絶縁
体３上部の上記封止用フレーム２に、高周波信号線路５
との絶縁のために設けられた上部絶縁体、６は集積回路
実装部である。
【０００３】また、図３０において、１は上記と同様に
形成されたメタルベース、３ａはメタルベース１上に形
成され、開口を有する絶縁体、５は、絶縁体３ａの上に
形成された高周波信号線路である。６は絶縁体３ａの開
口によって形成された集積回路実装部である。
【０００４】図３１は従来のメタルベース型パッケージ
に集積回路を実装する状態を示す斜視図である。次に実
装方法について説明する。上記実装部６の下のメタルベ
ース１上に、ハンダ付け，導電性樹脂，その他を用いて
集積回路７を接着し、上記集積回路７を実装した後、ワ
イヤボンド，リボンボンド，その他により高周波信号線
路５と集積回路７との接続を行い、さらにその後に、封
止用フレーム２の上部に、はんだまたはシームシールに
よりフタ８を固定する。通常フタ８には，信号の損失を
防止するために，金属もしくは金属メッキを全面に施し
た絶縁体を用いることが多い。
【０００５】また、図３２は従来のマイクロストリップ
型キャリアに集積回路を実装する状態を示す斜視図であ
る。上記と同様の方法によって集積回路７を実装部６に
固定し、高周波信号線路５との接続を行う。この図３２
に示すマイクロストリップ型キャリアに集積回路７を実
装する場合は、構造上、フタ等により密封することが困
難であるため、耐湿性，耐衝撃性等を改善するため、実
装部６に集積回路７を実装した後、その上部を覆うよう
に、液体状の封止樹脂９をポッティングし、硬化させて
集積回路７を保護することが多い。
【０００６】
【発明が解決しようとする課題】従来のメタルベース型
パッケージは高性能であるが、構造が複雑であり、材料
の加工も難しく量産に向かないため、形状にもよるが、
その単価が4,000 〜10,000円と高価であり、また生産性
が悪いという問題があった。
【０００７】また、製造工程において、集積回路の製造
工程とパッケージの形成工程とは、工程の性質が異なる
ため、パッケージ形成のために全く新たな設備を導入し
なければならず、製造工程の延長上に同様の工程として
パッケージの形成工程を行うことができないという問題
があった。
【０００８】そして、特に数１０ＧＨｚのマイクロ波帯
においては、信号の減衰が大きく、例えば９０ＧＨｚの
マイクロ波回路では、信号線路１ｃｍ当たり０．５ｄＢ
の出力損失が生じるので、信号線路は短い方が好まし
く、そのためにはパッケージをできるだけ小さく形成し
なければならないという問題があった。
【０００９】一方、マイクロストリップ型キャリアの価
格はメタルベース型パッケージに比べて低く、またその
パッケージの大きさを小さく形成することが可能である
が、ポッティングした樹脂がトランジスタのゲート電極
回りに侵入し、誘電率の増大や表面ストレスの増大を引
き起こして、利得が１〜２ｄＢ低下したり、シールド効
果が低いこと等により、トランジスタの性能低下を招
く，という問題点があった。
【００１０】また、従来のパッケージ処理は、素子１つ
１つ順番に行っており、複数の素子をウエハ上で一括し
て処理することができないため、作業効率が悪いという
問題があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、半導体素子性能を低下させるこ
とがないよう、気密封止可能で、また、パッケージ形成
工程の作業効率を向上させることができ、より安価に製
造できる高周波集積回路、及びその製造方法を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明（請求項１）に係
る高周波集積回路は、その上面に半導体素子を形成して
なる集積回路基板と、該集積回路基板上の半導体素子を
気密封止するように上記集積回路基板上に設けられた微
小フタとを備えたものである。
【００１３】本発明（請求項２）は、上記請求項１に記
載の高周波集積回路において、上記集積回路基板上に、
上記半導体素子を含む領域の全周を囲むよう、該集積回
路基板に対し垂直に、かつ一定の高さに設けられた微小
壁をさらに備え、上記微小フタは、該微小壁上に、該微
小壁と該微小フタとにより形成される，上記半導体素子
を囲む空間を密封するよう設けられたものである。
【００１４】本発明（請求項３）は、上記請求項２に記
載の高周波集積回路において、上記微小壁は絶縁体より
なるものである。
【００１５】本発明（請求項４）は、上記請求項３に記
載の高周波集積回路において、上記集積回路基板を貫通
し、該集積回路基板の裏面に直流信号インターフェー
ス，及び高周波信号インターフェースを形成するバイア
ホールを、さらに備えたものである。
【００１６】本発明（請求項５）は、上記請求項２に記
載の高周波集積回路において、上記微小壁は導電体より
なり、上記集積回路基板を貫通し、該集積回路基板の裏
面に直流信号インターフェース，及び高周波信号インタ
ーフェースを形成するバイアホールを、さらに備えたも
のである。
【００１７】本発明（請求項６）は、上記請求項２に記
載の高周波集積回路において、上記微小壁は、下部絶縁
体部と、上部導体部とからなり、上記集積回路基板の表
面の上記微小壁の外側に形成された直流信号インターフ
ェース，及び高周波信号インターフェースと上記半導体
素子とを接続する、上記上部導体部とは絶縁された直流
信号線路，及び高周波信号線路を備えたものである。
【００１８】本発明（請求項７）は、上記請求項６に記
載の高周波集積回路において、上記集積回路基板を貫通
し、上記直流信号インターフェース，及び上記高周波信
号インターフェースを該集積回路基板の裏面に形成する
バイアホールを、さらに備えたものである。
【００１９】本発明（請求項８）は、上記請求項２に記
載の高周波集積回路において、上記集積回路基板の表面
の上記微小壁の外側に形成された直流信号インターフェ
ース，及び高周波信号インターフェースと上記半導体素
子とを接続する直流信号線路，及び高周波信号線路をさ
らに備え、上記微小壁の，上記直流信号線路，及び上記
高周波信号線路との接触部分は、絶縁体で形成され、該
部分以外の上記微小壁は、導電体で形成されているもの
である。
【００２０】本発明（請求項９）は、上記請求項２に記
載の高周波集積回路において、上記微小壁は導電体より
なり、上記集積回路基板の表面の上記微小壁の外側に形
成された直流信号インターフェース，及び高周波信号イ
ンターフェースと上記半導体素子とを接続する直流信号
線路，及び高周波信号線路をさらに備え、上記集積回路
基板は、その表面の，上記各信号線路と上記微小壁との
交差部分に凹部が形成され、該凹部は、その底面に上記
各信号線路が形成され、該各信号線路の上方に、上記集
積回路基板の表面と同一表面となるように絶縁体が形成
されているものである。
【００２１】本発明（請求項１０）は、上記請求項１に
記載の高周波集積回路において、上記集積回路基板は、
上記半導体素子を含む領域が、他の領域より低く形成さ
れた凹部を有するものである。
【００２２】本発明（請求項１１）は、上記請求項１０
に記載の高周波集積回路において、上記凹部を有する集
積回路基板の表面の，上記凹部の周りに該凹部の全周を
囲むよう、該集積回路基板に対し垂直に、かつ一定の高
さに設けられた微小壁をさらに備え、上記微小フタは、
該微小壁上に、該微小壁，上記凹部，及び該微小フタに
より形成される，上記半導体素子を囲む空間を密封する
よう設けられたものである。
【００２３】本発明（請求項１２）は、上記請求項１１
に記載の高周波集積回路において、上記微小壁は絶縁体
よりなるものである。
【００２４】本発明（請求項１３）は、上記請求項１２
に記載の高周波集積回路において、上記集積回路基板を
貫通し、該集積回路基板の裏面に直流信号インターフェ
ース，及び高周波信号インターフェースを形成するバイ
アホールを、さらに備えたものである。
【００２５】本発明（請求項１４）は、上記請求項１１
に記載の高周波集積回路において、上記微小壁は、下部
絶縁体部と、上部導体部とからなり、上記集積回路基板
の表面の上記微小壁の外側に形成された直流信号インタ
ーフェース，及び高周波信号インターフェースと上記半
導体素子とを接続する、上記上部導体部とは絶縁された
直流信号線路，及び高周波信号線路を備えたものであ
る。
【００２６】本発明（請求項１５）は、上記請求項１４
に記載の高周波集積回路において、上記集積回路基板を
貫通し、該集積回路基板の裏面に直流信号インターフェ
ース，及び高周波信号インターフェースを形成するバイ
アホールを、さらに備えたものである。
【００２７】本発明（請求項１６）は、上記請求項１１
に記載の高周波集積回路において、上記集積回路基板の
表面の上記微小壁の外側に形成された直流信号インター
フェース，及び高周波信号インターフェースと上記半導
体素子とを接続する直流信号線路，及び高周波信号線路
をさらに備え、上記微小壁の，上記直流信号線路，及び
上記高周波信号線路との接触部分は、絶縁体で形成さ
れ、該部分以外の上記微小壁は、導電体で形成されてい
るものである。
【００２８】本発明（請求項１７）は、上記請求項１０
に記載の高周波集積回路において、上記集積回路基板の
凹部は斜面を有し、該凹部の斜面上に、該凹部の外側に
形成された直流信号インターフェース，及び高周波信号
インターフェースと上記半導体素子とを接続する、直流
信号線路，及び高周波信号線路と、該凹部の斜面の全周
に、その表面が上記集積回路基板の表面と同一表面とな
るように、形成された絶縁体とをさらに備え、上記微小
フタは、上記各信号線路に接しないように、かつ上記凹
部，及び該微小フタにより形成される，上記半導体素子
を囲む空間を密閉するよう、上記絶縁体上に形成されて
いるものである。
【００２９】本発明（請求項１８）は、上記請求項１０
に記載の高周波集積回路において、上記集積回路基板を
貫通し、該集積回路基板の裏面に直流信号インターフェ
ース，及び高周波信号インターフェースを形成するバイ
アホールを、さらに備え、上記微小フタは、上記凹部，
及び該微小フタにより形成される，上記半導体素子を囲
む空間を密閉するよう、上記凹部の周りの上記集積回路
基板上に直接接着されているものである。
【００３０】本発明（請求項１９）にかかる高周波集積
回路の製造方法は、集積回路基板上に、高周波集積回路
を構成する半導体素子を形成する工程と、上記集積回路
基板上に、少なくともその上部の一部が導体よりなる微
小壁と、この微小壁の開口を密封する，導体よりなる微
小フタとを一体に形成する工程と、上記一体に形成した
微小壁，及び微小フタの接続部分を、上記微小壁の開口
を密封するように変形して封止する工程とを含むもので
ある。
【００３１】本発明（請求項２０）にかかる高周波集積
回路の製造方法は、各高周波集積回路を構成する複数の
半導体素子を有する半導体ウエハを準備する工程と、該
ウエハ上に上記半導体素子を囲むよう，該基板に対し垂
直に，かつ一定の高さに設けられた微小壁を形成する工
程と、該微小壁を形成した半導体ウエハ上に、上記各高
周波集積回路用の複数のフタ部が一体に形成されたフタ
用ウエハを接着する工程と、その後、上記半導体ウエハ
及びフタ用ウエハを各フタ付の高周波集積回路に分割す
る工程とを含むものである。
【００３２】本発明（請求項２１）にかかる高周波集積
回路の製造方法は、各高周波集積回路を構成する半導体
素子を形成する部分に凹部を有する半導体ウエハを準備
する工程と、該半導体ウエハの上記各凹部に上記各高周
波集積回路を構成する半導体素子を形成する工程と、上
記半導体ウエハ上に上記各高周波集積回路用の複数のフ
タ部が一体に形成されたフタ用ウエハを接着する工程
と、その後、上記ウエハ及びフタ用ウエハを各フタ付の
高周波集積回路に分割する工程とを含むものである。
【００３３】本発明（請求項２２）にかかる高周波集積
回路の製造方法は、各高周波集積回路を構成する半導体
素子を形成する部分に凹部を有する半導体ウエハを準備
する工程と、該半導体ウエハの上記各凹部に上記各高周
波集積回路を構成する半導体素子を形成する工程と、上
記各半導体素子が形成された該半導体ウエハ上に上記各
半導体素子を囲むよう，該半導体ウエハに対し垂直に，
かつ一定の高さに設けられた各微小壁を形成する工程
と、該各微小壁を形成した上記半導体ウエハ上に、上記
各高周波集積回路用の複数のフタ部が一体に形成された
フタ用ウエハを接着する工程と、その後、上記半導体ウ
エハ及びフタ用ウエハを各フタ付の各高周波集積回路に
分割する工程とを含むものである。
【００３４】
【作用】この発明（請求項１）に係る高周波集積回路に
おいては、その上面に半導体素子を形成してなる集積回
路基板と、該集積回路基板上の半導体素子を気密封止す
るように上記集積回路基板上に設けられた微小フタとを
備えたものであるから、該高周波集積回路自身で上記半
導体素子を気密封止することができる。
【００３５】この発明（請求項２）においては、上記請
求項１に記載の高周波集積回路において、上記集積回路
基板上に、上記半導体素子を含む領域の全周を囲むよ
う、該集積回路基板に対し垂直に、かつ一定の高さに設
けられた微小壁をさらに備え、上記微小フタは、該微小
壁上に、該微小壁と該微小フタとにより形成される，上
記半導体素子を囲む空間を密封するよう設けられたの
で、上記半導体素子上方の空間を気密に封止することが
できる。
【００３６】この発明（請求項３）においては、上記請
求項２に記載の高周波集積回路において、上記微小壁は
絶縁体よりなるので、上記集積回路基板表面に形成され
た信号線路と上記微小フタとを絶縁することができる。
【００３７】この発明（請求項４）においては、上記請
求項３に記載の高周波集積回路において、上記集積回路
基板を貫通し、該集積回路基板の裏面に直流信号インタ
ーフェース，及び高周波信号インターフェースを形成す
るバイアホールを、さらに備えたので、インターフェー
スを上記集積回路基板の裏面に設けることができる。
【００３８】この発明（請求項５）においては、上記請
求項２に記載の高周波集積回路において、上記微小壁は
導電体よりなり、上記集積回路基板を貫通し、該集積回
路基板の裏面に直流信号インターフェース，及び高周波
信号インターフェースを形成するバイアホールを、さら
に備えたので、各信号線路が短絡することなく上記微小
壁を導電体で形成できる。
【００３９】この発明（請求項６）においては、上記請
求項２に記載の高周波集積回路において、上記微小壁
は、下部絶縁体部と、上部導体部とからなり、上記集積
回路基板の表面の上記微小壁の外側に形成された直流信
号インターフェース，及び高周波信号インターフェース
と上記半導体素子とを接続する、上記上部導体部とは絶
縁された直流信号線路，及び高周波信号線路を備えたの
で、上記集積回路基板表面に形成された信号線路と上記
微小壁上部導体部とを絶縁することができる。
【００４０】この発明（請求項７）においては、上記請
求項６に記載の高周波集積回路において、上記集積回路
基板を貫通し、上記直流信号インターフェース，及び上
記高周波信号インターフェースを該集積回路基板の裏面
に形成するバイアホールを、さらに備えたので、インタ
ーフェースを上記集積回路基板の裏面に設けることがで
きる。
【００４１】この発明（請求項８）においては、上記請
求項２に記載の高周波集積回路において、上記集積回路
基板の表面の上記微小壁の外側に形成された直流信号イ
ンターフェース，及び高周波信号インターフェースと上
記半導体素子とを接続する直流信号線路，及び高周波信
号線路をさらに備え、上記微小壁の，上記直流信号線
路，及び上記高周波信号線路との接触部分は、絶縁体で
形成され、該部分以外の上記微小壁は、導電体で形成さ
れているので、上記集積回路基板表面に形成された信号
線路と上記微小壁上部導体部とを絶縁することができ
る。
【００４２】この発明（請求項９）においては、上記請
求項２に記載の高周波集積回路において、上記微小壁は
導電体よりなり、上記集積回路基板の表面の上記微小壁
の外側に形成された直流信号インターフェース，及び高
周波信号インターフェースと上記半導体素子とを接続す
る直流信号線路，及び高周波信号線路をさらに備え、上
記集積回路基板は、その表面の，上記各信号線路と上記
微小壁との交差部分に凹部が形成され、該凹部は、その
底面に上記各信号線路が形成され、該各信号線路の上方
に、上記集積回路基板の表面と同一表面となるように絶
縁体が形成されているので、微小壁を導体で形成でき、
かつ上記集積回路基板表面に形成された信号線路と微小
壁とを絶縁することができる。
【００４３】この発明（請求項１０）においては、上記
請求項１に記載の高周波集積回路において、上記集積回
路基板は、上記半導体素子を含む領域が、他の領域より
低く形成された凹部を有するので、上記高周波集積回路
自身で上記半導体素子を気密封止することができる。
【００４４】この発明（請求項１１）においては、上記
請求項１０に記載の高周波集積回路において、上記凹部
を有する集積回路基板の表面の，上記凹部の周りに該凹
部の全周を囲むよう、該集積回路基板に対し垂直に、か
つ一定の高さに設けられた微小壁をさらに備え、上記微
小フタは、該微小壁上に、該微小壁，上記凹部，及び該
微小フタにより形成される，上記半導体素子を囲む空間
を密封するよう設けられたので、上記高周波集積回路自
身で上記半導体素子を気密封止でき、かつ上記微小壁の
高さを低く形成することができる。
【００４５】この発明（請求項１２）においては、上記
請求項１１に記載の高周波集積回路において、上記微小
壁は絶縁体よりなるので、上記集積回路基板表面に形成
された信号線路と上記微小フタとを絶縁することができ
る。
【００４６】この発明（請求項１３）においては、上記
請求項１２に記載の高周波集積回路において、上記集積
回路基板を貫通し、該集積回路基板の裏面に直流信号イ
ンターフェース，及び高周波信号インターフェースを形
成するバイアホールを、さらに備えたので、インターフ
ェースを上記集積回路基板の裏面に設けることができ
る。
【００４７】この発明（請求項１４）においては、上記
請求項１１に記載の高周波集積回路において、上記微小
壁は、下部絶縁体部と、上部導体部とからなり、上記集
積回路基板の表面の上記微小壁の外側に形成された直流
信号インターフェース，及び高周波信号インターフェー
スと上記半導体素子とを接続する、上記上部導体部とは
絶縁された直流信号線路，及び高周波信号線路を備えた
ので、上記集積回路基板表面に形成された信号線路と上
記微小壁上部導体部とを絶縁することができる。
【００４８】この発明（請求項１５）においては、上記
請求項１４に記載の高周波集積回路において、上記集積
回路基板を貫通し、該集積回路基板の裏面に直流信号イ
ンターフェース，及び高周波信号インターフェースを形
成するバイアホールを、さらに備えたので、インターフ
ェースを上記集積回路基板の裏面に設けることができ
る。
【００４９】この発明（請求項１６）においては、上記
請求項１１に記載の高周波集積回路において、上記集積
回路基板の表面の上記微小壁の外側に形成された直流信
号インターフェース，及び高周波信号インターフェース
と上記半導体素子とを接続する直流信号線路，及び高周
波信号線路をさらに備え、上記微小壁の，上記直流信号
線路，及び上記高周波信号線路との接触部分は、絶縁体
で形成され、該部分以外の上記微小壁は、導電体で形成
されているので、上記集積回路基板表面に形成された信
号線路と上記微小壁の導体部とを絶縁することができ
る。
【００５０】この発明（請求項１７）においては、上記
請求項１０に記載の高周波集積回路において、上記集積
回路基板の凹部は斜面を有し、該凹部の斜面上に、該凹
部の外側に形成された直流信号インターフェース，及び
高周波信号インターフェースと上記半導体素子とを接続
する、直流信号線路，及び高周波信号線路と、該凹部の
斜面の全周に、その表面が上記集積回路基板の表面と同
一表面となるように、形成された絶縁体とをさらに備
え、上記微小フタは、上記各信号線路に接しないよう
に、かつ上記凹部，及び該微小フタにより形成される，
上記半導体素子を囲む空間を密閉するよう、上記絶縁体
上に形成されているので、微小壁を必要とせず、高周波
集積回路の高さを低く形成でき、上記集積回路基板表面
に形成された信号線路と上記微小フタとを絶縁すること
ができる。
【００５１】この発明（請求項１８）においては、上記
請求項１０に記載の高周波集積回路において、上記集積
回路基板を貫通し、該集積回路基板の裏面に直流信号イ
ンターフェース，及び高周波信号インターフェースを形
成するバイアホールを、さらに備え、上記微小フタは、
上記凹部，及び該微小フタにより形成される，上記半導
体素子を囲む空間を密閉するよう、上記凹部の周りの上
記集積回路基板上に直接接着されているので、微小壁を
必要とせず、高周波集積回路の高さを低く形成でき、イ
ンターフェースを上記集積回路基板の裏面に設けること
ができる。
【００５２】この発明（請求項１９）にかかる高周波集
積回路の製造方法においては、集積回路基板上に、高周
波集積回路を構成する半導体素子を形成する工程と、上
記集積回路基板上に、少なくともその上部の一部が導体
よりなる微小壁と、この微小壁の開口を密封する，導体
よりなる微小フタとを一体に形成する工程と、上記一体
に形成した微小壁，及び微小フタの接続部分を、上記微
小壁の開口を密封するように変形して封止する工程とを
含むので、構成部品点数を減らすことができる。
【００５３】この発明（請求項２０）にかかる高周波集
積回路の製造方法においては、各高周波集積回路を構成
する複数の半導体素子を有する半導体ウエハを準備する
工程と、該ウエハ上に上記半導体素子を囲むよう，該基
板に対し垂直に，かつ一定の高さに設けられた微小壁を
形成する工程と、該微小壁を形成した半導体ウエハ上
に、上記各高周波集積回路用の複数のフタ部が一体に形
成されたフタ用ウエハを接着する工程と、その後、上記
半導体ウエハ及びフタ用ウエハを各フタ付の高周波集積
回路に分割する工程とを含むので、一度に複数の高周波
集積回路にフタを形成することができる。
【００５４】この発明（請求項２１）にかかる高周波集
積回路の製造方法においては、各高周波集積回路を構成
する半導体素子を形成する部分に凹部を有する半導体ウ
エハを準備する工程と、該半導体ウエハの上記各凹部に
上記各高周波集積回路を構成する半導体素子を形成する
工程と、上記半導体ウエハ上に上記各高周波集積回路用
の複数のフタ部が一体に形成されたフタ用ウエハを接着
する工程と、その後、上記ウエハ及びフタ用ウエハを各
フタ付の高周波集積回路に分割する工程とを含むので、
微小壁の形成を必要とせず、かつ一度に複数の高周波集
積回路のフタを形成することができる。
【００５５】この発明（請求項２２）にかかる高周波集
積回路の製造方法においては、各高周波集積回路を構成
する半導体素子を形成する部分に凹部を有する半導体ウ
エハを準備する工程と、該半導体ウエハの上記各凹部に
上記各高周波集積回路を構成する半導体素子を形成する
工程と、上記各半導体素子が形成された該半導体ウエハ
上に上記各半導体素子を囲むよう，該半導体ウエハに対
し垂直に，かつ一定の高さに設けられた各微小壁を形成
する工程と、該各微小壁を形成した上記半導体ウエハ上
に、上記各高周波集積回路用の複数のフタ部が一体に形
成されたフタ用ウエハを接着する工程と、その後、上記
半導体ウエハ及びフタ用ウエハを各フタ付の各高周波集
積回路に分割する工程とを含むので、一度に複数の高周
波集積回路のフタを形成することができる。
【００５６】
【実施例】 実施例１．図１は本発明の第１の実施例による高周波集
積回路を示す斜視図である。図において、図２９ないし
図３２と同一符号は同一または相当する部分を示してい
る。７ａは厚さ０．１ないし０．４ｍｍで、０．５ｍｍ
角程度の大きさを持つ該集積回路の集積回路基板、１０
は該集積回路基板７ａ上に設けられ、該集積回路基板７
ａの表面に対し垂直な方向に直立するよう、かつ一定の
高さを有するよう設けられた微小壁であり、これは平面
４角形状の矩形枠形状を有するものである。１１は該微
小壁１０で囲まれるよう，上記集積回路基板７ａ上に配
置された例えばトランジスタ等よりなる半導体素子、１
２は上記微小壁１０の外側の，上記集積回路基板７ａ上
に配置された高周波信号入出力パッド、１３は同じく上
記微小壁１０の外側の，上記集積回路基板７ａ上に配置
された直流信号入出力パッドで、高周波信号入出力パッ
ド１２は上記集積回路基板７ａの表面に形成された高周
波信号線路５ａにより半導体素子１１と接続されてお
り、同様に直流信号入出力パッド１３は上記集積回路基
板７ａの表面に形成された直流信号線路１６ａにより半
導体素子１１と接続されている。１４は上記集積回路基
板７ａの裏面に形成された裏面接地金属である。
【００５７】以下に、本実施例１の高周波集積回路につ
いて説明する。本実施例１では、微小壁１０が、集積回
路を構成する回路素子である半導体素子１１を囲むよう
な形で、一定の高さを有するように形成されている。
【００５８】このような壁を形成する先行技術として、
特開平５−２８３５５１号公報に、フタが樹脂（スペー
サ）により支持されている例が示されている。この先行
技術のように、樹脂を用いる例は、ここで用いる高周波
回路で使用する微小なサイズのチップでは、樹脂により
壁の厚みを１０〜２０μｍ程度に薄く形成することが難
しく、またその強度も劣ることになる。そこで本実施例
では、以下のような工程により上記微小壁１０を形成す
る。
【００５９】先ず、微小壁１０を絶縁体により構成する
場合は、上記微小壁をＣＶＤ法でＳｉＯ2 、ＳｉＮを成
長させエッチングにより形成する。この際、微小壁１０
の高さは数１０〜１００μｍ、厚さは１０〜２０μｍに
形成する。
【００６０】また、導電体により構成する場合は、微小
壁の材料に導電体であるＡｌ、Ａｕ、Ｗ、Ｔｉ、Ｎｂ等
を用い、蒸着後にエッチングして形成するか、リフトオ
フにより形成することもできる。なお、この場合には、
回路がショートしないように後述する実施例２ないし５
に示した方法により短絡を防ぐ工夫をするとよい。
【００６１】次に、図２は本発明の上記図１の高周波集
積回路を、上述の図３０に示したようなチップキャリア
に実装する状態を示す斜視図である。図２において、１
５はこれと上記微小壁１０とにより形成される，上記半
導体素子１１を囲む空間を密封するよう設けられた微小
フタ、３ａはメタルベース上に形成されたインターフェ
ース用の絶縁体、６は該絶縁体３ａに設けられた開口部
よりなる高周波集積回路実装部、５は上記絶縁体３ａ上
に設けられた高周波信号線路、１６は同じく該絶縁体３
ａ上に設けられた直流信号線路である。
【００６２】次に実装方法について説明する。上記図１
に示した構造を有する高周波集積回路７０をハンダ，導
電性樹脂，等（図示せず）を用いて、高周波集積回路７
０を絶縁体３ａの実装部６内に固定する。この場合、実
装部６の底面にメタルベース１が露出している場合は上
述のように、露出していない場合は、図４の１９ｂに示
したようなバイアホールを設け裏面接地金属１４と該バ
イアホール１９ｂが接続するように接着する。その後、
微小フタ１５を微小壁１０の上部に固定する。この固定
方法としては、ハンダ付け，熱圧着，超音波圧着，溶接
（シームシールを含む）等の方法が可能である。ここ
で、集積回路７０の実装部６への固定と、微小フタ１５
の微小壁１０の上部への固定とは、どちらを先に行って
もよい。
【００６３】図３は本発明の実施例１において、樹脂を
ポッティングした状態を示す斜視図であり、図４は図３
の一点鎖線４−４に沿って見た断面図である。図におい
て、１７はボンディングワイヤ、１８はポッティング用
樹脂である。
【００６４】上述のように集積回路７０，及び微小フタ
１５を固定した後、高周波信号線路５と高周波信号入出
力パッド１２とを，また直流信号線路１６と直流信号入
出力パッド１３とを、ボンディングワイヤ１７を用いた
ワイヤボンド，リボンボンド，ＴＡＢボンド，その他の
方法を用いて接続する。さらに、全体の保護のため、ポ
ッティング樹脂１８をポッティングしてこれを硬化させ
る。ここで，微小フタ１５のみでも一定の耐環境能力を
得ることができるため、場合によっては樹脂１８のポッ
ティングは行う必要はない。
【００６５】図４は、図３に示した上記高周波集積回路
の断面図を示す。このように、微小フタ１５の存在によ
り、ポッティング樹脂１８が半導体素子１１に接触しな
いため、該半導体素子の素子性能の低下を生ずることが
ない。ここで図中１９ａで示したバイアホールは半導体
素子１１をバイアホールにより接地することが必要な場
合に設けることができ、省略することもできる。
【００６６】このように本実施例１による高周波集積回
路においては、その半導体素子１１の周りに一定の高さ
の微小壁１０を形成し、微小フタ１５により半導体素子
を密封するように接着したため、該高周波集積回路基板
自身で気密封止を行うことが可能であり、外部に高価な
パッケージを設けることを必要としない。また樹脂１８
をポッティングした際にも、半導体素子１１に樹脂１８
が直接接触することがないため、該半導体素子の性能の
低下を招くということがない，という効果が得られる。
【００６７】実施例２．図５は本発明の第２の実施例に
よる高周波集積回路を示す斜視図である。図において、
図１〜図４と同一符号は同一又は相当部分を示す。１９
ｃは集積回路基板７ａに設けられたバイアホールであ
る。１９ｄは半導体素子である半導体素子１１に接地が
必要なときに設けるバイアホールで、これは省略するこ
ともできる。
【００６８】本実施例２では、上記実施例１で集積回路
基板７ａの表面側に形成されていた、高周波信号入出力
パッド１２，直流信号入出力パッド１３に代えて、これ
らに対応する高周波信号インターフェース，及び直流信
号インターフェースをバイアホール１９ｃを用いて基板
裏面側に形成している。即ち、該バイアホール１９ｃの
基板裏面側の露出面を、高周波信号入出力インターフェ
ース１２ｂ，直流信号入出力インターフェース１３ｂと
するようにして構成している。
【００６９】ここで図６に図５に示した集積回路基板７
ａを下から見た下面図を示す。バイアホール１９ｃは、
集積回路基板７ａの所望の部分を反応性イオンエッチン
グなどにより、基板を貫通するように除去し、該形成さ
れた孔を導電体により充填して形成したもので、これに
より集積回路基板７ａの裏面に高周波用信号入出力イン
ターフェース１２ｂ、直流信号入出力インターフェース
１３ｂを設けることができる。そののち集積回路基板７
ａの裏面全面に裏面接地金属を蒸着等により形成し、図
６に示した領域が残るようにエッチングする。微小壁１
０の形成工程は、上記実施例１で説明したように行うこ
とができ、この実施例２の場合、微小壁１０は導電体で
形成することができる。
【００７０】図７は本実施例２の上記図５の状態のもの
を、上述のチップキャリアに実装する状態を示す斜視図
である。本実施例２のように裏面にインターフェースを
有する集積回路の場合、図７に示すように、実装部６ａ
が、高周波信号線路５、及び直流信号線路１６と同様の
材料，及び同様の工程により形成され、図９に示すよう
に、実装部６ａとメタルベース１とがバイアホール１９
ｂを介して接続されたマイクロストリップ型キャリアを
用いる。上述のように形成された高周波集積回路７１を
入出力インターフェース用絶縁体３ａ上の実装部６ａ，
高周波信号線路５，及び直流信号線路１６上にはんだ、
導電性接着剤等を用い，裏面接地金属１４と高周波信号
線路５、または裏面接地電極１４と直流信号線路１６と
が短絡しないようにそれぞれ接着し、微小フタ１５を微
小壁１０の上部に実施例１と同様の方法を用いて固定す
る。このとき、バイアホール１９ｃの下方の露出面の、
高周波信号入出力インターフェース１２ｂ，直流信号入
出力インターフェース１３ｂが、高周波信号線路５，直
流信号線路１６と直接接触するため、実施例１における
ボンディングワイヤ１７等を設ける必要がなくなる。ま
た、高周波集積回路７１側面の、上記高周波信号線路
５，及び直流信号線路１６と接する部分以外に金メッキ
（図示せず）を施すことによって、よりシールド効果を
高めることができる。
【００７１】図８は本実施例２の図７の実装の後、樹脂
ポッティングを施した状態を示す斜視図であり、図９は
図８の一点鎖線９−９に沿って見た断面図である。さら
に全体の保護のため、これらの図に示されるように、樹
脂１８をポッティングして硬化させている。
【００７２】このように本実施例２による高周波集積回
路においては、上記実施例１と同様、微小壁１０，及び
微小フタ１５を設けたことにより該高周波集積回路自身
で半導体素子の気密封止を行うことができ、外部の高価
なパッケージを必要としない。また樹脂のポッティング
によっても半導体素子と樹脂とが直接接触することがな
く、半導体素子の性能の低下を招くということがない。
さらに、本実施例２では、上記実施例１で高周波信号，
直流信号の入出力パッドが基板表面側にあったのに対
し、バイアホール１９を用いて、高周波信号，直流信号
のインターフェースを、基板裏面側でとるようにしたの
で、高周波信号，直流信号の接続を、ワイヤボンド，リ
ボンボンド，ＴＡＢボンド，その他の方法を用いて行う
必要がなく、装置をより簡単に構成できる効果が得られ
るものである。またこのようにバイアホールで接続する
場合、最後にポッティングによりチップを封止した場合
にも、ワイヤで接続した場合に問題となっていた，樹脂
とワイヤとの接触によりワイヤの信号伝達特性が変化す
るという弊害が生じない。
【００７３】実施例３．図１０は本発明の実施例３によ
る高周波集積回路を示す斜視図である。図において、図
１、図２と同一符号は同一又は相当部分を示す。実施例
３において、半導体素子１１を囲む微小壁５０は、集積
回路基板７ａ上に形成された微小壁下部絶縁体部２１
と、該微小壁下部絶縁体部２１上に形成された微小壁上
部導体部２０とよりなるものである。
【００７４】本実施例３では、微小壁５０の微小壁下部
絶縁体部２１は、ＳｉＮ，ＳｉＯ等の物質よりなり、微
小壁上部導体部２０は、微小壁下部絶縁体部２１の上に
導電性の材料をスパッタ，蒸着その他の方法で形成した
ものである。これにより、上記実施例１では、導電体よ
りなる微小壁１０を集積回路基板７ａ上に形成する場合
には、集積回路基板７ａ上に設けた高周波信号線路５ａ
と直流信号線路１６ａとのそれぞれが、該微小壁１０を
介して短絡してしまう場合があったが、本実施例３で
は、微小壁５０の微小壁下部絶縁体部２１を設けること
によって絶縁されるので、上記のような短絡を防ぐこと
ができる。
【００７５】図１１は本発明の上記実施例３の実装状態
を示す断面図である。また、図１２(a),(b) に示すよう
に、微小壁上部導体部２０によりその半導体素子１１を
囲む空間を電気的にシールドするために、該微小壁上部
導体部２０と集積回路７２とでグランドの共通化を図り
たい場合には、微小壁下部絶縁体部２１にバイアホール
１９ｅを設け、その下の集積回路基板７ａ中にも同じ位
置にバイアホール１９ｆを設けるか（図１２(a) ）、あ
るいはバイアホール１９ｅの接する基板表面に配線電極
４０を設け、その配線電極４０をバイアホール１９ｇを
介して裏面接地金属１４に接続する（図１２(b) ）こと
により、微小壁上部導体部２０が裏面接地金属１４と接
続される。このようにすることにより、グランドの共通
化を実現することが可能となる。
【００７６】このような図１２(a),(b) に示した構成に
おいては、図１２(a),(b) に示すように、バイアホール
１９ｅ間の間隔と、微小壁絶縁体部２１の高さとを最適
化することにより、高周波信号の入出力部の特性インピ
ーダンスの調整を行うことが可能である。また、バイア
ホール１９ｅの代わりに、微小壁絶縁体部２１の側面及
び上面にメッキ等（図示せず）を施し、図１２(b) に示
したような配線電極３０を介してグランドの共通化を図
ることも可能であり、バイアホール１９ｅと同様の効果
を得ることができる。
【００７７】また微小フタ１５を接着する際の変形例１
として、微小壁下部絶縁体部２１の，線路に接する部分
を除く部分にメッキ等を施し、その上に直接微小フタ１
５を設けることもできる。このように微小壁１０を形成
する場合は、上記微小壁上部導体部２０を設けなくても
よい。また変形例２として、微小フタ１５をドーム状に
形成することによっても上記微小壁上部導体部２０を省
略することができる。
【００７８】また本実施例３は、別の目的で一つ以上の
インターフェースを基板の裏面から取りたい場合に、上
記実施例２で示したバイアホールを有する構成と併用す
ることもできる。
【００７９】このように、本実施例３による高周波集積
回路においては、微小壁５０を微小壁下部絶縁体部２１
と微小壁上部導体部２０により形成したので、基板の表
面側に高周波信号線路５ａ，直流信号線路１６ａを有す
る集積回路基板７ａを用いても上記微小壁５０によって
信号の線路が短絡することなく該高周波集積回路自身で
気密封止を行うことができ、外部の高価なパッケージを
必要としない，また樹脂のポッティングによっても半導
体素子と樹脂とが直接接触することがなく、半導体素子
の性能の低下を招くということがない。
【００８０】実施例４．図１３は本発明の第４の実施例
による高周波集積回路を示す斜視図である。図１３にお
いて、図１０と同一部分は同一または相当する部分を示
す。２２は微小壁下部導体部である。本実施例４におい
ては、微小壁下部導体部２２は、その高周波信号線路５
ａ、直流信号線路１６ａに接する領域を、微小壁下部絶
縁体部２１により形成したものである。
【００８１】以下に製造工程について説明する。上記集
積回路素子である半導体素子１１を囲む領域に実施例１
で述べた、導電体により微小壁を形成する場合と同様の
工程で微小壁下部導体部２２を形成する。この微小壁下
部導体部２２を形成した後、その微小壁下部導体部２２
と高周波信号線路５ａ，及び直流信号線路１６ａとが接
する部分をエッチング等により除去し、そこにＳｉＯ2
、ＳｉＮをＣＶＤ法等で成長させるか、または感光性
ポリイミドを塗布し写真製版により埋め込み形成するこ
とにより、微小壁下部絶縁体部２１を形成し、その後
に、微小壁下部導体部２２上に微小壁上部導体部２０を
形成する。これにより、シールド性が高く、高い周波数
まで低損失である高周波集積回路を得ることができる。
【００８２】なお、本実施例４においても、実装法等に
よっては、上記実施例３の変形例１、２で示したよう
に、微小壁上部導体部２０はこれを省略することができ
る。
【００８３】このような本実施例４による高周波集積回
路においては、微小壁下部導体部２２の高周波信号線路
５ａ，及び直流信号線路１６ａとが接する部分に微小壁
下部絶縁体部２１を形成したので、上記実施例３の効果
に加え、さらにシールド性が高く、高い周波数まで低損
失である高周波集積回路を得ることができる。
【００８４】実施例５．図１４は本発明の実施例５によ
る高周波集積回路を示す斜視図であり、図１５は、図１
４の一点鎖線１５−１５に沿って見た断面図である。図
１４，図１５に示す実施例５は、実施例４で微小壁下部
絶縁体部２１を形成するかわりに、集積回路基板７ａの
一部をエッチングして凹部２４を形成し、この集積回路
基板７ａの凹部２４の底面に高周波信号線路５ａ，及び
直流信号線路１６ａを形成し、その上部に該凹部２４が
埋まるように絶縁体を埋め込み絶縁体部２３を形成す
る。絶縁体部２３の表面はエッチバックをかけ、集積回
路基板７ａの表面と同一平面になるように形成する。ま
た、このとき信号線路の材料であるＡｕのウエットエッ
チャントは王水系の溶液を、集積回路基板７ａの材料で
あるＧａＡｓのウエットエッチャントはＨ2 ＳＯ4 かＨ
3 ＰＯ4 を用いる。その上に微小壁を構成する微小壁上
部導体部２０を形成するようにしたものである。
【００８５】このような本実施例５による高周波集積回
路においては、集積回路基板７ａの一部をエッチングし
て凹部２４を形成し、ここに絶縁体部２３を埋め込んだ
後に、その上に微小壁の上部導体部２０を形成している
ので、これにより、上記実施例４と同様に、よりシール
ド性が高く、高い周波数まで低損失である高周波集積回
路を得ることができる。
【００８６】実施例６．図１６は本発明第６の実施例に
よる高周波集積回路を示す斜視図であり、図１７は図１
６の一点鎖線１７−１７に沿って見た断面図である。図
において、図１、図２と同一符号は同一または相当する
部分を示す。図において、７ｂはトランジスタ等の半導
体素子１１を含む領域をあらかじめ凹ませて形成した集
積回路基板である。図１７に示したバイアホール１９ｈ
は、半導体素子１１に接地が必要な時に裏面接地金属と
半導体素子１１とを接続するものであり、必要のない場
合は省略できる。本実施例６では、半導体素子１１を形
成する前の段階で、あらかじめ所望の位置に凹部３０を
有する基板を用いる。この凹部３０は、ウエットエッチ
などにより、インターフェース用の線路を設ける部分が
テーパ状になるように形成されている。このような基板
７ｂを用い、半導体素子１１，信号伝達線路を形成した
後は、実施例１と同様に集積回路基板７ｂ上に、微小壁
１０をこの凹部３０の周りに形成するが、ここで用いる
微小壁１０の材料は、実施例１で示した絶縁体の微小壁
１０と同様とする。またここでの微小壁１０の高さは、
線路のインピーダンス特性を考慮に入れた上で、可能な
限り低くすることができる。
【００８７】またこの微小壁１０の形状は、図１６に示
したものに限定されるものではなく、以下に変形例１、
２として示したような形状とすることができる。
【００８８】変形例１ ここでは変形例１として、微小壁１０の形態を、上記実
施例３で示したように、微小壁上部導体部２０と微小壁
下部絶縁体部２１との２層構造としたものとする。
【００８９】変形例２ ここでは変形例２として、微小壁１０の形態を、上記実
施例４で示したように、上記変形例１の微小壁絶縁体部
２１の一部を微小壁下部導体部としたものとする。ここ
で上記実施例３で述べた、グランド共通化、または変形
例として述べた微小壁上部導体部２０を省略すること
も、同様に可能である。
【００９０】また、変形例３として、本実施例６におい
て、上記凹部３０の周りに設けた上記微小壁１０の代わ
りに、図１８の断面図に絶縁体１０ａで示した、上記凹
部３０中の端部に絶縁体を形成し、この絶縁体１０ａ上
に微小フタ１５を形成することもできる。
【００９１】さらに、上記実施例６またはその変形例１
ないし３では、上記実施例２に示したバイアホールを設
け、インターフェースを集積回路基板７ｂの裏面に形成
してもよい。
【００９２】このように本実施例６による高周波集積回
路において、あらかじめ凹部３０を有する集積回路基板
７ｂを用い、上述した微小壁を介して微小フタ１５を接
着したので、該高周波集積回路自身で気密封止を行うこ
とが可能であり、外部に高価なパッケージを設けること
を必要としない。また樹脂１８をポッティングした際に
も、半導体素子１１部と樹脂１８とが直接接触すること
がないため、該半導体素子の性能の低下を招くというこ
とがない。また、微小壁１０を低く形成することがで
き、壁の強度を上げることができる。
【００９３】実施例７．図１９は本発明の第７の実施例
による高周波集積回路を示す斜視図であり、図２０は、
図１９の一点鎖線２０−２０に沿った部分の断面図であ
る。図において、図１６と同一符号は同一または相当す
る部分を示し、１９ｃは集積回路基板７ｂを貫通し裏面
にインターフェースをとるためのバイアホール、１９ｉ
は、裏面接地金属と半導体素子１１とを接続するための
バイアホールである。このバイアホール１９ｉは、半導
体素子１１に接地が必要な時に裏面接地金属を半導体素
子１１とを接続するものであり、必要のない場合は省略
できる。
【００９４】本実施例７では、集積回路基板７ｂは、あ
らかじめ凹部３０を有するものであり、該集積回路基板
７ｂを貫通して該基板の裏面に至り，集積回路基板７ｂ
の裏面に直流信号インターフェース、及び高周波信号イ
ンターフェースを形成するためのバイアホール１９ｃを
有するものについて説明する。また本実施例のように基
板７ｂの表面側に線路を形成する必要のないときは、凹
部３０の斜面はテーパ状に形成しなくても良い。
【００９５】本実施例７では、上記実施例６と同様に、
あらかじめ所望の位置に上記凹部３０を有する基板を用
い、さらに、実施例２で説明したように、集積回路基板
７ｂの所望の部分を反応性イオンエッチングなどによ
り、基板を貫通するように除去し、該形成された孔を導
電体により充填して、基板を貫通して該基板の裏面に至
るバイアホール１９ｃを形成し、裏面接地金属１４、及
び裏面のインターフェース１２ｂ，及び１３ｂを実施例
２と同様に形成する。上記実施例６では、絶縁体よりな
る微小壁１０の上端に微小フタ１５を設けたが、本実施
例７ではこのような集積回路基板７ｂの表面に直接上記
微小フタ１５を形成する。
【００９６】このように本実施例７による高周波集積回
路において、所望の位置に凹部３０を有する集積回路基
板７ｂを用い、該基板を貫通し表面側から裏面に至るバ
イアホール１９ｃを介してインターフェースが設けられ
ているので、上記実施例６と同様の効果が得られ、さら
に、集積回路基板に直接微小フタ１５を取りつけること
ができるので、上記各実施例で用いたような微小壁１０
を省略することができる。
【００９７】実施例８．図２１は本発明の第８の実施例
による高周波集積回路を示す斜視図であり、図２２は図
２１のフタを封止した状態の高周波集積回路を一点鎖線
２２−２２に沿って見た断面図である。本実施例８は、
上記実施例２ないし６において、微小壁と微小フタとを
一体成形していることを特徴としている。図において、
微小フタ１５は、微小壁１０の一部と一体に形成されて
いる。
【００９８】以下に本実施例８の製造工程について説明
する。本実施例８は、上記各実施例において、導電体よ
りなる微小壁１０または微小壁上部導体部２０を形成す
る際に、リフトオフ法等により微小フタ部分を同時に作
成し、図２１に示す形状に形成する。この状態で、微小
壁１０の内部の目視検査を施した後に、上記微小フタ１
５を変形させて、はんだ、シームシール等により気密封
止している。
【００９９】このように、本実施例８による高周波集積
回路においては、微小フタ１５を、微小壁１０と一体に
形成しており、集積回路内部の，即ち微小壁１０の内部
の目視検査を行った後に、微小フタ１５を変形させて、
即ちフタをして、気密封止するようにしていた。これに
より、フタ１５を別途用意する必要がなく、微小なフタ
を正確な位置に配置する作業が、より容易な工程で行え
るという効果が得られる。
【０１００】実施例９．図２３は本発明の第９の実施例
による高周波集積回路の製造方法を示す斜視図である。
本実施例９は、集積回路基板７ａに分割する以前の半導
体ウエハ２５の状態で、該半導体ウエハ２５をフタ用ウ
エハ２６と接着することを特徴としている。
【０１０１】図２３において、２５は半導体ウエハであ
り、該半導体ウエハ２５は、その表面に多くの集積回路
基板７ａまたは７ｂよりなる半導体チップが配列形成さ
れている。また、これは複数の半導体チップを有する半
導体ウエハ２５に代えて，それに類するチップ集団とし
て，一度分割形成されたものを再度配列し、一枚の板状
にしたものを用いてもよい。２６はフタ用ウエハであ
り、このフタ用ウエハ２６は、導電体で構成しても、絶
縁体で構成してもよい。
【０１０２】図２４は本実施例９の、半導体ウエハ２５
とフタ用ウエハ２６とが一体化された状態を示す断面図
である。この状態からダイシング，エッチカット，その
他の方法で、半導体チップ毎に分割する。
【０１０３】図２５は本実施例９の、ウエハ状態で形成
されたものを、個々の個別集積回路基板７ａまたは７ｂ
毎に分割した状態を示す断面図である。
【０１０４】また、この実施例９の製造方法の変形例と
して、入出力ビームリード２８等を同時にパターニング
することも可能である。この場合、図２６に示すよう
に、高周波信号入出力パッド１２，及び直流信号入出力
パッド１３上に微小壁１０と同じ高さのポスト２７を設
け、上記フタ用基板２６を導電性の材料で作成したもの
を、ハンダ付け，熱圧着，超音波圧着，溶接（シームシ
ールを含む）等の方法により接着し、その後図２７に示
したようなマスクパターンを用いてエッチカットを行
い、フタ用基板２６の厚み分がエッチングされたところ
でエッチングを止める。その後ダイシング等により基板
を分割しフタを有する集積回路基板７ａまたは７ｂを得
る。このように形成された集積回路基板７ａまたは７ｂ
は、フタと同じ高さに入出力ビームリード２８が形成さ
れ、信号は図２８の断面図に矢印で示した点線に沿って
流れる。
【０１０５】このように本実施例９においては、個々の
集積回路基板７ａまたは７ｂに分割する以前の半導体ウ
エハ２５の状態で、該半導体ウエハ２５をフタ用ウエハ
２６と一体化するようにしたので、複数の微小フタ１５
の取り付けを一度に行うことができる。またマスクパタ
ーンを用いて、エッチカットを行うことにより、入出力
ビームリード２８を同時に形成することもできる。
【０１０６】なお、上記実施例１〜９では、１つの個別
集積回路基板７ａまたは７ｂ内に１組の微小壁１０を有
するものについて説明したが、この微小壁は各個別集積
回路基板７ａまたは７ｂ内に微小壁を複数組を有するも
のとしてもよく、形状も平面４角形状の矩形枠形状に限
定されるものではない。
【０１０７】
【発明の効果】この発明（請求項１）に係る高周波集積
回路によれば、その上面に半導体素子を形成してなる集
積回路基板と、該集積回路基板上の半導体素子を気密封
止するように上記集積回路基板上に設けられた微小フタ
とを備えたので、該高周波集積回路自身で上記半導体素
子を気密封止することができ、これにより、ポッティン
グによる樹脂封止を行った際にも該微小フタ内部の半導
体素子，及び信号線路に樹脂が接触することがなく、集
積回路の電気特性の劣化なく半導体素子を保護すること
ができ、他に高価なパッケージを設けなくて済む効果が
得られる。
【０１０８】この発明（請求項２）によれば、上記請求
項１に記載の高周波集積回路において、上記集積回路基
板上に、上記半導体素子を含む領域の全周を囲むよう、
該集積回路基板に対し垂直に、かつ一定の高さに設けら
れた微小壁をさらに備え、上記微小フタは、該微小壁上
に、該微小壁と該微小フタとにより形成される，上記半
導体素子を囲む空間を密封するよう設けられたので、上
記半導体素子上方の空間を気密に封止することができ、
他に高価なパッケージを設けなくて済む効果が得られ
る。また、ポッティングによる樹脂封止を行った際にも
該微小フタ内部の半導体素子，及び信号線路に樹脂が接
触することがなく、集積回路の電気特性の劣化なく半導
体素子を保護することができる。
【０１０９】この発明（請求項３）によれば、上記請求
項２に記載の高周波集積回路において、上記微小壁は絶
縁体よりなるので、上記集積回路基板表面に形成された
信号線路と上記微小フタとを絶縁することができ、上記
各線路の短絡を防止できる効果が得られる。
【０１１０】この発明（請求項４）によれば、上記請求
項３に記載の高周波集積回路において、上記集積回路基
板を貫通し、該集積回路基板の裏面に直流信号インター
フェース，及び高周波信号インターフェースを形成する
バイアホールを、さらに備えたので、インターフェース
を上記集積回路基板の裏面に設けることができ、より自
由な配線設計をすることができる。
【０１１１】この発明（請求項５）によれば、上記請求
項２に記載の高周波集積回路において、上記微小壁は導
電体よりなり、上記集積回路基板を貫通し、該集積回路
基板の裏面に直流信号インターフェース，及び高周波信
号インターフェースを形成するバイアホールを、さらに
備えたので、各信号線路が短絡することなく上記微小壁
と上記微小フタとを導電体で形成でき、より高いシール
ド効果を得ることができる効果がある。
【０１１２】この発明（請求項６）によれば、上記請求
項２に記載の高周波集積回路において、上記微小壁は、
下部絶縁体部と、上部導体部とからなり、上記集積回路
基板の表面の上記微小壁の外側に形成された直流信号イ
ンターフェース，及び高周波信号インターフェースと上
記半導体素子とを接続する、上記上部導体部とは絶縁さ
れた直流信号線路，及び高周波信号線路を備えたので、
上記集積回路基板表面に形成された信号線路と上記微小
壁上部導体部とを絶縁することで、各信号線路の短絡を
防止することができ、かつより高いシールド効果を得る
ことができる効果がある。
【０１１３】この発明（請求項７）によれば、上記請求
項６に記載の高周波集積回路において、上記集積回路基
板を貫通し、上記直流信号インターフェース，及び上記
高周波信号インターフェースを該集積回路基板の裏面に
形成するバイアホールを、さらに備えたので、インター
フェースを上記集積回路基板の裏面に設けることがで
き、より自由な配線設計をすることができる。
【０１１４】この発明（請求項８）によれば、上記請求
項２に記載の高周波集積回路において、上記集積回路基
板の表面の上記微小壁の外側に形成された直流信号イン
ターフェース，及び高周波信号インターフェースと上記
半導体素子とを接続する直流信号線路，及び高周波信号
線路をさらに備え、上記微小壁の，上記直流信号線路，
及び上記高周波信号線路との接触部分は、絶縁体で形成
され、該部分以外の上記微小壁は、導電体で形成されて
いるので、上記集積回路基板表面に形成された信号線路
と上記微小壁上部導体部とを絶縁することで、各信号線
路の短絡を防止することができ、かつよりシールド効果
の高いパッケージを得ることができる効果がある。
【０１１５】この発明（請求項９）によれば、上記請求
項２に記載の高周波集積回路において、上記微小壁は導
電体よりなり、上記集積回路基板の表面の上記微小壁の
外側に形成された直流信号インターフェース，及び高周
波信号インターフェースと上記半導体素子とを接続する
直流信号線路，及び高周波信号線路をさらに備え、上記
集積回路基板は、その表面の，上記各信号線路と上記微
小壁との交差部分に凹部が形成され、該凹部は、その底
面に上記各信号線路が形成され、該各信号線路の上方
に、上記集積回路基板の表面と同一表面となるように絶
縁体が形成されているので、微小壁を導体で形成でき、
かつ上記集積回路基板表面に形成された信号線路と微小
壁とを絶縁することで、各信号線路の短絡を防止するこ
とができ、かつよりシールド効果の高いパッケージを得
ることができる効果がある。
【０１１６】この発明（請求項１０）によれば、上記請
求項１に記載の高周波集積回路において、上記集積回路
基板は、上記半導体素子を含む領域が、他の領域より低
く形成された凹部を有するので、上記半導体素子の上方
に形成される空間を、上記高周波集積回路自身で気密封
止することができ、他に高価なパッケージを設けなくて
済む効果が得られる。また、ポッティングによる樹脂封
止を行った際にも該微小フタ内部の半導体素子，及び信
号線路に樹脂が接触することがなく、集積回路の電気特
性の劣化なく半導体素子を保護することができる。
【０１１７】この発明（請求項１１）によれば、上記請
求項１０に記載の高周波集積回路において、上記凹部を
有する集積回路基板の表面の，上記凹部の周りに該凹部
の全周を囲むよう、該集積回路基板に対し垂直に、かつ
一定の高さに設けられた微小壁をさらに備え、上記微小
フタは、該微小壁上に、該微小壁，上記凹部，及び該微
小フタにより形成される，上記半導体素子を囲む空間を
密封するよう設けられたので、上記高周波集積回路自身
で上記半導体素子を気密封止でき、かつ上記微小壁の高
さを低く形成することで該微小壁の強度を上げることが
できる。
【０１１８】この発明（請求項１２）によれば、上記請
求項１１に記載の高周波集積回路において、上記微小壁
は絶縁体よりなるので、上記集積回路基板表面に形成さ
れた信号線路と上記微小フタとを絶縁することで、上記
各信号線路の短絡を防止できる効果が得られる。
【０１１９】この発明（請求項１３）によれば、上記請
求項１２に記載の高周波集積回路において、上記集積回
路基板を貫通し、該集積回路基板の裏面に直流信号イン
ターフェース，及び高周波信号インターフェースを形成
するバイアホールを、さらに備えたので、インターフェ
ースを上記集積回路基板の裏面に設けることができ、よ
り自由な配線設計をすることができる。
【０１２０】この発明（請求項１４）によれば、上記請
求項１１に記載の高周波集積回路において、上記微小壁
は、下部絶縁体部と、上部導体部とからなり、上記集積
回路基板の表面の上記微小壁の外側に形成された直流信
号インターフェース，及び高周波信号インターフェース
と上記半導体素子とを接続する、上記上部導体部とは絶
縁された直流信号線路，及び高周波信号線路を備えたの
で、上記集積回路基板表面に形成された信号線路と上記
微小壁上部導体部とを絶縁することで、各信号線路の短
絡を防止することができ、かつより高いシールド効果を
得ることができる効果がある。
【０１２１】この発明（請求項１５）によれば、上記請
求項１４に記載の高周波集積回路において、上記集積回
路基板を貫通し、該集積回路基板の裏面に直流信号イン
ターフェース，及び高周波信号インターフェースを形成
するバイアホールを、さらに備えたので、インターフェ
ースを上記集積回路基板の裏面に設けることができ、よ
り自由な配線設計をすることができる。
【０１２２】この発明（請求項１６）によれば、上記請
求項１１に記載の高周波集積回路において、上記集積回
路基板の表面の上記微小壁の外側に形成された直流信号
インターフェース，及び高周波信号インターフェースと
上記半導体素子とを接続する直流信号線路，及び高周波
信号線路をさらに備え、上記微小壁の，上記直流信号線
路，及び上記高周波信号線路との接触部分は、絶縁体で
形成され、該部分以外の上記微小壁は、導電体で形成さ
れているので、上記集積回路基板表面に形成された信号
線路と上記微小壁上部導体部とを絶縁することで、各信
号線路の短絡を防止することができ、かつよりシールド
効果の高いパッケージを得ることができる効果がある。
【０１２３】この発明（請求項１７）によれば、上記請
求項１０に記載の高周波集積回路において、上記集積回
路基板の凹部は斜面を有し、該凹部の斜面上に、該凹部
の外側に形成された直流信号インターフェース，及び高
周波信号インターフェースと上記半導体素子とを接続す
る、直流信号線路，及び高周波信号線路と、該凹部の斜
面の全周に、その表面が上記集積回路基板の表面と同一
表面となるように、形成された絶縁体とをさらに備え、
上記微小フタは、上記各信号線路に接しないように、か
つ上記凹部，及び該微小フタにより形成される，上記半
導体素子を囲む空間を密閉するよう、上記絶縁体上に形
成されているので、微小壁を必要とせず、高周波集積回
路の高さを低く形成でき、より薄く形成された高周波集
積回路を得ることができる。また、上記集積回路基板表
面に形成された信号線路と上記微小フタとを絶縁するこ
とで、上記各信号線路の短絡を防止できる効果が得られ
る。
【０１２４】この発明（請求項１８）によれば、上記請
求項１０に記載の高周波集積回路において、上記集積回
路基板を貫通し、該集積回路基板の裏面に直流信号イン
ターフェース，及び高周波信号インターフェースを形成
するバイアホールを、さらに備え、上記微小フタは、上
記凹部，及び該微小フタにより形成される，上記半導体
素子を囲む空間を密閉するよう、上記凹部の周りの上記
集積回路基板上に直接接着されているので、微小壁を必
要とせず、高周波集積回路の高さを低く形成でき、より
薄く形成された高周波集積回路を得ることができる。ま
た、インターフェースを上記集積回路基板の裏面に設け
ることにより、上記各信号線路の短絡を防止し、配線設
計の自由度が増大する効果がある。
【０１２５】この発明（請求項１９）にかかる高周波集
積回路の製造方法によれば、集積回路基板上に、高周波
集積回路を構成する半導体素子を形成する工程と、上記
集積回路基板上に、少なくともその上部の一部が導体よ
りなる微小壁と、この微小壁の開口を密封する，導体よ
りなる微小フタとを一体に形成する工程と、上記一体に
形成した微小壁，及び微小フタの接続部分を、上記微小
壁の開口を密封するように変形して封止する工程とを含
むので、構成部品点数を減らすことができ、微小フタの
形成工程を簡略化することができる効果がある。
【０１２６】この発明（請求項２０）にかかる高周波集
積回路の製造方法によれば、各高周波集積回路を構成す
る複数の半導体素子を有する半導体ウエハを準備する工
程と、該ウエハ上に上記半導体素子を囲むよう，該基板
に対し垂直に，かつ一定の高さに設けられた微小壁を形
成する工程と、該微小壁を形成した半導体ウエハ上に、
上記各高周波集積回路用の複数のフタ部が一体に形成さ
れたフタ用ウエハを接着する工程と、その後、上記半導
体ウエハ及びフタ用ウエハを各フタ付の高周波集積回路
に分割する工程とを含むので、一度に複数の高周波集積
回路にフタを形成することができ、作業能率を大幅に向
上できる効果がある。
【０１２７】この発明（請求項２１）にかかる高周波集
積回路の製造方法によれば、各高周波集積回路を構成す
る半導体素子を形成する部分に凹部を有する半導体ウエ
ハを準備する工程と、該半導体ウエハの上記各凹部に上
記各高周波集積回路を構成する半導体素子を形成する工
程と、上記半導体ウエハ上に上記各高周波集積回路用の
複数のフタ部が一体に形成されたフタ用ウエハを接着す
る工程と、その後、上記ウエハ及びフタ用ウエハを各フ
タ付の高周波集積回路に分割する工程とを含むので、微
小壁の形成を必要とせず、かつ一度に複数の高周波集積
回路にフタを形成することができ、作業能率を大幅に向
上できる効果がある。
【０１２８】この発明（請求項２２）にかかる高周波集
積回路の製造方法によれば、各高周波集積回路を構成す
る半導体素子を形成する部分に凹部を有する半導体ウエ
ハを準備する工程と、該半導体ウエハの上記各凹部に上
記各高周波集積回路を構成する半導体素子を形成する工
程と、上記各半導体素子が形成された該半導体ウエハ上
に上記各半導体素子を囲むよう，該半導体ウエハに対し
垂直に，かつ一定の高さに設けられた各微小壁を形成す
る工程と、該各微小壁を形成した上記半導体ウエハ上
に、上記各高周波集積回路用の複数のフタ部が一体に形
成されたフタ用ウエハを接着する工程と、その後、上記
半導体ウエハ及びフタ用ウエハを各フタ付の各高周波集
積回路に分割する工程とを含むので、一度に複数の高周
波集積回路にフタを形成することができ、作業能率を大
幅に向上できる効果がある。
【図面の簡単な説明】
【図１】 本発明の実施例１による高周波集積回路の、
入出力インターフェース用下部絶縁体に搭載する前，か
つ微小フタを取り付ける前の状態を示す斜視図である。
【図２】 本発明の実施例１の、図１の状態のものを実
装する状態を示す斜視図。
【図３】 本発明の実施例１の図２の実装の後、樹脂ポ
ッティングした状態を示す斜視図。
【図４】 本発明の実施例１の樹脂ポッティング後の、
図３の状態のものを示す断面図。
【図５】 本発明の実施例２による高周波集積回路を、
チップキャリアに実装する前、かつ微小フタを取り付け
る前の状態を示す斜視図。
【図６】 本発明の実施例２の、図２の状態のものを下
側から見た下面図。
【図７】 本発明の実施例２の高周波集積回路素子を実
装する状態を示す斜視図。
【図８】 本発明の実施例２の図７の実装の後、樹脂ポ
ッティングした状態を示す斜視図。
【図９】 本発明の上記実施例２の樹脂ポッティング後
の、図８の状態のものを示す断面図。
【図１０】 本発明の実施例３による高周波集積回路
の、フタをする前の状態を示す斜視図。
【図１１】 本発明の実施例３の、実装後、樹脂ポッテ
ィング後の状態を示す断面図。
【図１２】 本発明の実施例３において、微小フタと裏
面接地金属とのグランドの共通化を図る例を示す斜視図
(a) 、(b) 。
【図１３】 本発明の実施例４による高周波集積回路
の、微小フタをする前の状態を示す斜視図。
【図１４】 本発明の実施例５による高周波集積回路
の、微小壁と信号線路の交差する部分を示す斜視図。
【図１５】 本発明の実施例５の上記図１４の一点鎖線
１５方向に見た断面図である。
【図１６】 本発明の実施例６による高周波集積回路の
フタをする前の状態を示す斜視図。
【図１７】 本発明の実施例６による高周波集積回路の
フタをする前の状態を示す断面図。
【図１８】 本発明の実施例６の変形例による高周波集
積回路のフタをする前の状態を示す断面図。
【図１９】 本発明の実施例７の高周波集積回路のフタ
をする前の状態を示す斜視図。
【図２０】 本発明の実施例７の高周波集積回路のフタ
をする前の状態を示す断面図。
【図２１】 本発明の実施例８による高周波集積回路の
製造方法を示す斜視図。
【図２２】 本発明の実施例８による上記図２１の封止
状態を示す断面図。
【図２３】 本発明の実施例９による高周波集積回路の
製造方法を示す斜視図。
【図２４】 本発明の実施例９による高周波集積回路の
製造方法を示す断面図。
【図２５】 本発明の実施例９の上記図２４に示すもの
を個々の集積回路基板に分割した状態を示す断面図。
【図２６】 本発明の実施例９の変形例による高周波集
積回路の製造方法を示す斜視図。
【図２７】 本発明の実施例９の変形例で用いるマスク
パターンを示すパターン図。
【図２８】 本発明の実施例９の変形例による高周波集
積回路の断面図。
【図２９】 従来のメタルベース型パッケージを示す斜
視図。
【図３０】 従来のマイクロストリップ型キャリアを示
す斜視図。
【図３１】 図２９の従来のメタルベース型パッケージ
の実装状態を示す斜視図。
【図３２】 図２０の従来のマイクロストリップ型キャ
リアの実装状態を示す斜視図。
【符号の説明】 １ メタルベース、２ 封止用フレーム、３ 入出力イ
ンターフェース用下部絶縁体、３ａ 絶縁体、４ 入出
力インターフェース用上部絶縁体、５，５ａ高周波信号
線路、６，６ａ 集積回路実装部、７ 集積回路チッ
プ、７ａ 集積回路基板、７ｂ 凹部を有する集積回路
基板、８ フタ、９ ポッティング用樹脂、１０ 微小
壁、１１ 半導体素子、１２ 高周波信号入出力パッ
ド、１３直流信号入出力パッド、１４ 裏面接地金属、
１５ 微小フタ、１６，１６ａ直流信号線路、１７ ボ
ンディングワイヤ、１８ ポッティング用樹脂、１９ａ
〜１９ｉ バイアホール、２０ 微小壁上部導体部、２
１ 微小壁下部縁体部、２２ 微小壁下部導体部、１５
ａ 微小フタ、２３ 絶縁体部、２４ 凹部、２５ 半
導体ウエハ、２６ フタ用ウエハ、２７ ポスト、２８
入出力ビームリード、３０ 凹部、４０ 配線金属、
５０ 微小壁。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図３】
【図２】
【図４】
【図５】
【図６】
【図８】
【図９】
【図２４】
【図２５】
【図２８】
【図７】
【図１０】
【図１１】
【図１２】
【図１３】
【図１７】
【図１４】
【図１５】
【図１６】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２６】
【図２７】
【図２９】
【図３０】
【図３１】
【図３２】

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 高周波集積回路において、 その上面に半導体素子を形成してなる集積回路基板と、 該集積回路基板上の半導体素子の上部を覆うように形成
    された微小フタとを備えたことを特徴とする高周波集積
    回路。
  2. 【請求項２】 請求項１に記載の高周波集積回路におい
    て、 上記集積回路基板と、 該集積回路基板上に、該基板上に形成された半導体素子
    を囲むよう、該基板に対し垂直に、かつ一定の高さに設
    けられた微小壁とを備え、 上記微小フタは、該微小壁上に、該微小壁により形成さ
    れる，上記半導体素子を囲む空間を密封するよう設けら
    れたものであることを特徴とする高周波集積回路。
  3. 【請求項３】 請求項２に記載の高周波集積回路におい
    て、 上記微小壁は絶縁体よりなることを特徴とする高周波集
    積回路。
  4. 【請求項４】 請求項３に記載の高周波集積回路におい
    て、 上記集積回路基板を貫通して該基板の裏面に至る直流信
    号インターフェース及び高周波信号インターフェースを
    さらに備えたことを特徴とする高周波集積回路。
  5. 【請求項５】 請求項２に記載の高周波集積回路におい
    て、 上記微小壁は導電体よりなり、 上記集積回路基板を貫通して該基板の裏面に至る直流信
    号インターフェース及び高周波信号インターフェース
    を、さらに備えたことを特徴とする高周波集積回路。
  6. 【請求項６】 請求項２に記載の高周波集積回路におい
    て、 上記微小壁は、下部絶縁体部と、上部導体部とからな
    り、 上記集積回路基板は、上記上部導体部とは絶縁された直
    流信号インターフェース及び高周波信号インターフェー
    スを有するものであることを特徴とする高周波集積回
    路。
  7. 【請求項７】 請求項６に記載の高周波集積回路におい
    て、 上記集積回路基板を貫通して該基板の裏面に至る直流信
    号インターフェース及び高周波信号インターフェースを
    さらに備えたことを特徴とする高周波集積回路。
  8. 【請求項８】 請求項２に記載の高周波集積回路におい
    て、 上記微小壁の，上記集積回路基板の表面側の直流信号イ
    ンターフェース及び高周波信号インターフェースと上記
    微小壁との接触部分は、絶縁体で形成され、 その他の領域の微小壁は、導電体で形成されていること
    を特徴とする高周波集積回路。
  9. 【請求項９】 請求項２に記載の高周波集積回路におい
    て、 上記微小壁は導電体よりなり、 上記集積回路基板は、その，該集積回路基板の表面側の
    直流信号インターフェース及び高周波信号インターフェ
    ースと上記微小壁との交差部分がエッチングで堀り込ま
    れ、 その堀り込まれた部分の上記集積回路基板表面に上記イ
    ンターフェース用の線路が形成され、 その上部に上記集積回路基板の表面と同一表面を有する
    よう絶縁体が形成された構造を有するものであることを
    特徴とする高周波集積回路。
  10. 【請求項１０】 請求項１に記載の高周波集積回路にお
    いて、 上記集積回路基板は、その半導体素子を含む領域が、他
    の領域より低く形成された凹部を有するものであること
    を特徴とする高周波集積回路。
  11. 【請求項１１】 請求項１０に記載の高周波集積回路に
    おいて、 上記凹部を有する集積回路基板と、 該集積回路基板上の上記凹部の周りに上記凹部を囲むよ
    う、該基板に対し垂直に、かつ一定の高さに設けられた
    微小壁とを備え、 上記微小フタは、該微小壁上に、該微小壁と上記凹部と
    により形成される，上記半導体素子を囲む空間を密封す
    るよう設けられたものであることを特徴とする高周波集
    積回路。
  12. 【請求項１２】 請求項１１に記載の高周波集積回路に
    おいて、 上記微小壁は絶縁体よりなることを特徴とする高周波集
    積回路。
  13. 【請求項１３】 請求項１２に記載の高周波集積回路に
    おいて、 上記集積回路基板を貫通して該基板の裏面に至る直流信
    号インターフェース及び高周波信号インターフェースを
    さらに備えたことを特徴とする高周波集積回路。
  14. 【請求項１４】 請求項１１に記載の高周波集積回路に
    おいて、 上記微小壁は、下部絶縁体部と、上部導体部とからな
    り、 上記集積回路基板は、上記上部導体部とは絶縁された直
    流信号インターフェース及び高周波信号インターフェー
    スを有するものであることを特徴とする高周波集積回
    路。
  15. 【請求項１５】 請求項１４に記載の高周波集積回路に
    おいて、 上記集積回路基板を貫通して該基板の裏面に至る直流信
    号インターフェース及び高周波信号インターフェース
    を、さらに備えたことを特徴とする高周波集積回路。
  16. 【請求項１６】 請求項１１に記載の高周波集積回路に
    おいて、 上記微小壁の，上記集積回路基板の表面側の直流信号イ
    ンターフェース及び高周波信号インターフェースと上記
    微小壁との接触部分は、絶縁体で形成され、 その他の領域の微小壁は、導電体で形成されていること
    を特徴とする高周波集積回路。
  17. 【請求項１７】 請求項１０に記載の高周波集積回路に
    おいて、 上記集積回路基板は、上記凹部の斜面に絶縁体を，該絶
    縁体の表面が上記集積回路基板と同一水平面になるよう
    に形成され、 上記微小フタは、上記表面側の直流信号インターフェー
    ス及び高周波信号インターフェースに接しないように、
    かつ上記凹部により形成される，上記半導体素子を囲む
    空間を密閉するよう、上記絶縁体に直接接着されている
    ことを特徴とする高周波集積回路。
  18. 【請求項１８】 請求項１０に記載の高周波集積回路に
    おいて、 上記集積回路基板を貫通して該基板の裏面に至る直流信
    号インターフェース及び高周波信号インターフェースを
    さらに備え、 上記微小フタは、上記凹部により形成される，上記半導
    体素子を囲む空間を密閉するよう、上記凹部の周りの上
    記集積回路基板上に直接接着されていることを特徴とす
    る高周波集積回路。
  19. 【請求項１９】 高周波集積回路の製造方法において、 集積回路基板上に、高周波集積回路を構成する半導体素
    子を形成する工程と、 上記集積回路基板上に、少なくともその上部の一部が導
    体よりなる微小壁と、この微小壁の開口を塞ぐ，導体よ
    りなる微小フタとを一体に形成する工程と、 上記一体に形成した微小壁，及び微小フタの接続部分
    を、上記微小壁の開口を塞ぐよう変形して封止する工程
    とを備えたことを特徴とする高周波集積回路の製造方
    法。
  20. 【請求項２０】 高周波集積回路の製造方法において、 各高周波集積回路を構成する複数の半導体素子を有する
    半導体ウエハを準備する工程と、 該ウエハ上に上記半導体素子を囲むよう，該基板に対し
    垂直に，かつ一定の高さに設けられた微小壁を形成する
    工程と、 該微小壁を形成した半導体ウエハ上に、上記各集積回路
    基板用の複数のフタ部が一体に形成されたフタ用基板を
    接着する工程と、 その後、上記ウエハ及びフタ用基板を各フタ付の集積回
    路基板に分割する工程とを備えたことを特徴とする高周
    波集積回路の製造方法。
  21. 【請求項２１】 高周波集積回路の製造方法において、 各高周波集積回路を構成する半導体素子を形成する部分
    に凹部を有する半導体ウエハを準備する工程と、 上記各凹部に上記回路を構成する半導体素子を形成する
    工程と、 上記ウエハ上に上記各集積回路基板用の複数のフタ部が
    一体に形成されたフタ用基板を接着する工程と、 その後、上記ウエハ及びフタ用基板を各フタ付の集積回
    路基板に分割する工程とを備えたことを特徴とする高周
    波集積回路の製造方法。
  22. 【請求項２２】 高周波集積回路の製造方法において、 各高周波集積回路を構成する半導体素子を形成する部分
    に凹部を有する半導体ウエハを準備する工程と、 該ウエハの各凹部に上記回路を構成する半導体素子を形
    成する工程と、 上記半導体素子が形成された該ウエハ上に上記半導体素
    子を囲むよう，該基板に対し垂直に，かつ一定の高さに
    設けられた微小壁を形成する工程と、 該微小壁を形成した半導体ウエハ上に、上記各集積回路
    基板用の複数のフタ部が一体に形成されたフタ用基板を
    接着する工程と、 その後、上記ウエハ及びフタ用基板を各フタ付の集積回
    路基板に分割する工程とを備えたことを特徴とする高周
    波集積回路の製造方法。
JP6204955A 1994-08-30 1994-08-30 高周波集積回路、及びその製造方法 Pending JPH0870061A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6204955A JPH0870061A (ja) 1994-08-30 1994-08-30 高周波集積回路、及びその製造方法
GB9516654A GB2292833B (en) 1994-08-30 1995-08-14 Microwave integrated circuit and method of fabricating microwave integrated circuit
DE19531975A DE19531975A1 (de) 1994-08-30 1995-08-30 Integrierte Mikrowellenschaltung und Verfahren zum Herstellen der integrierten Mikrowellenschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6204955A JPH0870061A (ja) 1994-08-30 1994-08-30 高周波集積回路、及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0870061A true JPH0870061A (ja) 1996-03-12

Family

ID=16499086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6204955A Pending JPH0870061A (ja) 1994-08-30 1994-08-30 高周波集積回路、及びその製造方法

Country Status (3)

Country Link
JP (1) JPH0870061A (ja)
DE (1) DE19531975A1 (ja)
GB (1) GB2292833B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683085B1 (ko) * 2002-04-17 2007-02-15 산요덴키가부시키가이샤 반도체 스위치 회로 장치 및 그 제조 방법
JP2007311685A (ja) * 2006-05-22 2007-11-29 Ricoh Co Ltd 素子の樹脂封止構造
US7652385B2 (en) 2007-07-26 2010-01-26 Nec Electronics Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20012450U1 (de) 2000-07-18 2000-11-23 ROSENBERGER Hochfrequenztechnik GmbH & Co. KG, 84562 Mettenheim Gehäuse für eine integrierte Schaltung
FR2900501B1 (fr) 2006-04-26 2008-09-12 Commissariat Energie Atomique Circuit integre au silicium fonctionnant en hyperfrequence et procede de fabrication
US9398694B2 (en) * 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2007911B (en) * 1977-10-12 1982-03-24 Secr Defence Methods of packaging microwave intergrated circuits and to microwave intergrated circiuted packages
JP3009788B2 (ja) * 1991-11-15 2000-02-14 日本特殊陶業株式会社 集積回路用パッケージ
JP2823461B2 (ja) * 1992-12-11 1998-11-11 三菱電機株式会社 高周波帯ｉｃ用パッケージ
US5557144A (en) * 1993-01-29 1996-09-17 Anadigics, Inc. Plastic packages for microwave frequency applications
WO1995015007A1 (en) * 1993-11-29 1995-06-01 Rogers Corporation Electronic chip carrier package and method of making thereof
JPH07211856A (ja) * 1994-01-12 1995-08-11 Fujitsu Ltd 集積回路モジュール
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683085B1 (ko) * 2002-04-17 2007-02-15 산요덴키가부시키가이샤 반도체 스위치 회로 장치 및 그 제조 방법
JP2007311685A (ja) * 2006-05-22 2007-11-29 Ricoh Co Ltd 素子の樹脂封止構造
US7652385B2 (en) 2007-07-26 2010-01-26 Nec Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
GB2292833A (en) 1996-03-06
GB2292833B (en) 1998-12-02
GB9516654D0 (en) 1995-10-18
DE19531975A1 (de) 1996-03-07

Similar Documents

Publication Publication Date Title
US5939784A (en) Shielded surface acoustical wave package
EP0110997A1 (en) Semiconductor device package
KR100541087B1 (ko) 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
US7351641B2 (en) Structure and method of forming capped chips
JP5323167B2 (ja) パッケージ
JP2008524836A (ja) 小型マイクロ波パッケージ及び該パッケージの製造方法
US20110103632A1 (en) Integrated acoustic horn and lead frame
JPH08288776A (ja) プラスチック封止ｓａｗ装置および方法
JP2002118192A (ja) 半導体装置およびその製造方法
US9922937B2 (en) Self-shielded die having electromagnetic shielding on die surfaces
JPH0629428A (ja) 半導体装置
KR101504871B1 (ko) 패키지
JP2009176930A (ja) 半導体装置およびその製造方法
JPH09312367A (ja) 高周波半導体装置
JP2861956B2 (ja) 高周波デバイスパッケージ及びその製造方法
JPH0870061A (ja) 高周波集積回路、及びその製造方法
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
JP3462806B2 (ja) 半導体装置およびその製造方法
JP2991168B2 (ja) 半導体装置およびその製造方法
JP3601462B2 (ja) 電子部品のパッケージ構造
JP2010034212A (ja) 高周波セラミックパッケージおよびその作製方法
JPS63299370A (ja) 高周波用半導体装置
JP5433242B2 (ja) 半導体パッケージ
JPH1174416A (ja) 半導体チップ用キャリア，半導体モジュール，半導体チップ用キャリアの製造方法，および半導体モジュールの製造方法
JP2762974B2 (ja) 半導体容器