JP2008532267A - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP2008532267A
JP2008532267A JP2007556088A JP2007556088A JP2008532267A JP 2008532267 A JP2008532267 A JP 2008532267A JP 2007556088 A JP2007556088 A JP 2007556088A JP 2007556088 A JP2007556088 A JP 2007556088A JP 2008532267 A JP2008532267 A JP 2008532267A
Authority
JP
Japan
Prior art keywords
lead
base layer
lead frame
semiconductor chip
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007556088A
Other languages
English (en)
Inventor
キ・ブン・スン
ジェ−ヒュン・アン
スン−スー・カン
スン−クン・キム
Original Assignee
エルジーマイクロン リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050015170A external-priority patent/KR100751484B1/ko
Priority claimed from KR1020050017744A external-priority patent/KR20060098577A/ko
Priority claimed from KR1020050022429A external-priority patent/KR100698247B1/ko
Priority claimed from KR1020060009105A external-priority patent/KR20070078643A/ko
Application filed by エルジーマイクロン リミテッド filed Critical エルジーマイクロン リミテッド
Publication of JP2008532267A publication Critical patent/JP2008532267A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

リードフレームが提供される。このリードフレームは、半導体チップと電気的に接続される複数のリードと；前記複数のリード上部に配置され、インナーリードの熱膨張係数と類似の材質で形成されるベース層と、前記ベース層と前記複数のリードとの間に配置され、前記複数のリードを固定させるとともに前記ベース層を前記リードに接着させる接着層とを備えるリードロックと；前記半導体チップと前記リードロックのベース層を電気的に接続させる少なくとも一つのラインと；を含む。バスバー領域をリードロックに取り替えることで、バスバー領域を除去して、リードフレームの小型化が可能であり、熱的安全性及び寸法安定性が優秀である。

Description

本発明はリードフレームに係り、より詳しくは小型化が可能であり、寸法安定性及び熱的安全性に優れたリードフレームに関するものである。
リードフレームは、半導体チップとともに、半導体パッケージを成す核心構成要素の一つであって、半導体パッケージの内部と外部を連結するリードの役目と半導体チップを支持する支持体の役目をする。
図１は従来のリードフレームを示す図である。
図１を参照すれば、従来のリードフレームは、記憶素子であるチップを搭載して静的状態に維持するチップパッド（Ｃｈｉｐ ｐａｄ）２と、チップを外部回路に連結するインナーリード（ｉｎｎｅｒ ｌｅａｄ）１及びアウターリード（ｏｕｔｅｒ ｌｅａｄ）６と、チップパッド２とインナーリード１間の領域に形成され、チップの電気的安全性及びチップの接地のためのバスバー４と、インナーリード１を固定させるために、接着剤で形成された複合フィルム形態のリードロック５とを備える。
前記従来のリードフレームは、半導体チップの接地のために、バスバー４の領域を確保しなければならないので、リードフレームの小型化に限界があり、バスバー４の領域によるダウンセット工程の際、インナーリード１などの変形の問題点が発生することになる。これを具体的に説明すれば、チップパッド２は、チップパッド２に実装される半導体チップとインナーリード１とのワイヤーボンディングの際、その高さを一定に維持するために、インナーリード１などが形成された領域よりチップパッド２の領域を低く形成することになる。この際、バスバー４が形成されたリードフレームは、バスバー４との高差を有するようにするために、チップパッド２の領域を二つ以上の段差に形成することになり、結果としてインナーリード１と半導体チップの高さが不均一に形成され、インナーリード１と半導体チップの電極間のワイヤーボンディングの際、高差によるインナーリード１の変形が頻繁に発生する問題点がある。
一方、リードフレームと半導体チップの接着の際には、容易な接着のために、高温環境が必要である。この際、リードフレームの上部に接着されるリードロックの熱膨張率とリードフレームの熱膨張率が互いに違うから、リードフレーム上にリードロック、つまり複合フィルムを接着して、リードフレームを固定した後、常温に戻る場合、リードフレームの寸法が複合フィルムによって正確に形成されなくなる。言い換えれば、リードフレームの熱膨張率が一般にリードロックを形成する複合、フィルムの熱膨張率に比べて高いから、高温で一層大きく膨張することになる。以後、リードフレームの上部に複合フィルム及び接着剤を接着して工程を完了した後、常温に戻る場合、リードフレームの熱収縮率と複合フィルムの熱収縮率が違って作用するから、複合フィルムとリードフレームとの間に歪み現象が発生することになる。このような現状の結果として、リードフレームがチップから離隔する現象が発生するか、リードフレーム間の離隔値が変わることになり、結果として半導体チップの不良が発生することになる問題点が発生する。
米国特許第５５４５８５０号明細書には、モールディング樹脂とリードロック間の接着力を向上させるために、金属層が含まれたリードロックを使用する技術構成が開示されているが、前記金属層は、ただモールディング樹脂との接着力を改善させることにより、リードロックとモールディング樹脂間の界面剥離を防止し、ワイヤーボンディングの際、リードロックとリードフレーム間の歪み現象を防止するだけで、前記金属層がグラウンド、パワー又はバスの役目をすることはできなかった。
米国特許第５５４５８５０号明細書
したがって、本発明はこのような問題点に鑑みてなされたもので、その目的は、リードロックとリードフレームの歪み現象がなく、リードロックがグラウンド、パワー及びバスの役目をして、別途にバスバーを備える必要がないので、小型化が可能であるリードフレームを提供することにある。
本発明は、前記目的を達成するために、半導体チップと電気的に接続される複数のリードと；前記複数のリード上部に配置され、インナーリードの熱膨張係数と類似の材質で形成されるベース層と、前記ベース層と前記複数のリードとの間に配置され、前記複数のリードを固定させるとともに前記ベース層を前記リードに接着させる接着層とを備えるリードロックと；前記半導体チップと前記リードロックのベース層を電気的に接続させる少なくとも一つのラインと；を含む、リードフレームが提供される。
本発明の一実施例によれば、前記ベース層の熱膨張係数は、前記インナーリードの熱膨張係数の±１０ｐｐｍ以内である。
本発明の他の実施例によれば、前記リードロックは、前記接着層と前記ベース層との間に絶縁層をさらに含む。
本発明のさらに他の実施例によれば、前記絶縁層は、前記接着層の一部を硬化させて製造される。
本発明のさらに他の実施例によれば、前記ベース層の少なくとも一側上には、前記ベース層と接続される前記ラインの接続を補強するためのメッキ層をさらに含む。
本発明のさらに他の実施例によれば、前記メッキ層の材質は銀（Ａｇ）である。
本発明の好ましい実施例によれば、前記リードフレームは、外部連結端子と、前記リードロックと前記外部連結端子を連結するラインとをさらに含むことができる。
本発明によるリードフレームによれば、バスバー領域をリードロックで取り替えることにより、バスバー領域を除去してリードフレームの小型化が可能であり、熱的安全性及び寸法安定性に優れるだけでなく、チップパッドのダウンセット工程の際、単層に形成することにより、インナーリードと半導体チップ間のワイヤーボンディングを従来より安定的に形成することができる。また、本発明によるリードフレームは、リードロックの上部に直接半導体チップを搭載することで、半導体チップの分散を図り、チップの放熱効果を達成することができ、チップの分散によるインナーリードの構造を中央集中型でない分散型に形成することができる。
本発明の前記及び他の目的、特徴及び利点は添付図面を参照する以降の詳細な説明からより明らかになろう。
以下、添付図面に基づいて本発明をより詳細に説明する。
図２及び図３は本発明の第１実施例によるリードフレームを示す図である。
図２及び図３を参照すれば、本発明の第１実施例によるリードフレームユニット１１は、搭載される半導体チップ（図示せず）を支持するチップパッド１２と、パッド１２を支持するタイバー（ｔｉｅ ｂａｒ）１３と、半導体チップの電極とワイヤーボンディングされるインナーリード１５と、半導体パッケージの組立ての後、印刷回路基板にソルダリングされるアウターリード（ｏｕｔｅｒ ｌｅａｄ）１６と、インナーリード１５とアウターリード１６間の境界部に形成されるダムバー（ｄａｍ−ｂａｒ）１７と、リードフレームユニット１１を支持する部分であって、半導体の組立ての際に案内機能を有し、最終には切断されて除去されるレール１８と、インナーリード１５の上部に形成され、インナーリード１５を固定させるとともに半導体チップとワイヤーボンディングによって連結されることができるリードロック２０と、半導体チップとリードロック２０が電気的に連結されるようにする一つ以上のライン３０とを備え、前記リードロック２０は、前記インナーリード１５の熱膨張係数と類似の熱膨張係数を有する材質で形成されるベース層２２と、前記ベース層２２及び前記複数のインナーリード１５間に配置され、前記複数のインナーリード１５を固定させるとともに、前記ベース層２２を前記リードに接着させる接着層２６とを備える。よって、本発明によるリードフレーム１１においては、半導体チップとリードロック２０が電気的に接続されるので、前記リードロックがグラウンド、パワー及びバスの役目をすることができる利点があり、前記ベース層２２の熱膨張係数が前記インナーリード１５の熱膨張係数と似ているので、ワイヤーボンディングなどの工程の際、熱による歪み現象を防止することができる。
図３は図２のII−II’の切断線に沿って取った断面図である。
図３を参照すれば、本発明で使用されるリードロック２０は、インナーリード１５の熱膨張係数と類似の熱膨張係数を有する材質で形成されたベース層２２と、前記ベース層２２の背面に塗布され、インナーリード１５を固定させる接着層２６とを備える。
前記ベース層２２は、インナーリード１５の熱膨張係数と類似の熱膨張係数を有する材質で形成される。インナーリード１５が電気伝導性の良い材質、例えば銅、アルミニウム及び銀などで製造される場合、インナーリード１５と熱膨張係数が似ている物質、又は同一物質、つまり銅、アルミニウム及び銀などで製造され、各インナーリード１５の上部に配置される。このようなベース層２２は帯状に製造され、各インナーリード１５の一部を覆うことになる。インナーリード１５が銅で形成される場合、例えば銅の熱膨張係数値が１６ｐｐｍであるので、ベース層２２の材質は、インナーリード１５の熱膨張係数の±１０ｐｐｍ以内の材質を選択して使用することができる。また、インナーリード１５は、チタン２２ｐｐｍ、銀１９．７ｐｐｍ、ステンレス１７ｐｐｍ、アルミニウム２３ｐｐｍなどで形成される場合、このような各材質の熱膨張係数の±１０ｐｐｍ範囲内の材質を選択することができる。前記ベース層２２の熱膨張係数が前記インナーリード１５の熱膨張係数の±１０ｐｐｍ範囲を超えれば、前記リードロック２０とインナーリード１５の接着工程が完了した後、常温に戻るとき、歪み現象が発生するおそれがある。
本発明に使用される接着層２６は、チップパッド１２から一定間隔で離隔したインナーリード１５の上部に一定厚さ及び幅で塗布され、インナーリード１５を固定させる役目をする。本発明の実施例による接着層２６は２５０〜４００℃程度の高温でも熱的変形又は亀裂が発生しなく、溶融による接着層２６の流れが発生しない材質であって、当業界で通常に使用されるものであれば、特別に制限されない。このような接着層２６は、ポリアクリロニトリル、ポリアクリル酸塩、ポリアクリロニトリル−ブタジエン−スチレン共重合体などの合成ゴム系樹脂及びその変形樹脂と、ビスフェノールＡ型エポキシ（Ｂｉｓｐｈｅｎｏｌ Ａ ｔｙｐｅ ｅｐｏｘｙ）樹脂、フェノールノボラックエポキシ樹脂（Ｐｈｅｎｏｌ ｎｏｖｏｌａｃ ｅｐｏｘｙ）などで形成され、液状タイプで形成されることができ、具体的にはビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型樹脂、フェノールノボラックエポキシ樹脂、テトラヒドロキシフェニルメタン型エポキシ樹脂、ノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、ポリアルコール・ポリエポキシ樹脂、ポリエポキシ樹脂、脂環式又はハロゲン化ビスフェノールなどのエポキシ樹脂を使用することができる。接着層２６は、エポキシ樹脂の外にも、天然ゴム、ポリイソプレン、ポリ−１，２−ブタジエン、ポリイソブテン、ポリブテンなどのエン類、ポリオキシエチレン、ポリオキシプロピレン、ポリビニルエチレンエチルなどが使用可能である。また、このような接着層２６には、使用者が要求する特性を有するように、多様な添加物が添加できる。このような添加物としては、合成ゴム系樹脂、硬化剤、柔軟剤、酸化防止剤、有機溶剤及びフィラーなどがある。ここで、接着層２６は、ベース層２２とインナーリード１５間の電気的接触が発生しないように、ベース層２２の背面全体に均一に塗布され、ベース層２２及び接着層２６をインナーリード１５に接着するときに発生する圧力を考慮し、ベース層２２とインナーリード１５が接触しないように、十分な厚さを有することが望ましい。ここで、接着層２６の十分な厚さは、半導体パッケージの大きさによるインナーリード１５の大きさ、ベース層２２の大きさ、及び接着層２６の接着時に供給される圧力と、接着環境、例えば周辺温度及び接着層２６の硬化速度などを考慮して実験的に形成されるので、その厚さが多様に変わることができる。よって、本発明の実施例による接着層２６の厚さは特定厚さに限定されなく、工程上の必要に応じて選択的に決定される。
図４は、本発明の一実施例によって、接着層２６とベース層２２間に絶縁層２５をさらに備えるリードフレームを示す。これは、図５に示すように、前記ベース層２２の上部にライン３０をワイヤーボンディングする工程において、外力によって前記ベース層２２の表面が陥没しながらインナーリード１５と前記ベース層２２間に電気的ショートが発生する危険性を防止する役目をし、前記絶縁層２５は一定強度以上を有するので、前記ベース層２２を支持して陥没を緩和させ、前記ライン３０のワイヤーボンディング性を改善させる役目もする。
本発明のさらに他の実施例によれば、前記絶縁層２５は前記接着層２６の一部を硬化させて製造するものであることができる。すなわち、前記絶縁層２５は前記接着層２６と同じ物質で形成され、熱硬化によって架橋された構造であることができる。この場合、前記絶縁層２５の製造は、まずベース層２２の下部に接着層２６を積層した後、熱硬化をさせる。この際、前記熱硬化温度及び時間は、前記絶縁層２５に要求される強度に応じて変動可能であり、一般に、約１００℃の温度で６〜４８時間硬化させることができる。ついで、前記絶縁層２５の下部に接着層２６をさらに積層する方式によって、リードロック２０を製造することができる。
このように、熱硬化可能な接着層２６用材質は特別に制限されるものではなく、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型樹脂、フェノールノボラックエポキシ樹脂、テトラヒドロキシフェニルメタン型エポキシ樹脂、ノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、ポリアルコール・ポリグリコール型エポキシ樹脂、ポリオレフィン型エポキシ樹脂、脂環式又はハロゲン化ビスフェノールなどのエポキシ樹脂などを使用することができる。
一方、前記添加物について具体的に説明すれば、合成ゴム系樹脂は、接着層２６に弾性を付与して接着力を向上させるために添加することができ、ポリアクリロニトリル（Ｐｏｌｙａｃｒｙｌｏｎｉｔｒｉｌｅ）などの材質が利用される。
硬化剤は、ベース層２２とインナーリード１５間の電気的接触を防止するように、ベース層２２の背面領域に分布する接着層２６をより早く硬化させるために添加することができ、接着層２６とインナーリード１５が互いに接触した後、インナーリード１５の迅速な固定のために添加することができる。
柔軟剤は、接着層２６の変性を改善して表面張力を緩和させるために添加することができ、このような柔軟剤としては、アミノシリコーン（Ａｍｉｎｏ Ｓｉｌｉｃｏｎｅ）系、アミドシリコーン（Ａｍｉｄｅ ｓｉｌｉｃｏｎｅ）系、エポキシシリコーン（Ｅｐｏｘｙ Ｓｉｌｉｃｏｎｅ）系などの材質が利用される。
有機溶剤は、接着層２６の粘度、工程性の改善のために添加することができる。このような有機溶剤は当業界で通常に使用されるものであれば特別に制限されないもので、例えばベンゼン、トルエン、キシレン、エチルベンゼン、ブチルベンゼン、クメン、メシチレン、ｐ−シメン、ジエチルベンゼン、ペンチルベンゼン、ジペンチルベンゼン、ドデシルベンゼン、２−メトキシエチルアルコール、２−エトキシエチルアルコール、１，４−ジオキサン、クロロベンゼン、ジクロロベンゼン、四塩化炭素、ニトロベンゼン、イソプロピルアルコール、γ−ブチルラクトン、メチルエチルケトン、酢酸メチル、酢酸エチル、酢酸プロピル、酢酸イソプロピル、酢酸ブチル、酢酸イソブチル、酢酸ｓｅｃ−ブチル、酢酸ペンチル、酢酸イソペンチル、酢酸ベンジル、プロピオン酸メチル、プロピオン酸エチル、プロピオン酸ブチル、プロピオン酸イソペンチル、トリクロロエチレン、ピリジンなどを挙げることができ、これらの２種以上を混合して利用することもできる。
フィラーは接着層２６の耐熱性及び絶縁性を向上させるために添加することができ、このようなフィラーとしては、シリカ、石英パウダー、アルミナ、炭酸カルシウム、酸化マグネシウム、ダイヤモンドパウダー、マイカ、カオリナイト、フッ素樹脂パウダー、シリコンパウダー、ポリイミドパウダー、ジルコンパウダーなどが使用される。このようなフィラーは単独で使用してもよいが、２種以上を混合して使用することもできる。フィラーの含有量は全固形分の７０重量％以内、望ましくは５〜４０重量％の範囲に設定される。含有量が７０重量％より多くなれば、加工時の粘度低下が生じ、さらに硬化後の接着力及び強度が低下するおそれがある。
酸化防止剤としては、ｔｅｒｔ−ブチルフェノール基を１分子中に３個以上有する高分子量のヒンダードフェノールを、全固形分の２０重量％以下含有することができる。具体的には、１，３，５−トリス（３、５−ジ−ｔ−ブチル−４−ヒドロキシベンジル）−ｓ−トリアジン−２，４，６−（１Ｈ，３Ｈ，５Ｈ）トリオン、１，１，３−トリス（２−メチル−４−ヒドロキシ−５−ｔ−ブチルフェニル）ブタン、テトラキス［メチレン（３、５−ジ−ｔ−ブチル−４−ヒドロキシヒドロシナメート］メタン、１，３，５−トリメチル−２，４，６−トリス（３，５−ジ−ｔ−ブチル−４−ヒドロキシベンジル）ベンゼンなどをあげることができる。
また、前記接着層２６には、接着層形成の反応を促進するために、全体組成物の５重量％以内の反応促進剤をさらに添加することもできる。前記反応促進剤は当業界で通常使用されるものであれば、特別に制限されなく、例えばメチルエチルケトンペルオキサイド、シクロヘキサンペルオキサイド、メチルペルオキサイドなどのペルオキサイド化合物を使用することができる。
本発明に使用されるベース層２２は半導体チップと電気的に接続される。すなわち、ベース層２２は、半導体チップの伝導領域又は特定電極と電気的に接続され、半導体チップとインナーリード１５間のワイヤーボンディングの際に必要な接地役目をする。このようなベース層２２は、銅、アルミニウム、銀、チタン、ステンレスなどの電気伝導性の良い金属性材質を選択することができる。
本発明の好ましい実施例によれば、前記ベース層２２の上部には、半導体チップとワイヤーボンディングの際、ボンディングの成功率を高め、ボンディングの堅固性を確保するために、図６に示すように、特定目的のために、第２金属層としてメッキ層２３を形成することができる。前記メッキ層２３は、半導体チップとベース層２２を連結するライン３０のワイヤーボンディングの際、ボンディング作業を容易にするとともに電気的接続を安定にする役目をする。このようなメッキ層２３の材質としては、融点が低く電気伝導性が高いものであれば、特別に制限されなく、例えば銀（Ａｇ）などを使用することができる。ここで、ベース層２２と連結されるライン３０は半導体チップの伝導領域及び半導体チップの特定電極と連結される。その後、ベース層２２を外部接地連結端子に連結して接地を安定化させるか、半導体チップの特定電極をテストするなどの作業を実施することができる。
前記ベース層２２と連結されるライン３０について具体的に説明すれば以下のようである。
本発明に使用される前記ライン３０は、ベース層２２と半導体チップを電気的に接続させ、ベース層２２を外部連結端子に電気的に接続させる。まず、ベース層２２と半導体チップを電気的に接続させるライン３０について説明すれば、チップパッド１２に半導体チップが搭載され、搭載された半導体チップとベース層２２をライン３０を介して連結する。この際、半導体チップとベース層２２を連結する方法は、従来のインナーリード１５と半導体チップの電極を連結する方法と同様な方法で連結することができる。この際、ライン３０は、チップパッド１２を支持するタイバー１３の領域側に形成することができる。また、前記ライン３０は半導体チップとベース層２２との間に一つ以上設置することで、この後の工程、例えば封止工程、リードフレームカッティング工程、リードフレームのプリント基板上の搭載工程などで発生する振動及び衝撃の際、ライン３０の破損による接地構造の断線を防止するようにする。ついで、ベース層２２と外部連結端子を連結するためのライン（図示せず）は、インナーリード１５と半導体チップ電極のワイヤーボンディング方法と同様な方法で外部連結端子とベース層２２を連結することができる。
一方、本発明によるリードフレームは、ベース層２２が図７のように充分に広く形成され、その上部に半導体チップが搭載される場合、搭載された半導体チップの各電極とベース層２２の周辺部に配列されたインナーリード１５を互いにワイヤーボンディングすることで、半導体チップの搭載個数を同一平面上で増加させることができる。従来には、半導体チップの上部に垂直にさらに他の半導体チップを搭載する方式を採択したが、半導体チップ上にさらに他の半導体チップを載せれば、ワイヤーボンディングが変形するなど、信頼性に問題が発生する可能性がある。しかし、本発明によれば、同一平面上に複数の半導体チップを搭載することができるので、このような問題を防止することができる。また、本発明によるリードフレームは、リードロックの上部に直接半導体チップを搭載することで、半導体チップの分散を図ってチップの放熱効果を達成することができ、チップの分散によるインナーリードの構造を中央集中型でない分散型に形成することができるという利点がある。
このような構造を有する本発明によるリードフレームは、リードロック２０を利用して、チップパッド１２上に搭載される半導体チップを接地させることで、特定のインナーリード１５と半導体チップを接地ラインで連結する場合に発生するインナーリード１５の損失を防止することができる。また、半導体チップの接地をより堅固にするために、従来技術ではインナーリード１５の端部を充分に大きくしてバスバーを形成したが、本発明では、バスバーの形成のために、チップパッド１２とインナーリード１５との間に形成されるバスバー領域の空間を除去することで、全体としてリードフレームを小型化させることができる。すなわち、バスバーの除去によって、チップパッド１２とインナーリード１５間の段差が容易に形成される。具体的に、チップパッド１２に搭載される半導体チップの電極は、インナーリード１５とのワイヤーボンディングの際、必要以上の高さに離隔される場合、ホンディングされるワイヤーに欠陷が発生することになる。これを防止するために、チップパッド１２の高さをインナーリード１５より低く形成することで、半導体チップ電極とインナーリード１５の高さを調節することになる。ここで、従来のリードフレームはバスバー領域を有するので、インナーリード１５及びバスバーの段差部をそれぞれ形成しなければならない。しかし、本発明の実施例によるリードフレームは、リードロック２０を利用してバスバーを取り替えることで、バスバー領域のための段差部形成過程が不要になる。一方、本発明によるリードフレームは、リードロックを使用して接地を除去することができるので、別のバスバーを使用する場合とは異なり、＋リードと−リード間の相互作用によるデンドライトの形成を抑制することができる効果もある。
また、本発明の一実施例によれば、ライン３０を使用してベース層２２と半導体チップ間を連結するために、ワイヤーボンディング、つまりステッチボンディング（Ｓｔｉｔｃｈ Ｂｏｎｄｉｎｇ）を行うことになる。言い替えれば、本発明のライン３０を形成する過程は、チップパッド１２に半導体チップを搭載した後、インナーリード１５とチップに形成された電極を連結するワイヤーボンディング工程中にライン３０を形成するようにプログラムすることになる。
このようなライン３０の形成過程を具体的に説明すれば、まず、インナーリード１５、ダウンセット工程によって搭載される半導体チップ、インナーリード１５が所定高さを有するように形成されたチップパッド１２などを備えるリードフレームを用意する段階と、インナーリード１５の上部にインナーリード１５を固定させるための接着層２６、及び接着層２６の上部に、インナーリード１５との電気的接触が除去されて電気伝導性を有する物質で形成されたベース層２２を有するリードロック２０を形成する段階と、チップパッド１２に半導体チップを搭載する段階と、搭載された半導体チップの電極とインナーリード１５とのワイヤーボンディングを実施する段階とを含み、ワイヤーボンディングの際、リードロック２０のベース層２２と半導体チップの伝導領域を電気的に接続させるライン３０を形成することになる。ここで、リードロック２０は一つ以上のインナーリード１５と電気的に接続され、接続されたインナーリード１５を外部連結端子に接続させることにより、追加に接地させることができる。
以上、本発明の一実施例によるリードフレームを一つの半導体チップが搭載されるものを例として説明したが、複数の半導体チップが積層されて実装される場合にも前述した方式と同様な方式でラインを形成することができる。これを具体的に説明すれば、本発明の実施例によるリードフレームに複数の半導体チップが積層されて搭載される場合、各半導体チップの伝導領域は、リードロックのベース層と連結されるラインを各半導体チップの伝導領域と接続されるように多数備えることにより、半導体チップを電気的に安定にすることができる。また、積層型半導体チップの場合には、ラインとリードフレームの一部を密封するエポキシ成形材料（ＥＭＣ）を使用することができ、このようなエポキシ成形材料は当業界で通常使用されるものであれば特別に制限されない。
リードフレームは、半導体チップとともに、半導体パッケージを成す核心構成要素の一つであって、半導体パッケージの内部と外部を連結するリードの役目と半導体チップを支持する支持体の役目をする。
したがって、本発明のリードフレームは、Ｄ−ＲＡＭ、Ｓ−ＲＡＭ及びフラッシュメモリ半導体などのメモリ半導体と、マイクロコンポーネント、ロジック、アナログ、個別素子及び光半導体などの非メモリ半導体の製造に使用することができる。
従来のリードフレームを示す図である。 本発明の一実施例によるリードフレームを示す図である。 図２のII−II’の切断線に沿って取った断面図である。 本発明の一実施例によるリードフレームの断面図である。 （ａ）は絶縁層がない場合に発生し得る陥没現象を示す図であり、（ｂ）は本発明の一実施例によって絶縁層を備える場合に陥没現象が発生しない状態を示す図である。 本発明の他の実施例によるリードフレームの断面図である。 本発明のさらに他の実施例によるリードフレームを示す図である。
符号の説明
１ インナーリード
２ チップパッド
４ バスバー
５ リードロック
１１ リードフレームユニット
１２ チップパッド
１５ インナーリード
１６ アウターリード
１７ ダムバー
１８ レール
２０ リードロック
２２ ベース層
２６ 接着層
３０ ライン

Claims (7)

  1. 半導体チップと電気的に接続される複数のリードと；
    前記複数のリード上部に配置され、インナーリードの熱膨張係数と類似の材質で形成されるベース層と、前記ベース層と前記複数のリードとの間に配置され、前記複数のリードを固定させるとともに前記ベース層を前記リードに接着させる接着層とを備えるリードロックと；
    前記半導体チップと前記リードロックのベース層を電気的に接続させる少なくとも一つのラインと；を含む、リードフレーム。
  2. 前記ベース層の熱膨張係数は、前記インナーリードの熱膨張係数の±１０ｐｐｍ以内であることを特徴とする、請求項１に記載のリードフレーム。
  3. 前記リードロックは、前記接着層と前記ベース層との間に絶縁層をさらに含むことを特徴とする、請求項１に記載のリードフレーム。
  4. 前記絶縁層は、前記接着層の一部を硬化させて製造されることを特徴とする、請求項３に記載のリードフレーム。
  5. 前記ベース層の少なくとも一側上には、前記ベース層と接続される前記ラインの接続を補強するためのメッキ層をさらに含むことを特徴とする、請求項１に記載のリードフレーム。
  6. 前記メッキ層の材質は銀（Ａｇ）であることを特徴とする、請求項５に記載のリードフレーム。
  7. 前記リードフレームは、外部連結端子と、前記リードロックと前記外部連結端子を連結するラインとをさらに含むことを特徴とする、請求項１に記載のリードフレーム。
JP2007556088A 2005-02-23 2006-02-23 リードフレーム Pending JP2008532267A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020050015170A KR100751484B1 (ko) 2005-02-23 2005-02-23 리드 락
KR1020050017744A KR20060098577A (ko) 2005-03-03 2005-03-03 리드 락
KR1020050022429A KR100698247B1 (ko) 2005-03-17 2005-03-17 리드 프레임
KR1020060009105A KR20070078643A (ko) 2006-01-27 2006-01-27 리드 프레임
PCT/KR2006/000636 WO2006091032A1 (en) 2005-02-23 2006-02-23 Lead frame

Publications (1)

Publication Number Publication Date
JP2008532267A true JP2008532267A (ja) 2008-08-14

Family

ID=36927637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007556088A Pending JP2008532267A (ja) 2005-02-23 2006-02-23 リードフレーム

Country Status (4)

Country Link
US (3) US20080157306A1 (ja)
JP (1) JP2008532267A (ja)
TW (1) TW200711080A (ja)
WO (1) WO2006091032A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103455A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006091032A1 (en) * 2005-02-23 2006-08-31 Lg Micron Ltd. Lead frame
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
JP2020047500A (ja) * 2018-09-20 2020-03-26 矢崎総業株式会社 端子嵌合構造

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299370A (ja) * 1987-05-29 1988-12-06 Shinko Electric Ind Co Ltd 高周波用半導体装置
JPH06224361A (ja) * 1993-01-27 1994-08-12 Hitachi Cable Ltd 多層リードフレーム，及びその製造方法
JPH0774304A (ja) * 1993-06-30 1995-03-17 Shinko Electric Ind Co Ltd リードフレームおよびこれを用いた半導体装置
JPH07115169A (ja) * 1993-10-15 1995-05-02 Shinko Electric Ind Co Ltd リードフレームおよびｔａｂテープ
JPH0897348A (ja) * 1994-09-29 1996-04-12 Kawasaki Steel Corp 集積回路
JPH08274245A (ja) * 1995-12-20 1996-10-18 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993017457A1 (en) * 1989-07-01 1993-09-02 Ryo Enomoto Substrate for mounting semiconductor and method of producing the same
JPH0496263A (ja) * 1990-08-03 1992-03-27 Dainippon Printing Co Ltd 半導体素子用リードフレームの製造方法
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
TW238419B (ja) * 1992-08-21 1995-01-11 Olin Corp
JP2586003Y2 (ja) 1993-07-19 1998-12-02 サンケン電気株式会社 半導体装置
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
KR970072356A (ko) 1996-04-03 1997-11-07 이대원 내부리드 고정수단이 개선된 리드프레임
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
JP2928190B2 (ja) * 1997-04-09 1999-08-03 九州日本電気株式会社 テーピングリードフレーム
JPH11345928A (ja) * 1998-06-03 1999-12-14 Hitachi Cable Ltd 半導体装置とその製造方法
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US20020100165A1 (en) * 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
KR100341518B1 (ko) 1999-09-02 2002-06-22 마이클 디. 오브라이언 반도체 패키지 제조용 리드 프레임
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
KR20010053792A (ko) * 1999-12-01 2001-07-02 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6791166B1 (en) * 2001-04-09 2004-09-14 Amkor Technology, Inc. Stackable lead frame package using exposed internal lead traces
KR100651576B1 (ko) 2004-07-09 2006-11-29 앰코 테크놀로지 코리아 주식회사 리드 고정용 리드락 테이프의 부착 방법
WO2006091032A1 (en) * 2005-02-23 2006-08-31 Lg Micron Ltd. Lead frame

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299370A (ja) * 1987-05-29 1988-12-06 Shinko Electric Ind Co Ltd 高周波用半導体装置
JPH06224361A (ja) * 1993-01-27 1994-08-12 Hitachi Cable Ltd 多層リードフレーム，及びその製造方法
JPH0774304A (ja) * 1993-06-30 1995-03-17 Shinko Electric Ind Co Ltd リードフレームおよびこれを用いた半導体装置
JPH07115169A (ja) * 1993-10-15 1995-05-02 Shinko Electric Ind Co Ltd リードフレームおよびｔａｂテープ
JPH0897348A (ja) * 1994-09-29 1996-04-12 Kawasaki Steel Corp 集積回路
JPH08274245A (ja) * 1995-12-20 1996-10-18 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103455A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20080157306A1 (en) 2008-07-03
US8198711B2 (en) 2012-06-12
WO2006091032A8 (en) 2006-11-30
TW200711080A (en) 2007-03-16
US8072054B2 (en) 2011-12-06
US20100219515A1 (en) 2010-09-02
US20100219520A1 (en) 2010-09-02
WO2006091032A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
US7834433B2 (en) Semiconductor power device
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
JP5847165B2 (ja) 半導体装置
US20050067719A1 (en) Semiconductor device and method for producing the same
TW200541085A (en) Packaged integrated circuit with MLP leadframe and method of making same
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
WO2011042982A1 (ja) 半導体装置の製造方法
US10522446B2 (en) Semiconductor device and manufacturing method of the same
US10262912B2 (en) Semiconductor device
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
JP2008532267A (ja) リードフレーム
JP2013135061A (ja) 半導体装置の製造方法
US10490485B2 (en) Semiconductor device
KR20170008023A (ko) 반도체 패키지 및 그의 제조 방법
JP2019102568A (ja) 半導体装置およびその製造方法
US8421214B2 (en) Semiconductor device and method for manufacturing a semiconductor device
US5849607A (en) Process for attaching a lead frame to a semiconductor chip
JP2008288566A (ja) 半導体装置
JP6064845B2 (ja) 半導体装置
CN100541776C (zh) 引线框架
KR101186882B1 (ko) 리드 프레임
JP2009231296A (ja) 放熱型多穿孔半導体パッケージ
KR20070078643A (ko) 리드 프레임
US20220293498A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JP2009044010A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904