JPH0897348A - 集積回路 - Google Patents

集積回路

Info

Publication number
JPH0897348A
JPH0897348A JP6235608A JP23560894A JPH0897348A JP H0897348 A JPH0897348 A JP H0897348A JP 6235608 A JP6235608 A JP 6235608A JP 23560894 A JP23560894 A JP 23560894A JP H0897348 A JPH0897348 A JP H0897348A
Authority
JP
Japan
Prior art keywords
conductive plate
lead
integrated circuit
lower conductive
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6235608A
Other languages
English (en)
Inventor
Naoyuki Sadahira
尚之 定平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP6235608A priority Critical patent/JPH0897348A/ja
Publication of JPH0897348A publication Critical patent/JPH0897348A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 従来の集積回路との互換性を保ちながら、配
列されるリードをより確実に保持する。 【構成】 断面図に示すように、リード5は、下方導電
板7と上方導電板8とに挟まれる。従って、複数の該リ
ード5の配列は良好に保持される。前記下方導電板7及
び前記上方導電板8において、これら間、又リード5に
対して、絶縁膜7b及び8bにて絶縁が保たれる。な
お、前記下方導電板7はグランドリード5Bへ接続さ
れ、前記上方導電板8は電源リード5Aへ接続される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パッケージに設けられ
た複数のリードにて、前記パッケージ内の集積回路チッ
プへの信号の入力、出力、あるいは電源の供給を行うよ
うにした集積回路に係り、特に、接着剤の利用をできる
だけ抑えながら、製品信頼性を向上させると共に、製造
能率をより向上することができる集積回路に関する。
【0002】
【従来の技術】電子機器の集積回路化は、その全体の小
型化や、信頼性の向上、消費電力の低減等の多くの利点
を有している。又、近年では、集積回路の集積度はより
向上されている。これに伴って、その集積回路のパッケ
ージに取り付けられるピン数も、より増大される傾向が
ある。
【0003】これに伴って、集積回路のパッケージに設
けられ、信号の入力、出力、あるいは電源の供給に用い
られるリードも、より微細なものとなってきている。こ
のように集積回路のリードが微細になると加工が困難に
なったり、パッケージへの組付けが困難になる。又、前
記リードがより細くなるとインダクタンスが増加するた
め、該リードを伝達する信号の速度が低下してしまった
り、該リードにて供給する電源の電圧が変動してしま
う。特に、近年の集積回路では、より高速化が図られ、
消費電力も増大されているため、このようなインダクタ
ンスの増大に関する点は大きな問題となる。
【0004】このため、集積回路のパッケージに設けら
れる複数のリードを、該パッケージ内で、電源又はグラ
ンドに接続される金属板の上面に、絶縁テープを用いて
配列することが行われている。このように電源又はグラ
ンドに接続される金属板に対して、電気的な絶縁を保ち
ながら前記リードを接近させることで、該リードのイン
ダクタンスを低減することが可能である。
【0005】例えば、図8に示されるような多数のリー
ド5を有するリードフレーム9の中央の集積回路チップ
配置部分の下面に、絶縁テープを介して金属板を積層す
る。なおこの図8において、多数のリード5は、内側の
リードフレーム枠9bと、外側のリードフレーム枠9a
とによって、一体に構成されている。又、前記リード5
を前記集積回路チップへボンディングし、所定のパッケ
ージに封止した後には、前記リードフレーム枠9a及び
9bは除かれる。
【0006】又、特開昭64−13755では、半導体
集積回路チップを搭載するパッケージ基台に設けられた
スルーホールにて、パッケージの裏面へと電源やグラン
ドの配線を導くようにしている。又、該パッケージの裏
面では、このように導き出された電源又はグランドに対
して、外部リードで接続するようにしている。該特開昭
64−13755では、このようにスルーホールを用い
ることで、電源配線をより短縮することができ、電源配
線のインダクタンスをより小さくすることができる。
【0007】
【発明が達成しようとする課題】しかしながら、前記図
8を用い前述したように前記リード5の金属板上へ絶縁
テープを介して配置した場合、接着剤自体や、接着剤に
含まれる不純物によって集積回路の信頼性が低下してし
まう。例えば、前記リード5の半導体集積回路チップへ
接続するボンディング部5aへと接着剤が付着してしま
うと、ボンディングの信頼性が低下してしまう。又、接
着剤に含まれる溶剤等の不純物によって、ボンディング
部分の接合が劣化してしまう。あるいは、接着剤そのも
のの劣化によって、パッケージへの封止以前に前記リー
ド5と前記金属板との接着力が低下してしまうと、前記
リード5の配置ズレ等によって集積回路の信頼性が低下
してしまう恐れもある。
【0008】一方、前記特開昭64−13755では、
パッケージの構造が極めて特殊なものとなってしまう。
このため、従来の集積回路との互換性が無くなってしま
うという問題がある。
【0009】本発明は、前記従来の問題点を解決するべ
くなされたもので、従来の集積回路との互換性を保ちな
がら、又、接着剤の利用をできるだけ抑えながら、製品
信頼性を向上させると共に、製造能率をより向上するこ
とができる集積回路を提供することを目的とする。
【0010】
【課題を達成するための手段】本発明は、パッケージに
設けられた複数のリードにて、前記パッケージ内の集積
回路チップへの信号の入力、出力、あるいは電源の供給
を行うようにした集積回路において、前記パッケージ内
に設けられ、中央に前記集積回路チップを搭載する下方
導電板と、該下方導電板上に配列される複数の前記リー
ドと、前記パッケージ内に設けられ、前記集積回路チッ
プを露出させると共に、前記リードの、前記集積回路チ
ップへ接続するためのボンディング部を露出させるため
のチップ部窓を有するリング状の上方導電板とを備える
と共に、前記下方導電板及び前記上方導電板には、それ
ぞれ、これら間で電気的に絶縁するため、又、前記リー
ドに対して電気的に絶縁するための絶縁膜が形成され、
又、前記下方導電板及び前記上方導電板が、電気的な絶
縁を保ちながら、2箇所以上で互いに接合され、更に、
前記下方導電板及び前記上方導電板が、それぞれ、電源
を供給する一対の互いに異なる前記リードに接続されて
いることにより、前記課題を達成したものである。
【0011】又、前記集積回路において、前記下方導電
板又は前記上方導電板の前記絶縁膜が、これに接続され
る前記リードとの接触部には形成されておらず、該接触
部が突起形状となっていることにより、前記課題を達成
すると共に、前記下方導電板及び前記上方導電板のそれ
ぞれの、互いに異なる電源を供給する一対の前記リード
への接続を、より容易に、又より確実に行えるようにし
たものである。
【0012】更に、前記集積回路において、前記下方導
電板又は前記上方導電板の前記絶縁膜が少なくとも印刷
工程を用いて形成されていることにより、前記課題を達
成すると共に、例えば前記絶縁膜の印刷パターンが細か
く複雑となったとしても、より容易に形成することがで
きるようにしたものである。
【0013】
【作用】本発明においては、特に、下方導電板と上方導
電板とを備える。又、これら一対の下方導電板と上方導
電板とによって、例えば前記図8に示されるような、前
記リードフレーム9とされた配列される複数の前記リー
ドを、上下から挟み込むようにしている。
【0014】前記下方導電板は、最終的には集積回路の
パッケージ内に設けられ、又、中央に前記集積回路チッ
プを搭載するものである。一方、前記上方導電板は、最
終的には前記パッケージ内に設けられ、又、その中央に
はチップ部窓と称する、前記下方導電板に搭載する前記
集積回路チップより大きな孔部を有する。
【0015】このチップ部窓は、前記上方導電板と前記
下方導電板とで前記リードを挟み込んだ際、前記下方導
電板へ搭載される前記集積回路チップを露出させる。
又、該チップ部窓は、前記リードの前記集積回路チップ
へ接続するためのボンディング部をも露出されるための
ものである。
【0016】なお、本発明においては、前記下方導電板
及び前記上方導電板には、それぞれ、これら間で電気的
に絶縁するよう配慮され、又、前記リードに対して電気
的に絶縁するよう配慮されている。即ち、これら下方導
電板及び上方導電板には、このような絶縁を保つため、
特に、絶縁膜が形成されている。具体的には、これら下
方導電板及び上方導電板にて前記リードを挟み込んだ際
の、これら下方導電板及び上方導電板それぞれの、互い
に対面する側の面に対して、前記絶縁膜が形成されてい
る。
【0017】更に、本発明においては、前記下方導電板
及び前記上方導電板を、前記リードを挟み込むようにし
ながら、又、その際電気的な絶縁を保ちながら、2箇所
以上で互いに接合するようにしている。このように接合
することで、所定のパッケージに封止する以前にも、前
記リードの配列状態を良好に保持することができる。
【0018】前記図8を用い前述したように、複数の前
記リード5は、2つの前記リード枠9a及び9bによっ
てその配列が保たれるように配慮されている。しかしな
がら、前記リード5は非常に微細であるため、本発明の
ように前記下方導電板及び前記上方導電板にて挟み込む
ことで、製造中、パッケージへの封止以前にも、前記リ
ード5の配列が乱れてしまうことをより確実に行うこと
ができる。
【0019】なお、本発明においては、前記下方導電板
及び前記上方導電板を、いずれも、導電性のある材質、
例えば金属板等を用いるようにしている。更に、本発明
においては、これら下方導電板及び上方導電板を、それ
ぞれ、電源を供給する一対の互いに異なる前記リードに
接続するようにしている。
【0020】具体的には、例えば電源が一対の電源線及
びグランド線にて供給される場合、前記下方導電板を前
記電源線に接続されるリードへ接続し、且つ、前記上方
導電板を前記グランド線に接続される前記リードへ接続
する。あるいは、このように一対の前記電源線及びグラ
ンド線にて電源が供給される場合、前記下方導電板を前
記グランド線に接続される前記リードに接続し、且つ、
前記上方導電板を前記電源線に接続される前記リードに
接続する。
【0021】本発明において、このようにこれら下方導
電板及び上方導電板をそれぞれ、電源を供給する一対の
互いに異なる前記リードに接続することで、これら下方
導電板及び上方導電板が製造工程中にも、帯電してしま
うことを防止することができる。これら下方導電板及び
上方導電板は、部材として比較的体積が大きいため、例
えば他の部位に対して未接続とした場合、静電気による
電荷が多く蓄えられてしまう恐れがあり、ESD(elec
trostatic discharge )の問題を生じてしまう。特に、
集積回路のパッケージとしてプラスチック等の、帯電し
易い材質を採用した場合、このようなESD抑制効果は
より重要であり、製造過程にある前記集積回路チップの
損傷をより低減することが可能である。
【0022】なお、このようにこれら下方導電板及び上
方導電板をそれぞれ、互いに異なる電源を供給する一対
の前記リードに接続することで、更には、前記リードに
おけるインダクタンス低減効果をも得ることができる。
例えば、前記リードのインダクタンスを低減すること
で、該リードにて入力あるいは出力される信号の伝達速
度を向上したり、該リードで供給される電源の電圧安定
性をより向上することが可能である。例えば、前述した
従来技術の如く前記リードを金属板の上面へのみ、絶縁
を保ちながら配列することに比べ、本発明の如く、2つ
の導電板で前記リードを挟み込んだ方が、前記リードの
インダクタンス低減効果はより大きいものである。
【0023】なお、本発明においては、2箇所以上で前
記下方導電板及び前記上方導電板を互いに接合するた
め、前記リードの配列状態をより確実に保つことができ
る。比較して、前述した従来技術のように、金属板の上
面へ配列された前記リードを接着剤や両面テープでの
み、配列状態を保持することに比べ、本発明によればよ
り確実に前記リードの配列状態を保つことができる。
【0024】又、本発明において前記下方導電板及び前
記上方導電板を、例えば接着剤にて、2箇所以上、例え
ば後述する実施例の図1〜3、5、6の符号7cや8c
の如く互いに接合したとしても、挟み込む前記リードに
は接着剤や両面テープ等を用いないように配慮すること
も可能である。この場合、前記リードのボンディング部
に対して、接着剤や両面テープの粘着剤等が付着する恐
れがないため、製品製造中の信頼性を向上することが可
能である。
【0025】又、例えば、この従来技術では、前記リー
ドを搭載する金属板上の接着面の接着力が部分的に劣化
してしまっても、劣化した部分の前記リードの保持が困
難となってしまう。比較して本発明では、複数の前記リ
ードを一括して挟み込むため、部分的に接着力の劣化が
あっても、個々の前記リードの配列の保持に対して特に
問題とはならない。従って製造能率の向上等を図ること
が可能である。
【0026】更に、本発明においては、用いる前記リー
ドは基本的に従来のものと同仕様とすることができる。
特に、集積回路のパッケージの外側部分については、従
来の仕様と同一とすることが可能である。従って、従来
の集積回路と、パッケージやリードやピンの互換性を保
つことは容易である。
【0027】以上説明したように、本発明によれば、従
来の集積回路との互換性を保ちながら、又、接着剤の利
用をできるだけ抑えながら、製品信頼性を向上させると
共に、製造能率をより向上することができる。
【0028】
【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。
【0029】図1は、本発明が適用された集積回路の第
1実施例に用いられる前記上方導電板の平面図である。
【0030】前記図1に示される前記上方導電板8に
は、導電性を有する金属板、具体的には銅板が用いられ
ている。又、該上方導電板8の中央には、チップ部窓8
dが設けられている。該チップ部窓8dは、パッケージ
内に封止する集積回路チップを露出させるためのもので
ある。更に、該チップ部窓8dは、このようにパッケー
ジ内に封止される集積回路チップと前記リードをボンデ
ィングワイヤで接続する際、該リードのボンディング部
を露出させるためのものである。
【0031】図2は、前記第1実施例に用いられる前記
下方導電板の平面図である。
【0032】前記図2に示す前記下方導電板7は、導電
性のある金属板、具体的には銅板が用いられている。該
下方導電板7の外形形状及び大きさは、前記上方導電板
8の外形形状及び大きさと同一となっている。又、該下
方導電板7の中央には、集積回路としてパッケージに封
止する集積回路チップが搭載される。
【0033】更に、該下方導電板7は、前記上方導電板
8と共に、配列される複数の前記リードを挟み込むよう
に接合される。この接合は、外形形状及び大きさが同一
のこれら下方導電板7及び上方導電板8それぞれの4
隅、即ち前記下方導電板7の4つの接合部7cと、前記
上方導電板8の4つの接合部8cを相互に接合する。具
体的には、これら接合部7cと8cとの間を、例えばエ
ポキシ樹脂の接着材等の、電気的に絶縁性のある接着剤
等で接合する。
【0034】更に、このようにこれら下方導電板7及び
上方導電板8を接合する際の内面側には、それぞれ、絶
縁膜が形成されている。この絶縁膜は、少なくとも印刷
工程を用いて形成されている。又、この絶縁膜は、これ
ら下方導電板及び上方導電板を接合する際、これら間で
電気的に絶縁するため、又、前記リードに対して電気的
に絶縁するためのものである。
【0035】図3は、本第1実施例における集積回路チ
ップ搭載時の上面図である。
【0036】この図3は、集積回路チップ7を前記下方
導電板7へ搭載した側から見た上面図である。又、この
図3の段階では、前記下方導電板7と前記上方導電板8
にて、前記図8に示した前記リードフレーム9の中央を
挟むように構成されている。
【0037】構成を順に説明すると本実施例において
は、まず、前記下方導電板7の前記絶縁膜が形成されて
いる側の面に、前記リードフレーム9を載せる。このリ
ードフレーム9は、前記図8に示したように前記リード
フレーム枠9aや9b等で複数の前記リード5が1つと
して構成され、配列されたものである。
【0038】この時、該下方導電板7の4つの前記接合
部7cの部分には、適量の接着剤が塗布される。この接
着剤は、前記下方導電板7へ載せられた前記リード5に
はかからないように塗布され、特に、前記リードのボン
ディング部5aから離れた箇所へ塗布される。このた
め、接着剤が前記リード5や、特に該リード5の前記ボ
ンディング部5aに対して、悪影響がないようにされて
いる。
【0039】次に、このように接着剤を塗布した後、前
記上方導電板8の前記絶縁膜が形成される面を前記下方
導電板7側へ対向させるように、塗布した接着剤にてこ
れら上方導電板8及び下方導電板7を接合する。このよ
うに接合することで、前記リードフレーム9として1つ
に構成される多数の前記リード5は、これら上方導電板
8及び下方導電板7と一体となる。又、前記上方導電板
8側の上面から見た場合、前記チップ部窓8bから、前
記集積回路チップ3を搭載する箇所が露出され、前記リ
ード5それぞれの前記ボンディング部5aが露出され
る。
【0040】又、配列された多数の前記リード5がこの
ように前記上方導電板8や前記下方導電板7と一体とさ
れると、前記リード5それぞれから、前記リードフレー
ム9の前記リードフレーム枠9aを除去したり、前記リ
ードフレーム枠9bを除去することも可能である。又、
このような一体となったものの取り扱い上の配慮、例え
ば該リード5の前記外部接続部5bが外部押力によって
損傷等してしまうことを防ぐため、後工程まで前記リー
ドフレーム枠9aや9bを残し、一体の前記リードフレ
ーム9のままとしてもよい。
【0041】又、前記上方導電板8及び前記下方導電板
7及び多数の前記リード5が一体とされた後、前記チッ
プ部窓8dから露出される前記下方導電板7の中央部へ
と、この図3に図示される如く、前記集積回路チップ3
を搭載する。更に、このように搭載した該集積回路チッ
プ3上のそれぞれのボンディングパッドを、対応する前
記リード5の前記ボンディング部5aへと、ボンディン
グワイヤにて接続する。
【0042】このボンディングの際、前記下方導電板7
及び前記上方導電板8についても、それぞれ、電源を供
給する一対の互いに異なる前記リード5に接続する。例
えば、前記上方導電板8を、電源線に接続される前記リ
ード5や、電源線へ接続される前記集積回路チップ3上
のボンディングパッドへ接続する。この場合、前記下方
導電板7については、グランド線に接続される前記リー
ド5や、グランド線に接続される前記集積回路チップ3
上のボンディングパッドへ接続する。
【0043】図4は、本第1実施例の集積回路のパッケ
ージ封止後の断面図である。
【0044】この図4においては、前記リード5の前記
ボンディング部5aを中心とした、該リード5の側方か
ら見た断面図となっている。又、この図4の段階では、
前記ボンディング部5aと、前記集積回路チップ3上の
対応するボンディングパッドとの間の、ボンディングワ
イヤ6による接続がなされている。更に、集積回路パッ
ケージ2の外側の前記リード5の屈曲形成もなされてい
る。
【0045】この図4において、前記下方導電板7の前
記上方導電板8側の面には、絶縁膜7bが形成されてい
る。又、前記上方導電板8の前記下方導電板7側の面に
は、絶縁膜8bが形成されている。又、これら下方導電
板7及び上方導電板8によって、前記リード5が挟ま
れ、保持されている。
【0046】更に、このように前記リード5を挟み、保
持する際、前記絶縁膜7b及び8bによって、前記下方
導電板7及び前記上方導電板8にあって、これら間で電
気的な絶縁が保持され、又、前記リード5に対して電気
的な絶縁が保持される。
【0047】以上説明したとおり、本第1実施例によれ
ば、前記図8に示した従来と同一の前記リードフレーム
9を用いて加工された集積回路を提供することが可能で
ある。本発明の特徴となる構成は、集積回路パッケージ
内にて主としてなされるものである。従って、該集積回
路のパッケージの外側については基本的に従来のものと
同一であり、互換性を保つことができる。
【0048】更に、本実施例においては、前記下方導電
板7と前記上方導電板8とを接合する際、前記接合部7
cや8cにのみ接着剤を用いているため、前記リード5
や、特に該リード5の前記ボンディング部5a等へ、接
着材が悪影響を及ぼす恐れが少ない。更に、本実施例に
おいては前記リード5それぞれが、上下から前記上方導
電板及び前記下方導電板7にて挟み込まれるため、相互
の配列状態を良好に保持することが可能である。従っ
て、製品信頼性や製造能率をより向上することが可能で
ある。
【0049】図5は、本発明が適用された集積回路の第
2実施例に用いられる上方導電板の平面図である。
【0050】この図5は、本第2実施例に用いられる前
記上方導電板8の平面図である。特に、前記下方導電板
に接合される側から見た平面図である。本第2実施例に
おいては、前記第1実施例と同様、前記上方導電板8は
銅板である。又、この上方導電板8は、前記接着部8c
を接着することで、前記下方導電板7と接合される。
【0051】この図5において、前記上方導電板8の前
記下方導電板7と接合される面では、リード接続部8a
が突出している。合計4つの前記リード接続部8aは、
前記図3に示す符号5Aの位置の前記リード5と接続さ
れる。本実施例において、符号5Aは、例えば電源線に
接続される電源リードとなっているため、前記上方導電
板8は電源線へ接続されることになる。
【0052】又、本第2実施例において、前記リード接
続部8aの部分を除き、前記上方導電板8の前記下方導
電板7へ対向する面には、スクリーン印刷等の、少なく
とも印刷工程を含む工程にて、前記絶縁膜8bが形成さ
れている。
【0053】なお、この図5に示す前記上方導電板8
は、前記図3の図示では裏返しで前記下方導電板7上へ
接合される。従って、この図5の平面図と前記図3の平
面図は裏返しの関係にある。又、この図5での前記リー
ド接続部8aの形状と、前記図3の前記電源リード5A
の形状とは、裏返しの関係にある。
【0054】図6は、本第2実施例に用いられる下方導
電板7の平面図である。
【0055】この図6においては、前記下方導電板7
の、特に、前記上方導電板8と対向する面側から見た平
面図が示されている。本第2実施例の前記下方導電板7
は、前記第1実施例と同様の銅板である。特に、本第2
実施例においては、図6のリード接続部7aで示される
如く、前記図3の符号5Bで示す前記リード5に接する
突起部が設けられている。このリード接続部7aは、本
第2実施例では、グランド線に接続されるリード、即ち
グランドリード5Bに接合される。従って、前記下方導
電板7については、前記集積回路チップ3ヘ電源を供給
するグランド線へ接続されることになる。
【0056】又、本第2実施例においては、前記リード
接続部7aの部分を除き、前記下方導電板7の前記上方
導電板への対向面に、前記絶縁膜7bが設けられてい
る。この絶縁膜7bは、例えばスクリーン印刷等で形成
されたものである。
【0057】図7は、本第2実施例の接合された前記下
方導電板、前記上方導電板及び前記リードの断面図であ
る。
【0058】この図7は、前記図4の矢印A側から見
た、接合された前記下方導電板7、前記上方導電板8、
及び、これら下方導電板7及び上方導電板8にて挟まれ
る複数の前記リード5の断面図である。この図7では、
説明の都合上、前記電源リード5Aと前記グランドリー
ド5Bとが接近して図示されている。
【0059】本第2実施例においては、前記電源リード
5Aは、前記上方導電板8の突出している前記リード接
続部8aに接続されている。この突出の度合は、前記絶
縁膜8bの厚さ、ないしは該厚さよりやや高いものであ
る。前記電源リード5Aと前記リード接着部8aとは、
例えば高温半田等にて接合される。
【0060】又、前記グランドリード5Bについては、
前記下方導電板7の突出している前記リード接続部7a
へ接続される。この突出の度合は、前記リード接続部8
aと同様、前記絶縁膜7bの厚さ、ないしは該厚さより
やや高いものである。これらグランドリード5Bとリー
ド接続部7aとは、例えば高温半田等にて接続される。
【0061】ここで、前記電源リード5A及び前記グラ
ンドリード5B以外の前記リード5については、前記絶
縁膜8b及び7bによって、前記上方導電板8に対して
電気的に絶縁されていると共に、前記下方導電板7に対
しても電気的に絶縁されている。なお、これら絶縁膜8
b及び7bは、絶縁被膜をスクリーン印刷等で塗布し、
形成したものである。
【0062】以上説明したように、本第2実施例につい
ても、前記第1実施例と同様の効果を得ることができ
る。更に、本第2実施例においては、前記下方導電板7
が前記リード接続部7aにて、より低い電気抵抗でより
良好に前記グランドリード5Bに接続されている。更
に、前記上方導電板8は前記リード接続部8aによっ
て、より低い電気抵抗で前記電源リード5Aへより良好
に接続されている。従って、本第2実施例については、
前記第1実施例に比べ、前記下方導電板7や前記上方導
電板8に関するインダクタンスがより良好に低減されて
いる。
【0063】なお、以上説明した前記第1実施例及び前
記第2実施例においては、前記絶縁膜7bや8bが、絶
縁被膜となる材料をスクリーン印刷で塗布し形成してい
る。しかしながら、本発明はこのようなものに限定され
るものではない。例えば、前記絶縁膜7bや8bは、酸
化膜、例えば前記下方導電板7や前記上方導電板8の表
面に形成される酸化膜であってもよい。
【0064】
【発明の効果】以上説明したように、本発明によれば、
従来の集積回路との互換性を保ちながら、又、接着剤の
利用をできるだけ抑えながら、製品信頼性を向上させる
と共に、製造能率をより向上することができるという優
れた効果を得ることができる。
【図面の簡単な説明】
【図1】本発明が適用された集積回路の第1実施例に用
いられる上方導電板の平面図
【図2】前記第1実施例に用いられる下方導電板の平面
【図3】前記第1実施例において、リードフレームと共
に前記上方導電板と前記下方導電板とを接合したときの
上面図
【図4】前記第1実施例におけるリードのボンディング
部を中心とした断面図
【図5】本発明が適用された集積回路の第2実施例に用
いられる上方導電板の平面図
【図6】前記第2実施例に用いられる下方導電板の平面
【図7】前記第2実施例の接合された前記上方導電板及
び前記下方導電板、又これらにて挟まれるリードの断面
【図8】従来から用いられるリードフレームの平面図
【符号の説明】
1…集積回路 2…集積回路パッケージ 3…集積回路チップ 5…リード 5a…リードのボンディング部 5b…外部接続部 5A…電源リード 5B…グランドリード 6…ボンディングワイヤ 7…下方導電板 7a…下方導電板のリード接続部 7b…下方導電板の絶縁膜 7c…下方導電板の接合部 8…上方導電板 8a…上方導電板のリード接続部 8b…上方導電板の絶縁膜 8c…上方導電板の接合部 8d…上方導電板のチップ部窓 9…リードフレーム 9a、9b…リードフレーム枠

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】パッケージに設けられた複数のリードに
    て、前記パッケージ内の集積回路チップへの信号の入
    力、出力、あるいは電源の供給を行うようにした集積回
    路において、 前記パッケージ内に設けられ、中央に前記集積回路チッ
    プを搭載する下方導電板と、 該下方導電板上に配列される複数の前記リードと、 前記パッケージ内に設けられ、前記集積回路チップを露
    出させると共に、前記リードの、前記集積回路チップへ
    接続するためのボンディング部を露出させるためのチッ
    プ部窓を有するリング状の上方導電板とを備えると共
    に、 前記下方導電板及び前記上方導電板には、それぞれ、こ
    れら間で電気的に絶縁するため、又、前記リードに対し
    て電気的に絶縁するための絶縁膜が形成され、 又、前記下方導電板及び前記上方導電板が、電気的な絶
    縁を保ちながら、2箇所以上で互いに接合され、 更に、前記下方導電板及び前記上方導電板が、それぞ
    れ、電源を供給する一対の互いに異なる前記リードに接
    続されていることを特徴とする集積回路。
  2. 【請求項2】請求項1において、 前記下方導電板又は前記上方導電板の前記絶縁膜が、こ
    れに接続される前記リードとの接触部には形成されてお
    らず、該接触部が突起形状となっていることを特徴とす
    る集積回路。
  3. 【請求項3】請求項1又は2において、 前記下方導電板又は前記上方導電板の前記絶縁膜が少な
    くとも印刷工程を用いて形成されていることを特徴とす
    る集積回路。
JP6235608A 1994-09-29 1994-09-29 集積回路 Pending JPH0897348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6235608A JPH0897348A (ja) 1994-09-29 1994-09-29 集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6235608A JPH0897348A (ja) 1994-09-29 1994-09-29 集積回路

Publications (1)

Publication Number Publication Date
JPH0897348A true JPH0897348A (ja) 1996-04-12

Family

ID=16988537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6235608A Pending JPH0897348A (ja) 1994-09-29 1994-09-29 集積回路

Country Status (1)

Country Link
JP (1) JPH0897348A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532267A (ja) * 2005-02-23 2008-08-14 エルジーマイクロン リミテッド リードフレーム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532267A (ja) * 2005-02-23 2008-08-14 エルジーマイクロン リミテッド リードフレーム
US8072054B2 (en) 2005-02-23 2011-12-06 Lg Micron Ltd. Lead frame
US8198711B2 (en) 2005-02-23 2012-06-12 Lg Micron Ltd. Lead frame

Similar Documents

Publication Publication Date Title
US5949135A (en) Module mounted with semiconductor device
US5734198A (en) Multi-layer lead frame for a semiconductor device
JP2546195B2 (ja) 樹脂封止型半導体装置
US6307255B1 (en) Multi-layer lead frame for a semiconductor device
JP2005203775A (ja) マルチチップパッケージ
JP2002135080A (ja) 弾性表面波装置及びその製造方法
JP2001156120A (ja) テープキャリア、テープキャリアの製造方法、およびパッケージの製造方法
JPH11122072A (ja) 弾性表面波装置
JPH0582977B2 (ja)
JPH0897348A (ja) 集積回路
JPH11191574A (ja) 半導体装置
JP2524482B2 (ja) Qfp構造半導体装置
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH01234296A (ja) Icカード
JP2596399B2 (ja) 半導体装置
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH047866A (ja) 混成集積回路装置
JPH1174400A (ja) Bga型半導体装置及びその製造方法
JPH0794670A (ja) 混成集積回路装置
JPH05152506A (ja) 半導体集積回路装置
JPS59189658A (ja) セラミツクパツケ−ジおよびその製造方法
JPH01108751A (ja) 集積回路装置
JPH07161903A (ja) 半導体装置
JPH0629453A (ja) 半導体装置
JPH0531839B2 (ja)