JPH07161903A

JPH07161903A - 半導体装置

Info

Publication number: JPH07161903A
Application number: JP5305245A
Authority: JP
Inventors: Naoya Toragai; 直也寅貝
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-12-06
Filing date: 1993-12-06
Publication date: 1995-06-23

Abstract

(57)【要約】【目的】この発明は、リードピンの足曲がりを防止す
ると共に基板への実装の信頼性を向上させることができ
る半導体装置を提供することを目的とする。【構成】リードピン１０が絶縁膜９を介して一対の導
電層７及び８が接着された２層構造を有し、リードピン
の先端部に一対の導電層７及び８が互いに逆方向に折り
曲げられた一対の折り曲げ部７ａ及び８ａが形成されて
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置に係り、
特にリードフレームにＩＣチップを搭載した半導体装置
に関する。

【０００２】

【従来の技術】図１２に従来の半導体装置の構造を部分
的に示す。リードフレーム３のダイパッド上にＩＣチッ
プ１が搭載されている。ＩＣチップ１の複数の電極パッ
ド２がそれぞれ対応するリードピン４の一端部に金属細
線５を介して電気的に接続されている。リードピン４の
他端部が露出するように、ＩＣチップ１、リードピン４
の一端部及び金属細線５がモールド樹脂６により封止さ
れている。リードピン４の他端部にはこの半導体装置の
実装時に図示しない基板と接着するための折り曲げ部４
ａが形成されている。

【０００３】リードピン４は互いに絶縁距離を隔てて配
列されると共に図示しない基板を介して外部回路に電気
的に接続され、これらリードピン４を介して外部回路と
ＩＣチップ１との間で信号の授受が行われる。

【０００４】ここで、従来の半導体装置の各部のサイズ
等をＳＯＰ（ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａ
ｇｅ）タイプの低消費２５６Ｋ−ＳＲＡＭを例にとって
説明する。リードピン４の厚さ０．１５ｍｍ、幅０．４
ｍｍ、モールド樹脂６から露出したリードピン４の長さ
１．７６５ｍｍ、ピン間距離１．２７ｍｍ、折り曲げ部
４ａの面積０．４ｍｍ²（１．０ｍｍ×０．４ｍｍ）、
ピン数２８、ＩＣチップ１の面積３９．３２ｍｍ
²（８．３３ｍｍ×４．７２ｍｍ）である。

【０００５】

【発明が解決しようとする課題】従来のＳＯＰタイプの
半導体装置では、上述したようにリードピン４が薄く弱
いために、モールド樹脂６から露出している部分のリー
ドピン４が容易に曲がってしまう、いわゆる「足曲が
り」が発生し易いという問題点があった。また、ＳＯＰ
タイプの半導体装置は、ＩＣソケットを用いずに基板上
に直接実装して使用されることが多いが、各リードピン
４の先端部の折り曲げ部４ａの面積が非常に小さいため
にリードピン４が基板に設けられたパッドに十分に接続
されない恐れがある。さらに、プロセス技術の進歩によ
り、チップサイズの縮小化が行われてＩＣチップが小さ
くなる一方、大容量化が進んでＩＣチップのピン数は増
加するためＩＣパッケージは大きくなるという問題点が
ある。

【０００６】また、ＩＣチップ１が複数の出力トランジ
スタを有する半導体装置では、図１２に示されるよう
に、ＩＣチップ１内において各出力トランジスタのＧＮ
Ｄ端子をアルミニウム配線１ａを介して特定のＧＮＤパ
ッド２ａに接続しておき、このＧＮＤパッド２ａにリー
ドピン４Ａを介して外部からＧＮＤレベルを取り入れて
いた。ここで、図１３に示されるように、出力トランジ
スタＴＡ、ＴＢ及びＴＣにＧＮＤパッド２ａ（Ｇ点）か
らアルミニウム配線１ａを介してＧＮＤレベルを取り入
れるものとする。各トランジスタＴＡ、ＴＢ及びＴＣの
ソース端子とアルミニウム配線１ａとの接点をそれぞれ
Ａ、Ｂ及びＣとし、ＡＢ間、ＢＣ間及びＣＧ間のアルミ
ニウム配線１ａの抵抗値をそれぞれｒ、各トランジスタ
ＴＡ、ＴＢ及びＴＣを流れる電流をｉとすると、アルミ
ニウム配線１ａによる電圧降下のために、接点Ａ、Ｂ及
びＣの電位は図１４に示すようにそれぞれ３ｉｒ、５ｉ
ｒ及び６ｉｒとなる。すなわち、これら接点Ａ、Ｂ及び
Ｃの電位はＧＮＤレベルから浮き上がり、このためＧＮ
Ｄノイズが発生するという問題点があった。

【０００７】この発明はこのような問題点を解消するた
めになされたもので、リードピンの足曲がりを防止する
ことのできる半導体装置を提供することを目的とする。
また、この発明は、基板への実装の信頼性を向上させる
ことができる半導体装置を提供することも目的としてい
る。さらに、この発明は、ＩＣパッケージの縮小化を図
ることができる半導体装置を提供することも目的とす
る。また、この発明は、ＧＮＤノイズを低減することが
できる半導体装置を提供することも目的としている。

【０００８】

【課題を解決するための手段】請求項１に記載の半導体
装置は、パッケージ本体から複数のリードピンが導出さ
れた半導体装置であって、各リードピンがそれぞれ絶縁
膜を介して一対の導電層が接着された多層構造を有する
と共にその先端部に一対の導電層が互いに逆方向に折り
曲げられた一対の折り曲げ部が形成されたものである。

【０００９】請求項２に記載の半導体装置は、信号用パ
ッド及びＧＮＤ用パッドを含む複数の電極パッドを有す
る半導体チップと、それぞれ絶縁膜を介して一対の導電
層が接着された多層構造を有すると共に一端部における
一方の導電層が半導体チップの対応する信号用パッドに
電気的に接続され且つ他方の導電層が半導体チップの対
応するＧＮＤ用パッドに電気的に接続された複数のリー
ドピンと、各リードピンの他端部が露出するように半導
体チップ及び複数のリードピンの一端部を封止するパッ
ケージ本体とを備えたものである。

【００１０】請求項３に記載の半導体装置は、パッケー
ジ本体から複数のリードピンが導出された半導体装置で
あって、各リードピンがそれぞれ絶縁膜を介して一対の
導電層が接着された多層構造を有すると共にその先端部
に一対の導電層が互いに逆方向に折り曲げられて互いに
長さの異なる一対の折り曲げ部が形成されたものであ
る。

【００１１】請求項４に記載の半導体装置は、パッケー
ジ本体から複数のリードピンが導出された半導体装置で
あって、各リードピンがそれぞれ絶縁膜を介して一対の
導電層が接着された多層構造を有すると共にその先端部
に一対の導電層が互いに逆方向に折り曲げられた一対の
折り曲げ部が形成され且つ一対の折り曲げ部が互いに前
記絶縁膜の厚さより大きな間隔で離間して配置されたも
のである。

【００１２】

【作用】請求項１の半導体装置においては、リードピン
を一対の導電層の間に絶縁膜を介在させた多層構造とす
ることによりリードピンの厚さがほぼ２倍となるため
に、一層の導電層のみで形成される場合に比べてリード
ピンが強化される一方、リードピンの端部に一対の折り
曲げ部が形成されているので、折り曲げ部が一つの場合
に比べて基板との接着面積が増加する。

【００１３】請求項２の半導体装置においては、多層構
造のリードピンの一方の導電層が半導体チップの信号用
パッドに電気的に接続され、他方の導電層が半導体チッ
プのＧＮＤ用パッドに電気的に接続されるため、ピン数
を増加させることなく、複数のリードピンを介して半導
体チップの複数のＧＮＤ用パッドに直接接地電位ＧＮＤ
が供給され、一つのＧＮＤ用パッドからＧＮＤ配線を介
して接地電位ＧＮＤを供給する場合に比べて、接地電位
ＧＮＤのレベルの浮き上がり等が起こりにくくなる。

【００１４】請求項３の半導体装置においては、多層構
造のリードピンの先端部に形成された一対の折り曲げ部
が互いに異なる長さを有している。このような構成とす
ることにより、リードピンの先端部に金型を当てて一対
の導電層を互いに逆方向に折り曲げる際に、まず先端部
が突き出た長い導電層を外側へ曲げ、次に短い導電層を
外側へ曲げることができるため、リードピンの端部に折
り曲げ部を容易に形成することができる。

【００１５】請求項４の半導体装置においては、多層構
造のリードピンの先端部に形成された一対の折り曲げ部
が互いに絶縁膜の厚さより大きな間隔で離間して配置さ
れているので、これらの折り曲げ部を接続するための基
板の一対のパッドを互いに離間して配置することがで
き、誤接触等を防止して一対の折り曲げ部をそれぞれ基
板上のパッドに確実に接着することができる。

【００１６】

【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。実施例１．図１にこの発明の実施例１に係る半導体装置
の構成を示す。表面に複数の電極パッド２が形成された
ＩＣチップ１がダイパッド３ａ上に搭載されている。ダ
イパッド３ａの周辺部には複数のリードピン１０が配置
されている。各リードピン１０は、一対の導電層７及び
８が絶縁膜９を介して互いに接着された多層構造を有し
ている。各リードピン１０のＩＣチップ１側の一端部で
は、一対の導電層７及び８が互いに平面的に離れて配置
されており、それぞれ金属細線５を介してＩＣチップ１
の対応する電極パッド２に電気的に接続されている。リ
ードピン１０の他端部が露出するように、ＩＣチップ
１、ダイパッド３ａ、リードピン１０の一端部及び金属
細線５がパッケージ本体となるモールド樹脂６により封
止されている。モールド樹脂６の外部に露出した多層構
造のリードピン１０はＬ字形に曲げられると共にその先
端部において一対の導電層７及び８が互いに逆方向に折
り曲げられて一対の折り曲げ部７ａ及び８ａが形成され
ている。

【００１７】リードピン１０のＩＣチップ１側の端部を
図２に示す。図２（ａ）の平面図に示されるように、リ
ードピン１０の途中から一対の導電層７及び８が互いに
平面的に離れて配置されているが、図２（ｂ）の側面図
に示されるように、これらの導電層７及び８は間に絶縁
膜９を介在させており、互いに高さが異なっている。図
２（ｃ）に示されるように、このような導電層７及び８
にそれぞれ金属細線５の一端がボンディングされる。

【００１８】ここで、ＳＯＰタイプの低消費２５６Ｋ−
ＳＲＡＭに適用した実施例１の半導体装置の各部のサイ
ズ及び材質等について述べる。リードピン１０の厚さ約
０．３０ｍｍ、幅０．４ｍｍ、モールド樹脂６から露出
したリードピン１０の長さ１．７６５ｍｍ、モールド樹
脂６から露出したリードピン１０のピン間距離１．２７
ｍｍ、ＩＣチップ１側の端部におけるピン間距離０．５
ｍｍ、折り曲げ部７ａの面積０．４ｍｍ²（１．０ｍｍ
×０．４ｍｍ）、ピン数２８、ＩＣチップ１の面積３
９．３２ｍｍ²（８．３３ｍｍ×４．７２ｍｍ）であ
る。また、絶縁膜９としてポリイミドテープの両面に接
着剤を塗布したものを用い、導電層７及び８の材料とし
て銅を用いた。

【００１９】すなわち、従来例として述べたＳＯＰタイ
プの低消費２５６Ｋ−ＳＲＡＭに比べて、リードピン１
０の厚さが２倍、正確には２倍の値に絶縁膜９の厚さ
（数μｍ〜数十μｍ）を加えた厚さとなり、これにより
リードピン１０の強度が向上している。

【００２０】この半導体装置は、図３に示されるよう
に、各リードピン１０の折り曲げ部７ａ及び８ａを基板
１１の対応するパッド１１ａ及び１１ｂにそれぞれハン
ダ等で接着することにより、基板１１に実装される。

【００２１】このように、リードピン１０を一対の導電
層７及び８と絶縁膜９とからなる多層構造としたので、
リードピン１０の強度が増し、足曲がりが効果的に防止
される。また、各リードピン１０の先端部に一対の折り
曲げ部７ａ及び８ａが形成されたので、基板１１との接
着面積が増加し、接着性が向上する。

【００２２】この実施例１の半導体装置の製造方法を図
４及び図５を参照して説明する。図４（ａ）に示される
ような第１の銅板４１を準備し、図４（ｂ）に示される
ように第１の銅板４１上の所定箇所に絶縁膜４２を接着
する。この絶縁膜４２は予め両面に接着剤が塗布されて
おり、後にリードピンとなる箇所に接着される。次に、
図４（ｃ）に示されるように第１の銅板４１を絶縁膜４
２と共にカットして外枠４３に連結されたダイパッド４
４及びリードピンの導電層４５を形成する。図４（ｄ）
に示されるような第２の銅板４６を準備し、図４（ｅ）
に示されるように第２の銅板４６をカットして第１の銅
板４１に対応する外枠４７及びリードピンの導電層４８
を形成する。この第２の銅板４６を第１の銅板４１の上
に重ねて絶縁膜４５の接着剤により接着する。このよう
にして、図４（ｆ）に示されるような多層構造のリード
フレーム４９が形成される。

【００２３】このリードフレーム４９のダイパッド４４
上にＩＣチップ１を搭載し、ＩＣチップ１の電極パッド
と対応する導電層４５及び４８とを金属細線を用いてワ
イヤボンディングした後、図示しないモールド金型を用
いてモールド樹脂６でＩＣチップ１等を樹脂封止する。
さらに、リードフレーム４９をカットして外枠４３及び
４７を除去する。このようにして形成された半導体装置
の断面を図５（ａ）に示す。ここで、モールド樹脂６の
外部に露出するリードピン５０の上層の導電層４８と下
層の導電層４５のうち一方が他方より突き出るように両
者の先端部に差を持たせておく。

【００２４】次に、図５（ｂ）に示されるように、多層
構造のリードピン５０の根元に金型５１を当接してリー
ドピン５０をＬ字形に折り曲げる。その後、図５（ｃ）
に示されるように、リードピン５０の一対の導電層４５
及び４８のうち先端部が突き出ている導電層４８の外側
に金型５２を当て、この状態で金型５３により導電層４
８の先端部を外側へ折り曲げる。このとき、導電層４８
は他方の導電層４５より突き出ているので、金型５３を
導電層４８の先端部に係合させて容易に導電層４８を折
り曲げることができる。さらに、図５（ｄ）に示される
ように、導電層４５の外側に金型５４を当て、この状態
で金型５５により導電層４５の先端部を導電層４８とは
逆方向に折り曲げる。このようにして、図５（ｅ）に示
されるように、各リードピン５０の先端部に互いに逆方
向に折り曲げられた一対の折り曲げ部４５ａ及び４８ａ
が形成される。

【００２５】実施例２．実施例２は、図６に示されるよ
うに、リードピン１０の導電層７及び８を多段にあるい
は緩やかに曲げることにより一対の折り曲げ部７ａ及び
８ａを互いに絶縁膜９の厚さより大きな間隔Ｄで離間さ
せて形成したものである。このような折り曲げ部７ａ及
び８ａを形成すれば、これら折り曲げ部７ａ及び８ａが
それぞれ接続される基板の一対のパッドを互いに離間し
て配置することができ、誤接触等のトラブルを防止して
折り曲げ部７ａ及び８ａを基板のパッドに確実に接着す
ることができる。

【００２６】実施例３．図７に実施例３に係る半導体装
置の内部を示す。多層構造のリードピン１０の一対の導
電層７及び８がそれぞれＩＣチップ１の対応する電極パ
ッド２に金属細線５により接続されている。リードピン
１０は多層構造を有しているので、例えば図７に示され
ている６個の電極パッド２により６種類の信号を扱う場
合には３本のリードピン１０を設ければよいことにな
る。

【００２７】これに対して、従来の半導体装置では、図
８に示されるように、各リードピン４が１枚の導電層の
みからなるので、６個の電極パッド２に対しては６本の
リードピン４が必要となる。すなわち、この実施例３に
よれば、複数の電極パッド２を有する同一のＩＣチップ
１に対し、従来の半分の本数のリードピン１０で従来の
半導体装置と同一の機能を行わせることが可能となる。
このため、ＩＣパッケージの縮小化を図ることができ
る。

【００２８】実施例４．図９に実施例４に係る半導体装
置の内部を示す。ＩＣチップ２１は、信号の入力あるい
は入出力を行うための複数の信号用電極パッド１２を有
すると共に各電極パッド２に隣接してＧＮＤ用電極パッ
ド２２を有している。そして、多層構造のリードピン１
０の一対の導電層７及び８のうち一方の導電層７が第１
の金属細線１５を介して対応する信号用電極パッド１２
に接続されると共に他方の導電層８が金属細線２５を介
して信号用電極パッド１２に隣接するＧＮＤ用電極パッ
ド２２に接続される。すなわち、各リードピン１０の一
対の導電層７及び８の一方が信号用に、他方がＧＮＤ用
に、それぞれ専用に使用される。このため、各ＧＮＤ用
電極パッド２２のレベルがＧＮＤレベルから浮き上がる
ことが防止され、ＧＮＤノイズを低減させることが可能
となる。

【００２９】実施例５．図１０は、×８構成のＤＲＡＭ
にこの発明を適用した実施例５に係る半導体装置の回路
を示す。１００はＩＣチップ、１０１はＩＣチップ１０
０上に設けられ且つ電源電位Ｖｃｃが印加される電源パ
ッド、１０２はチップ１００上に設けられ且つ読み出し
動作時に外部からのアドレス信号により選択されたメモ
リセルに記憶されていたデータに応じてＨレベルあるい
はＬレベルの電位が出力されるデータ出力パッド、１０
３はチップ１００上に設けられ且つ接地電位ＧＮＤが印
加されるＧＮＤパッドである。

【００３０】１０４は、チップ１００に形成され且つ読
み出し動作時にＨレベルとなる出力イネーブル信号ＯＥ
Ｍ及びアドレス信号により選択されたメモリセルに記憶
されていたデータに応じてＨレベル及びＬレベル、また
はＬレベル及びＨレベルとなるＤｉ及び／Ｄｉを受ける
ＮＡＮＤ回路１０４ａ、１０４ｂと、このＮＡＮＤ回路
１０４ａ、１０４ｂの出力を受けるインバータ１０４
ｃ、１０４ｄと、インバータ１０４ｃの出力をゲート電
極に受け且つ電源パッド１０１とデータ出力パッド１０
２との間に接続されたｎチャネルＭＯＳトランジスタか
らなる第１の出力トランジスタ１０４ｅと、インバータ
１０４ｄの出力をゲート電極に受け且つデータ出力パッ
ド１０２とＧＮＤパッド１０３との間に接続されたｎチ
ャネルＭＯＳトランジスタからなる第２の出力トランジ
スタ１０４ｆとで構成される出力バッファ回路である。

【００３１】１１０は、外部から電源電位Ｖｃｃが印加
され且つ金属細線５により電源パッド１０１に接続され
た導電層１１１と、外部から接地電位ＧＮＤが印加され
且つチップ１００に設けられたパッドとは接続されてい
ない導電層１１２とからなる電源ピンである。１２０は
金属細線５によりデータ出力パッド１０２に接続される
導電層１２１と、外部から接地電位ＧＮＤが印加され且
つ金属細線５によりＧＮＤパッド１０３に接続された導
電層１２２とからなるデータピンである。

【００３２】この実施例５に係る半導体装置の動作につ
いて説明する。まず、データ読み出しを行わない場合に
は、出力イネーブル信号ＯＥＭはＬレベルとなり、この
出力イネーブル信号ＯＥＭを受ける出力バッファ回路１
０４のＮＡＮＤ回路１０４ａ及び１０４ｂは共にＨレベ
ルの信号を出力し、この出力を受けるインバータ１０４
ｃ及び１０４ｄは共にＬレベルの信号を出力し、第１及
び第２の出力トランジスタ１０４ｅ及び１０４ｆは共に
非導通状態となる。これにより、データ出力パッド１０
２、金属細線５及びデータピン１２０の導電層１２１を
介して外部へ出力されるデータはハイインピーダンス状
態となる。

【００３３】データ読み出し時は、出力イネーブル信号
ＯＥＭはＨレベルとなる。ここで、メモリセルに記憶さ
れていたデータに対応した信号ＤｉがＨレベル且つ信号
／ＤｉがＬレベルであれば、出力バッファ回路１０４の
ＮＡＮＤ回路１０４ａはＬレベル、ＮＡＮＤ回路１０４
ｂはＨレベルの信号を出力し、これを受けるインバータ
１０４ｃ及び１０４ｄはそれぞれＨレベル及びＬレベル
の信号を出力し、第１の出力トランジスタ１０４ｅは導
通状態、第２の出力トランジスタ１０４ｆは非導通状態
となる。これにより、電源パッド１０１とデータ出力パ
ッド１０２とが導通し、金属細線５及びデータピン１２
０の導電層１２１を介して外部にＨレベルのデータが出
力される。

【００３４】逆に、信号ＤｉがＬレベル且つ信号／Ｄｉ
がＨレベルであれば、出力バッファ回路１０４のＮＡＮ
Ｄ回路１０４ａはＨレベル、ＮＡＮＤ回路１０４ｂはＬ
レベルの信号を出力し、これを受けるインバータ１０４
ｃ及び１０４ｄはそれぞれＬレベル及びＨレベルの信号
を出力し、第１の出力トランジスタ１０４ｅは非導通状
態、第２の出力トランジスタ１０４ｆは導通状態とな
る。これにより、ＧＮＤパッド１０３とデータ出力パッ
ド１０２とが導通し、金属細線５及びデータピン１２０
の導電層１２１を介して外部にＬレベルのデータが出力
される。

【００３５】この実施例５に係る半導体装置では、デー
タピン１２０において、データ出力パッド１０２に接続
された導電層１２１と外部から接地電位ＧＮＤが印加さ
れる導電層１２２とが薄い絶縁層を挟んでコンデンサを
形成するために、導電層１２１から出力されるデータが
ＨレベルからＬレベルへ変化する際に、ゆっくりと立ち
上がるので、アンダーシュート及び出力リンギングが起
こりにくくなる。

【００３６】また、各出力バッファ１０４における第２
の出力トランジスタ１０４ｆのソース電極はそれぞれ対
応したＧＮＤパッド１０３に接続されている。このた
め、図１３に示したように、一つのＧＮＤパッド２ａか
ら延びるＧＮＤ配線１ａに共通して接続された複数のト
ランジスタのうち、ＧＮＤパッド２ａから離れて接続さ
れるトランジスタに印加される接地電位ＧＮＤのレベル
が浮き上がるという問題が解消される。

【００３７】さらに、電源電位Ｖｃｃの急激な立ち上が
りあるいは立ち下がりを防止する等の目的で、図１１に
示すように、半導体装置の電源ピンとＧＮＤとの間にコ
ンデンサＣを外付けすることが行われるが、この実施例
５では電源ピン１１０において電源電位Ｖｃｃが印加さ
れる導電層１１１と接地電位ＧＮＤが印加される導電層
１１２とが薄い絶縁層を挟んでコンデンサを形成してい
るので、新たにコンデンサＣを電源ピン１１０に外付け
する必要がなくなる。

【００３８】実施例６．各リードピン１０の一対の導電
層７及び８をＩＣチップ１の同一の電極パッド２に接続
することもできる。この場合、一対の導電層７及び８は
互いに同一の信号を扱うことになり、一対の折り曲げ部
７ａ及び８ａは基板上の同一のパッドあるいは同一の信
号を扱う一対のパッドに接着される。このようにすれ
ば、従来の構造の半導体装置とパッケージサイズは同一
であるが、各リードピン１０が補強され且つ基板との接
着面積が増加した半導体装置が形成される。

【００３９】

【発明の効果】以上説明したように、請求項１に記載の
半導体装置は、パッケージ本体から複数のリードピンが
導出された半導体装置であって、各リードピンがそれぞ
れ絶縁膜を介して一対の導電層が接着された多層構造を
有すると共にその先端部に一対の導電層が互いに逆方向
に折り曲げられた一対の折り曲げ部が形成されているの
で、リードピンの足曲がりを効果的に防止することがで
きると共に基板との接着面積を増加させることができ
る。また、ＩＣパッケージの縮小化を図ることができ
る。

【００４０】請求項２に記載の半導体装置は、信号用パ
ッド及びＧＮＤ用パッドを含む複数の電極パッドを有す
る半導体チップと、それぞれ絶縁膜を介して一対の導電
層が接着された多層構造を有すると共に一端部における
一方の導電層が半導体チップの対応する信号用パッドに
電気的に接続され且つ他方の導電層が半導体チップの対
応するＧＮＤ用パッドに電気的に接続された複数のリー
ドピンと、各リードピンの他端部が露出するように半導
体チップ及び複数のリードピンの一端部を封止するパッ
ケージ本体とを備えているので、ＧＮＤノイズを低減さ
せることができる。

【００４１】請求項３に記載の半導体装置は、パッケー
ジ本体から複数のリードピンが導出された半導体装置で
あって、各リードピンがそれぞれ絶縁膜を介して一対の
導電層が接着された多層構造を有すると共にその先端部
に一対の導電層が互いに逆方向に折り曲げられて互いに
長さの異なる一対の折り曲げ部が形成されているので、
リードピンの他端部に折り曲げ部を容易に形成すること
ができる。

【００４２】請求項４に記載の半導体装置は、パッケー
ジ本体から複数のリードピンが導出された半導体装置で
あって、各リードピンがそれぞれ絶縁膜を介して一対の
導電層が接着された多層構造を有すると共にその先端部
に一対の導電層が互いに逆方向に折り曲げられた一対の
折り曲げ部が形成され且つ一対の折り曲げ部が互いに前
記絶縁膜の厚さより大きな間隔で離間して配置されてい
るので、半導体装置のリードピンの折り曲げ部を基板の
パッドに確実に接着することができる。

【図面の簡単な説明】

【図１】この発明の実施例１に係る半導体装置を示す斜
視図である。

【図２】図１の半導体装置のリードピンの先端部を示
し、（ａ）は平面図、（ｂ）はボンディング前の側面
図、（ｃ）はボンディング後の側面図である。

【図３】図１の半導体装置を基板に実装した状態を示す
斜視図である。

【図４】図１の半導体装置の製造方法を工程順に示す図
である。

【図５】図１の半導体装置のリードピンの曲げ工程を示
す図である。

【図６】実施例２に係る半導体装置のリードピンの先端
部を示す側面図である。

【図７】実施例３に係る半導体装置の内部を示す部分平
面図である。

【図８】実施例３と対比される従来の半導体装置の内部
を示す部分平面図である。

【図９】実施例４に係る半導体装置の内部を示す部分平
面図である。

【図１０】実施例５に係る半導体装置の内部を示す部分
平面図である。

【図１１】従来の半導体装置の電源端子にコンデンサを
外付けした状態を示す図である。

【図１２】従来の半導体装置を示す部分斜視図である。

【図１３】半導体装置の出力トランジスタ部分を示す回
路図である。

【図１４】図１１の回路図の各点における電位を示すグ
ラフである。

【符号の説明】

１、２１、１００ＩＣチップ２電極パッド５金属細線６モールド樹脂７、８、４５、４８、１１１、１１２、１２１、１２２
導電層９、４２絶縁膜１０、５０リードピン１２信号用電極パッド１５第１の金属細線２２ＧＮＤ用電極パッド２５第２の金属細線７ａ、８ａ、４５ａ、４８ａ折り曲げ部１０１電源パッド１０２データ出力パッド１０３ＧＮＤパッド１１０電源ピン１２０データピン

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年３月１１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】ここで、ＳＯＰタイプの低消費２５６Ｋ−
ＳＲＡＭに適用した実施例１の半導体装置の各部のサイ
ズ及び材質等について述べる。リードピン１０の厚さ約
０．３０ｍｍ、幅０．４ｍｍ、モールド樹脂６から露出
したリードピン１０の長さ１．７６５ｍｍ、モールド樹
脂６から露出したリードピン１０のピン間距離１．２７
ｍｍ、ＩＣチップ１側の端部におけるピン間距離０．５
ｍｍ、折り曲げ部７ａの面積０．４ｍｍ²（１．０ｍｍ
×０．４ｍｍ）、ピン数２８、ＩＣチップ１の面積３
９．３２ｍｍ²（８．３３ｍｍ×４．７２ｍｍ）であ
る。また、絶縁膜９としてポリイミドテープの両面に接
着剤を塗布したものを用い、導電層７及び８の材料とし
て鉄ニッケル合金（４２Ａｌｌｏｙ）を用いた。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２２

【補正方法】変更

【補正内容】

【００２２】この実施例１の半導体装置の製造方法を図
４及び図５を参照して説明する。図４（ａ）に示される
ような第１の鉄ニッケル合金板４１を準備し、図４
（ｂ）に示されるように第１の鉄ニッケル合金板４１上
の所定箇所に絶縁膜４２を接着する。この絶縁膜４２は
予め両面に接着剤が塗布されており、後にリードピンと
なる箇所に接着される。次に、図４（ｃ）に示されるよ
うに第１の鉄ニッケル合金板４１を絶縁膜４２と共にカ
ットして外枠４３に連結されたダイパッド４４及びリー
ドピンの導電層４５を形成する。図４（ｄ）に示される
ような第２の鉄ニッケル合金板４６を準備し、図４
（ｅ）に示されるように第２の鉄ニッケル合金板４６を
カットして第１の鉄ニッケル合金板４１に対応する外枠
４７及びリードピンの導電層４８を形成する。この第２
の鉄ニッケル合金板４６を第１の鉄ニッケル合金板４１
の上に重ねて絶縁膜４５の接着剤により接着する。この
ようにして、図４（ｆ）に示されるような多層構造のリ
ードフレーム４９が形成される。

Claims

【特許請求の範囲】

【請求項１】パッケージ本体から複数のリードピンが
導出された半導体装置であって、各リードピンがそれぞれ絶縁膜を介して一対の導電層が
接着された多層構造を有すると共にその先端部に一対の
導電層が互いに逆方向に折り曲げられた一対の折り曲げ
部が形成されたことを特徴とする半導体装置。
【請求項２】信号用パッド及びＧＮＤ用パッドを含む
複数の電極パッドを有する半導体チップと、それぞれ絶縁膜を介して一対の導電層が接着された多層
構造を有すると共に一端部における一方の導電層が前記
半導体チップの対応する信号用パッドに電気的に接続さ
れ且つ他方の導電層が前記半導体チップの対応するＧＮ
Ｄ用パッドに電気的に接続された複数のリードピンと、各リードピンの他端部が露出するように前記半導体チッ
プ及び前記複数のリードピンの一端部を封止するパッケ
ージ本体とを備えたことを特徴とする半導体装置。
【請求項３】パッケージ本体から複数のリードピンが
導出された半導体装置であって、各リードピンがそれぞれ絶縁膜を介して一対の導電層が
接着された多層構造を有すると共にその先端部に一対の
導電層が互いに逆方向に折り曲げられて互いに長さの異
なる一対の折り曲げ部が形成されたことを特徴とする半
導体装置。
【請求項４】パッケージ本体から複数のリードピンが
導出された半導体装置であって、各リードピンがそれぞれ絶縁膜を介して一対の導電層が
接着された多層構造を有すると共にその先端部に一対の
導電層が互いに逆方向に折り曲げられた一対の折り曲げ
部が形成され且つ一対の折り曲げ部が互いに前記絶縁膜
の厚さより大きな間隔で離間して配置されたことを特徴
とする半導体装置。