KR100320729B1

KR100320729B1 - 반도체칩 모듈 및 그 제조방법

Info

Publication number: KR100320729B1
Application number: KR1019990022933A
Authority: KR
Inventors: 밍-퉁 센
Original assignee: 밍-퉁 센
Priority date: 1999-06-18
Filing date: 1999-06-18
Publication date: 2002-01-19
Also published as: KR20010002883A

Abstract

반도체 칩 모듈(4)은 제1 및 제2 반도체 칩(40,6)과 유전막층(5)을 포함한다. 제1 반도체 칩(40)은 상부에 제1접착 패드(41)가 제공된 패드 장착면(42)을 갖는다. 유전막 층(5)은 서로 대향하는 제1 및 제2 접착면(50, 51)을 갖는다. 제1 접착면(50)은 제1 반도체칩(40)의 패드 장착면(42)에 접착된다. 유전막층(5)에는 제1접착패드(41)와 일치하는 위치에 홀(52)이 형성되어 있어, 상기 접착 패드를 노출시킨다. 각 홀(52)은 벽(5)에 의해 한정되며, 이 벽은 제1접착패드(41)중 일치된 패드와 함께 접촉수납공간을 형성한다. 도전접촉부(54, 54', 54')가 각각 접촉수납공간에 놓인다. 제2 반도체칩(6)은 유전막층(5)의 제2접착면(51)상에 접착되는 칩장착면(61)을 갖는다. 칩장착면(61)에는 도전접촉부(54, 54', 54')에 접착되는 제2접착패드(60)가 제공되어있어, 제1접착패드(41)와 전기적인 접속을 설정해준다. 이와같은 반도체칩모듈(4)을 제조하는 방법 또한 기술되어 있다.

Description

반도체칩 모듈 및 그 제조방법{SEMICONDUCTOR CHIP MODULE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체칩 모듈 및 그 제조방법에 관한 것으로, 보다 특별하게는 반도체 칩들간의 신호전송경로가 비교적 짧으며, 비교적 작은 회로기판 공간을 차지하는 반도체칩 모듈에 관한 것이다.

고속 프로세서칩으로의 빠른 진전 추세에 따라, 주변 메모리칩으로의 신호억세스를위한 허용가능한 시간지연은 점점 더 짧아지고 있다. 그러므로, 설계자가 프로세서칩과 주변메모리칩간의 신호 전송경로를 짧게하는 방법을 찾는것은 절대적으로 필요한 사항이다. 다른 한편으로, 대규모 용량의 메모리에 대한 수요의 증대에 따라, 기판상에서의 메모리칩의 수가 증대되고 있다. 그러나, 기판의 영역이 제한되어있다. 따라서, 어떻게하면 이와같은 기판의 제약조건에 최소의 영향을 주면서 많은수의 메모리칩을 하나의 기판상에 합체시킬수 있는가 하는것은 설계자들의 주된 관심사이다.

그러므로, 본 발명의 주된 목적은 반도체 칩들간의 신호전송경로를 짧게함으로써 시간지연을 최소화 할 수 있는 반도체칩 모듈 및 그 제조방법을 제공하는 것이다.

본 발명의 다른 목적은 회로기판 크기의 실질적인 증대를 필요로함이없이 많은수의 메모리칩을 회로기판상에 합체시킬수 있는 반도체칩 모듈 및 그 제조방법을 제공하는 것이다.

본 발명의 한 양상에 따르면, 반도체칩 모듈은

복수의 제1 접착패드가 그 위에 제공된 패드장착면을 갖는 제1 반도체칩을 구비하고;

서로 대향하는 제1 및 제2 접착면을 갖는 유전막 층을 구비하며, 여기서 상기 제1 접착면은 제1 반도체칩의 패드장착면에 접착되고, 상기 유전막층에는 상기제1 접착패드와 일치하는 위치에 복수의 홀이 형성되어 있어 상기 제1 접착패드를 노출시키며, 상기 복수의 홀 각각은 벽으로 한정되며, 상기 벽은 상기 제1접착패드중 일치하는 패드와 함께 접촉수납공간들을 형성하며;

상기 접촉수납공간들에 각각 위치되는 복수의 도전접촉부를 구비하고; 그리고

상기 유전막층의 제2접촉면에 접착되는 칩장착면을 갖는 제2 반도체칩을 구비하고, 상기 칩장착면에는 상기 도전접촉부들에 접촉되는 제2 접착패드가 제공되어 상기 제1접착패드와 전기적인 결합을 설정한다.

본 발명의 다른 양상에 따르면, 반도체칩 모듈을 제조하는 방법은

제1 반도체칩의 패드장착면에 유전막층의 제1 접착면을 접착하는 단계를 구비하고, 여기서 상기 유전막층에는 상기 패드 장착면상에 제공된 제1접착패드와 일치하는 위치에 복수의 홀을 형성하여 상기 제1접착패드를 노출되도록하고, 상기 복수의 홀 각각은 벽으로 한정되고, 상기 벽은 상기 제1접착패드중 일치하는 패드와 함께 접촉수납공간들을 형성하며;

상기 접촉수납공간들에 복수의 도전접촉부를 각각 위치시키는 단계를 구비하며; 그리고

상기 제1 접착면과 대향하는 상기 유전막층의 제2접착면에 제2 반도체칩의 칩장착면을 접착하고, 그리고 상기 제1 접착패드와 전기적인 접속이 설정되도록 상기 칩장착면에 제공된 제2 접착패드를 상기 도전접촉부들에 접착하는 단계를 구비한다.

바람직하게, 상기 제2 접착면에는 도전접촉부의 융점보다 낮은 경화점을 갖는 열경화성 접착재가 제공된다. 따라서, 상기 유전막층에의 상기 제2 반도체칩의 접착 및 상기 도전접촉부에의 상기 제2 접착패드의 접착은 상기 칩장착면이 상기 도전접촉부의 융용에 앞서 상기 제2 접착면에 이미 접착되게 하는 식으로 열경화 동작을 통해 동시에 수행될 수 있다.

도1 내지 도5는 본 발명에 따른 반도체칩 모듈의 제1 실시예를 제조하기위한 방법의 단계들을 예시하는 개략도.

도6은 본 발명에 따른 반도체칩 모듈에 대한 제2 실시예에 대한 사시도.

도7은 본 발명에 따른 반도체칩 모듈에 대한 제3 실시예에 대한 사시도.

도8은 본 발명에 따른 반도체칩 모듈에 대한 제4 실시예에 대한 사시도.

도9는 본 발명에 따른 반도체칩 모듈의 제조방법에 대한 제5 실시예의 중간 제작을예시하는 개략도.

도10 및 도11은 본 발명에 따른 반도체칩 모듈의 제6 실시예를 제조하는 방법에 있어서의 일부 단계를 예시하는 개략도.

본 발명의 기타 특징 및 장점들이 첨부도면을 참조로 한 다음의 바람직한 실시예의 상세한 설명을 통해 명확해질 것이다. 상세한 설명 전체를 통해 동일 구성소자들은 동일한 도면부호로 표시하였다.

도1 내지 도5에서, 본 발명에 따른 반도체칩 모듈(4)의 제1의 바람직한 실시예가 제1 반도체칩(40), 유전막층(5) 및 제2 반도체칩(6)을 구비하는 것으로 도시되어 있다.

제1 반도체칩(40)은 복수의 제1 접착패드(41)가 그 위에 제공된 패드장착면(42)을 갖는다. 이 실시예에서, 제1 반도체칩(40)은 메모리칩이다. 유전막층(5)은 서로 대향하는 제1 및 제2 접착면(50, 51)을 갖는다. 열경화 동작시 제1 접착면(50)이 상기 제1 반도체칩(40)의 상기 패드 장착면(42)에 접착될수 있도록 열경화성 접착재(55)가 상기 제1 접착면(50)상에 제공된다. 통상적인 레이저 절단기술을 활용하여, 상기 유전막층(5)에서 상기 제1 접착패드(41)와 일치하는 위치에 복수의 홀(52)을 형성시킴으로써 상기 제1 접착패드가 노출되도록 한다.

상기 홀(52) 각각은 벽(53)에 의해 한정되며, 이 벽은 상기 제1접착패드들(41)중 상기 일치한 패드와 함께 접촉수납공간을 형성한다. 복수의 도전접촉부(54)가 각각 상기 접촉수납공간들에 놓인다. 이 실시예에서, 주석볼(tin ball)이 상기 접촉수납공간 각각에 삽입되어 도전접촉부(54)로서 역할을 한다.

제2 반도체칩(6)은 서로 나란하게 정렬되고 상기 도전접촉부(54)에 연결되는 제2 접착패드들(60)이 제공된 칩장착면(61)을 갖는다. 이 실시예에서, 제2 반도체칩(6)은 비디오 데이타 프로세서, 그래픽 프로세서 또는 여러가지 응용의 특정 집적회로 컨트롤러들로 될 수 있다. 상기 도전접촉부(54)를 상기 제2 접착 패드(60)에 접착하고 그리고 상기 유전막층(5)의 상기 제2 접착면(51)에 상기 칩장착면(61)을 접착하기위해 열경화 동작이 수행된다. 바람직하게, 상기 제2접착면(51)에는 도전접착부(54)의 융점보다 낮은 경화점을 갖는 열경화성 접착재(55)가 제공된다. 따라서, 상기 칩장착면(61)은 상기도전접착부(54)의 용융에 앞서 이미 상기 접착면(51)에 접착되어 상기 접촉부를 봉합하게되며, 그럼으로써 각 접촉부(54)의 용융이 각각의 접촉수납공간으로부터 흘러나오지 못하도록 하여 인접한 도전접촉부(54)들과의 바람직하지 못한 접속의 형성이 방지된다.

이어서, 상기 제2 반도체 칩(6)이 통상적인 방식으로 리드 프레임(7)에 장착된다. 그 다음, 공지된 패키징 기법을 이용하여 상기 제1 및 제2 반도체칩(40, 6) 및 리드 프레임(7)의 조립체를 봉합하기위해 플라스틱 케이스(8)를 형성함으로써, 반도체칩 모듈(4)이 완성된다.

도6은 본 발명에 따른 반도체칩 모듈의 제2 실시예를 보인것으로써, 두개 이상의 반도체칩(40)이 상기 제1 실시예에서와 같은 방식으로 상기 제2 반도체칩(6)에 장착될 수 있다.

도7은 본 발명에 따른 반도체칩모듈의 제3 실시예를 보인것으로써 상기 제1 실시예와 유사하다. 그러나, 본 실시예에서는 리드프레임 대신에 제2 반도체칩(6)이 회로기판(9)에 장착되며, 상기 제2 반도체칩(6)은 회로기판(9)상에서 제3 접착패드(90)에 전기적으로 연결된다. 그후, 공지된 패키징 기법을 이용하여 상기 제1 및 제2 반도체칩(40, 6)조립체를 봉합하기 위해 플라스틱 케이스(8)를 형성한다.

도8은 본 발명에 따른 반도체칩 모듈의 제4 실시예를 보인것으로, 두개이상의 제1 반도체칩(40)이 상기 제2 반도체칩(6)상에 장착되도록 상기 제3 실시예를 변형한 것이다.

도9는 본발명에 따른 반도체칩 모듈의 제5 실시예를 보인것으로써, 주석볼을 도전접촉부로서 사용하는 대신에, 도전성 실버 페이스트와 같은 도전 페이스트로 각각의 접촉부(54')를 형성한다.

도10 및 11은 본 발명에 따른 반도체칩 모듈의 제6 실시예를 보인것으로써, 각 접촉수납공간에 금 또는 알루미늄 볼과 같은 도전금속물질(56)을 설치함으로써 각 접촉부(54')를 형성한다. 이어서, 상기 제2 반도체칩(도시않됨)상에서 제2 접착패드와 접착하기에 앞서 각 접촉부(54')를 완성하기위해 화학적인 일렉트로플레이팅 공정(chemical electroplating process)이 수행된다.

따라서, 이와같은 본 발명의 반도체칩 모듈(4)에서 제1 및 제2 반도체칩(40, 6)간의 신호전송경로가 실질적으로 짧아지게 된다. 더욱이, 제1 반도체칩(40)은 회로기판의 영역을 점유하지않기 때문에 반도체칩 모듈(4)을 그 회로기판에 적용할 때 회로기판의 영역이 보다 효율적으로 사용될 수 있다. 따라서, 전술한 본 발명의 목적들이 달성될 수 있다.

지금까지 가장 실용적이고 바람직한 실시예들과 관계하여 본 발명을 기술하였지만은 본 발명은 전술한 실시예로만 한정됨이 없이 본 발명의 정신 및 범주내에서 모든 변형 및 균등적인 배열이 가능하다.

Claims

복수의 제1 접착패드(41)가 그 위에 제공된 패드장착면(42)을 갖는 제1 반도체칩(40)을 구비하고;

서로 대향하는 제1 및 제2 접착면(50, 51)을 갖는 유전막 층(5)을 구비하며, 상기 제1 접착면(50)은 상기 제1 반도체칩(40)의 패드장착면(42)에 접착되고, 상기 유전막층(5)에는 상기 제1 접착패드들(41)과 일치하는 위치들에 복수의 홀(52)이 형성되어 있어 상기 제1 접착패드(41)를 노출시키며, 상기 복수의 홀(52) 각각은 벽(53)으로 한정되며, 상기 벽(53)은 상기 제1접착패드들(41)중 일치하는 패드와 함께 접촉수납공간들을 형성하며;

상기 접촉수납공간들에 각각 위치되는 복수의 도전접촉부(54, 54', 54')를 구비하고; 그리고

상기 유전막층(5)의 제2접촉면(51)에 접착되는 칩장착면(61)을 갖는 제2 반도체칩(6)을 구비하고, 상기 칩장착면(61)에는 상기 제1접착패드(41)와 전기적인 접속이 설정되도록 상기 도전접촉부들(54, 54', 54')에 접촉되는 제2 접착패드(60)가 제공된 것을 특징으로하는 반도체칩 모듈.
제1항에 있어서,

상기 제2 접착면(51)에 상기 도전접촉부(54, 54', 54')의 용융점보다 낮은 경화점을 갖는 열경화성 접착재(55)가 제공된 것을 특징으로하는 반도체칩 모듈.
제1항에 있어서,

그 위에 상기 제2 반도체칩(6)이 장착된 리드프레임(7)을 더 구비하는 것을 특징으로하는 반도체칩 모듈.
제3항에 있어서,

상기 제1 및 제2 반도체칩(40, 6)과 상기 리드프레임(7)의 조립체를 봉합하기 위한 프라스틱 케이스(8)를 더 구비하는 것을 특징으로하는 반도체칩 모듈.
제1항에 있어서,

그 위에 상기 제2 반도체칩(6)이 장착된 인쇄회로기판(9)을 더 구비하며, 상기 인쇄회로 기판(6)에는 상기 제2 반도체칩(6)에 와이어-접착되는 제3 접착패드(90)가 제공된 것을 특징으로하는 반도체칩 모듈.
제5항에 있어서,

상기 제1 및 제2 반도체칩(40, 6)의 조립체를 봉합하기 위한 프라스틱 케이스(8)를 더 구비하는 것을 특징으로하는 반도체칩 모듈.
제1항에 있어서,

상기 제1 반도체칩(40)은 메모리칩이며, 상기 제2 반도체칩(6)은 프로세서칩인 것을 특징으로하는 반도체칩 모듈.
제1항에 있어서,

상기 도전접촉부(54) 각각은 주석볼인 것을 특징으로 하는 반도체칩 모듈.
제1항에 있어서,

상기 도전접촉부(54') 각각은 도전페이스트로 형성되는 것을 특징으로하는 반도체칩 모듈.
제1항에 있어서,

상기 도전접촉부(54') 각각은 상기 제2 접착패드(60)와 접착전에 화학적인 일렉트로플레이팅이 행해지는 도전물질(56)로 형성되는 것을 특징으로하는 반도체칩 모듈.
제1 반도체칩(40)의 패드장착면(42)에 유전막층(5)의 제1 접착면(50)을 접착하는 단계를 구비하고, 상기 유전막층(5)에는 상기 패드 장착면(42)상에 제공된 제1접착패드들(41)과 일치하는 위치에 복수의 홀(52)을 형성하여 상기 제1접착패드(41)를 노출되도록 하고, 상기 복수의 홀(52) 각각은 벽(53)으로 한정되고, 상기 벽(53)은 상기 제1접착패드들(41)중 일치하는 패드와 함께 접촉수납공간들을 형성하며;

상기 접촉수납공간들에 복수의 도전접촉부(54, 54', 54')를 각각 위치시키는 단계를 구비하며; 그리고

상기 제1 접착면(50)과 대향하는 상기 유전막층(5)의 제2접착면(51)에 제2 반도체칩(6)의 칩장착면(61)을 접착하고, 그리고 상기 제1 접착패드들(41)과 전기적인 접속이 설정되도록 상기 칩장착면(61)에 제공된 제2 접착패드(60)를 상기 도전접촉부들(54, 54', 54')에 접착하는 단계를 구비하는 것을 특징으로하는 반도체칩 모듈 제조방법.
제11항에 있어서,

상기 제2 접착면(51)에는 도전접촉부들(54, 54', 54')의 융점보다 낮은 경화점을 갖는 열경화성 접착재가 제공되는 것을 특징으로하는 반도체칩 모듈 제조방법.
제11항에 있어서,

상기 제1 반도체칩(40)에의 상기 유전막 층(5)의 접착은 상기 제1 접착면(50)에 제공된 열경화성 접착재(55)의 열경화에 의해 달성되는 것을 특징으로하는 반도체칩 모듈 제조방법.
제11항에 있어서,

상기 제2 반도체칩(6)을 리드 프레임(7)에 장착하는 단계를 더 구비하는 것을 특징으로하는 반도체칩 모듈 제조방법.
제14항에 있어서,

상기 제1 및 제2 반도체칩(40, 6)과 상기 리드프레임(7)의 조립체를 봉합하기 위한 프라스틱 케이스(8)를 형성하는 단계를 더 구비하는 것을 특징으로하는 반도체칩 모듈 제조방법.
제11항에 있어서,

인쇄회로기판(9)상에 상기 제2 반도체칩(6)을 장착하고 그리고 상기 제2 반도체칩(6)을 상기 인쇄회로 기판(6)에 제공된 제3 접착패드(90)에 와이어-접착하는 단계를 더 구비하는 것을 특징으로하는 반도체칩 모듈 제조방법.
제16항에 있어서,

상기 제1 및 제2 반도체칩(40, 6)의 조립체를 봉합하기 위한 프라스틱 케이스(8)를 형성하는 단계를 구비하는 것을 특징으로하는 반도체칩 모듈 제조방법.
제11항에 있어서,

상기 제1 반도체칩(40)은 메모리칩이며, 상기 제2 반도체칩(6)은 프로세서칩인 것을 특징으로하는 반도체칩 모듈 제조방법.
제11항에 있어서,

상기 도전접촉부(54) 각각은 주석볼인 것을 특징으로 하는 반도체칩 모듈 제조방법.
제11항에 있어서,

상기 도전접촉부(54') 각각은 도전페이스트로 형성되는 것을 특징으로하는 반도체칩 모듈 제조방법.
제11항에 있어서,

상기 도전접촉부(54') 각각은 상기 제2 접착패드(60)와 접착전에 화학적인 일렉트로플레이팅이 행해지는 도전물질(56)로 형성되는 것을 특징으로하는 반도체칩 모듈 제조방법.