RU99115468A - Модуль с полупроводниковыми микросхемами и способ его изготовления - Google Patents
Модуль с полупроводниковыми микросхемами и способ его изготовленияInfo
- Publication number
- RU99115468A RU99115468A RU99115468/09A RU99115468A RU99115468A RU 99115468 A RU99115468 A RU 99115468A RU 99115468/09 A RU99115468/09 A RU 99115468/09A RU 99115468 A RU99115468 A RU 99115468A RU 99115468 A RU99115468 A RU 99115468A
- Authority
- RU
- Russia
- Prior art keywords
- contact pads
- semiconductor
- conductive contacts
- module
- electrically conductive
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 33
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 239000000853 adhesive Substances 0.000 claims 12
- 230000001070 adhesive Effects 0.000 claims 12
- 239000004020 conductor Substances 0.000 claims 3
- 229920001187 thermosetting polymer Polymers 0.000 claims 3
- 230000000875 corresponding Effects 0.000 claims 2
- 230000001808 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000002844 melting Methods 0.000 claims 2
- 238000004806 packaging method and process Methods 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 239000003292 glue Substances 0.000 claims 1
- 238000009998 heat setting Methods 0.000 claims 1
Claims (21)
1. Модуль (4) с полупроводниковыми микросхемами, отличающийся тем, что содержит первую полупроводниковую микросхему (40), имеющую монтажную поверхность (42) под контактные площадки с множеством расположенных на ней контактных площадок (41), диэлектрический ленточный слой (5), имеющий противоположные первую и вторую адгезионные поверхности (50, 51), причем первая адгезионная поверхность (50) сцеплена с монтажной поверхностью (42) под контактные площадки на первой полупроводниковой микросхеме (40), диэлектрический ленточный слой (5) выполнен с множеством отверстий (52), предусмотренных в местах расположения первых контактных площадок (41) и предназначенных для обнажения первых контактных площадок (41), причем каждое из отверстий (52) ограничено стенкой (53), которая совместно с соответствующей ему контактной площадкой (41) образует приемное пространство под контакт, множество электропроводных контактов (54, 54', 54''), размещенных соответственно в приемных пространствах под контакт; и вторую полупроводниковую микросхему (6), имеющую монтажную поверхность (61) для монтажа микросхемы, сцепленную со второй адгезионной поверхностью (51) на диэлектрическом ленточном слое (5), причем монтажная поверхность (61) выполнена с множеством расположенных на ней вторых контактных площадок (60), которые соединены с электропроводными контактами (54, 54', 54'') с обеспечением электрического соединения с первыми контактными площадками (41).
2. Модуль (4) с полупроводниковыми микросхемами по п.1, отличающийся тем, что вторая адгезионная поверхность (51) покрыта термоотверждаемым клеем (55), температура отверждения которого ниже, чем температура плавления электропроводных контактов (54, 54', 54'').
3. Модуль (4) с полупроводниковыми микросхемами по п.1, отличающийся тем. что дополнительно содержит контактную рамку (7), которой смонтирована вторая полупроводниковая микросхема (6).
4. Модуль (4) с полупроводниковыми микросхемами по п.3, отличающийся тем, что дополнительно содержит пластмассовый корпус (8), в который упакованы первая и вторая полупроводниковые микросхемы (40, 6) и контактная рамка (7).
5. Модуль (4) с полупроводниковыми микросхемами по п.1, отличающийся тем, что дополнительно содержит печатную плату (9), на которой смонтирована вторая полупроводниковая микросхема (6), причем печатная плата (9) выполнена с расположенными на ней третьими контактными площадками (90), которые соединены электрически со второй полупроводниковой микросхемой (6).
6. Модуль (4) с полупроводниковыми микросхемами по п.5, отличающийся тем, что дополнительно содержит пластмассовый корпус (8), в который упакованы первая и вторая полупроводниковые микросхемы (40, 6).
7. Модуль (4) с полупроводниковыми микросхемами по п.1, отличающийся тем, что первая полупроводниковая микросхема (40) представляет собой микросхему памяти, а вторая полупроводниковая микросхема (6) представляет собой микросхему процессора.
8. Модуль (4) с полупроводниковыми микросхемами по п.1, отличающийся тем, что каждый из электропроводных контактов (54) представляет собой оловянный шарик.
9. Модуль (4) с полупроводниковыми микросхемами по п.1, отличающийся тем, что каждый из электропроводных контактов (54') сформирован из электропроводной пасты.
10. Модуль (4) с полупроводниковыми микросхемами по п.1, отличающийся тем, что каждый из электропроводных контактов (54'') сформирован из электропроводного материала (56), который подвергнут химическому электролитическому осаждению до соединения со вторыми контактными площадками (60).
11. Способ изготовления модуля (4) с полупроводниковыми микросхемами, включающий в себя сцепление первой адгезионной поверхности (50) диэлектрического ленточного слоя (5) с монтажной поверхностью (42) под контактные площадки на первой полупроводниковой микросхеме (40), причем диэлектрический ленточный слой (5) выполнен с множеством отверстий (52), предусмотренных в местах расположения первых контактных площадок (41), выполненных на монтажной поверхности (42) под контактные площадки, и предназначенных для обнажения первых контактных площадок (41), а каждое из отверстий (52) ограничено стенкой (53), которая совместно с соответствующей отверстию одной из первых контактных площадок (41) образует приемное пространство под контакт, размещение множества электропроводных контактов (54, 54', 54'') соответственно в приемных пространствах под контакты, и сцепление монтажной поверхности (61), имеющейся на второй полупроводниковой схеме (6) и предназначенной для монтажа этой микросхемы, ко второй адгезионной поверхности (51) на диэлектрическом ленточном слое (5), противоположной по отношению к первой адгезионной поверхности (50), и соединение вторых контактных площадок (60), выполненных на монтажной поверхности (61) для монтажа микросхемы, с электропроводными контактами (54, 54', 54'') с обеспечением электрического соединения с первыми контактными площадками (41).
12. Способ по п.11, отличающийся тем, что вторая адгезионная поверхность (51) покрыта термоотверждаемым клеем (55), температура отверждения которого ниже, чем температура плавления электропроводных контактов (54, 54', 54''), а сцепление второй полупроводниковой микросхемы (6) с диэлектрическим ленточным слоем (5) и соединение вторых контактных площадок (60) с электропроводными контактами (54, 54', 54'') осуществляют одновременно путем выполнения операции термоотверждения таким образом, чтобы монтажная поверхность (61) для монтажа микросхемы была уже сцеплена со второй адгезионной поверхностью (51) до расплавления электропроводных контактов (54, 54', 54'').
13. Способ по п.11, отличающийся тем, что сцепление диэлектрического ленточного слоя (5) с первой полупроводниковой микросхемой (40) осуществляют посредством термоотверждения клея (55), применяемого для нанесения на первую адгезионную поверхность (50).
14. Способ по п.11, отличающийся тем, что дополнительно содержит операцию монтажа второй полупроводниковой микросхемы (6) на компактной рамке (7).
15. Способ по п.1, отличающийся тем, что дополнительно содержит операцию формовки пластмассового корпуса (8), и упаковки первой и второй полупроводниковых микросхем (40, 6) и контактной рамки (7).
16. Способ по п.11, отличающийся тем, что дополнительно содержит операции монтажа второй полупроводниковой микросхемы (6) на печатной плате (9) и соединения второй полупроводниковой микросхемы (6) проводниками с третьими контактными площадками (90), выполненными на печатной плате (9).
17. Способ по п.16, отличающийся тем, что дополнительно содержит операцию формовки пластмассового корпуса (8), и упаковки первой и второй полупроводниковых микросхем (40, 6).
18. Способ по п. 11, отличающийся тем, что первая полупроводниковая микросхема (40) представляет собой микросхему памяти, а вторая полупроводниковая микросхема (6) представляет собой микросхему процессора.
19. Способ по п.11, отличающийся тем, что каждый из электропроводных контактов (54) представляет собой оловянный шарик.
20. Способ по п.11, отличающийся тем, что каждый из электропроводных контактов (54') формируют из электропроводной пасты.
21. Способ по п.11, отличающийся тем, что каждый из электропроводных контактов (54'') формируют из электропроводного материала (56), который подвергают химическому электролитическому осаждению до соединения со вторыми контактными площадками (60).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU99115468/09A RU2169962C2 (ru) | 1999-07-13 | 1999-07-13 | Модуль с полупроводниковыми микросхемами и способ его изготовления |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU99115468/09A RU2169962C2 (ru) | 1999-07-13 | 1999-07-13 | Модуль с полупроводниковыми микросхемами и способ его изготовления |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU99115468A true RU99115468A (ru) | 2001-05-10 |
| RU2169962C2 RU2169962C2 (ru) | 2001-06-27 |
Family
ID=20222748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU99115468/09A RU2169962C2 (ru) | 1999-07-13 | 1999-07-13 | Модуль с полупроводниковыми микросхемами и способ его изготовления |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2169962C2 (ru) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11211305B2 (en) | 2016-04-01 | 2021-12-28 | Texas Instruments Incorporated | Apparatus and method to support thermal management of semiconductor-based components |
| US10861796B2 (en) | 2016-05-10 | 2020-12-08 | Texas Instruments Incorporated | Floating die package |
| US10179730B2 (en) | 2016-12-08 | 2019-01-15 | Texas Instruments Incorporated | Electronic sensors with sensor die in package structure cavity |
| US9929110B1 (en) | 2016-12-30 | 2018-03-27 | Texas Instruments Incorporated | Integrated circuit wave device and method |
| US10411150B2 (en) | 2016-12-30 | 2019-09-10 | Texas Instruments Incorporated | Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions |
| US10074639B2 (en) | 2016-12-30 | 2018-09-11 | Texas Instruments Incorporated | Isolator integrated circuits with package structure cavity and fabrication methods |
| US10121847B2 (en) | 2017-03-17 | 2018-11-06 | Texas Instruments Incorporated | Galvanic isolation device |
| WO2020214149A1 (en) * | 2019-04-15 | 2020-10-22 | Hewlett-Packard Development Company, L.P. | Printed circuit boards with solder joints of higher melting temperatures and traces coupling electrical contacts at differing positions |
-
1999
- 1999-07-13 RU RU99115468/09A patent/RU2169962C2/ru not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169820B1 (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| EP0690500B1 (en) | Ball-grid-array integrated circuit package with solder-connected thermal conductor | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| US5989939A (en) | Process of manufacturing compliant wirebond packages | |
| US6495912B1 (en) | Structure of ceramic package with integrated passive devices | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP3304957B2 (ja) | 多重チップ半導体モジュールとその製造方法 | |
| JPH06120285A (ja) | 集積回路デバイスの入力／出力ポイント再構成装置及び方法、並びに入力／出力ポイントを再構成するためのエレメント形成方法 | |
| US7006353B2 (en) | Apparatus and method for attaching a heat sink to an integrated circuit module | |
| RU99115468A (ru) | Модуль с полупроводниковыми микросхемами и способ его изготовления | |
| RU2169962C2 (ru) | Модуль с полупроводниковыми микросхемами и способ его изготовления | |
| KR100733684B1 (ko) | 소자의 전기 접촉을 위한 방법 및 장치 | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| CN112992776A (zh) | 封装方法、封装结构及封装模块 | |
| US6262483B1 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| KR100320729B1 (ko) | 반도체칩 모듈 및 그 제조방법 | |
| KR100385087B1 (ko) | 멀티칩 반도체 모듈 및 그 제조 방법 | |
| JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
| KR100195512B1 (ko) | 칩 스케일 패키지 및 그 제조 방법 | |
| RU99115469A (ru) | Полупроводниковое устройство и способ его изготовления | |
| RU2168798C2 (ru) | Полупроводниковое устройство и способ его изготовления | |
| KR0176112B1 (ko) | 노이즈를 감소하기 위한 반도체 칩 패키지 |