JPH10189650A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH10189650A
JPH10189650A JP8342998A JP34299896A JPH10189650A JP H10189650 A JPH10189650 A JP H10189650A JP 8342998 A JP8342998 A JP 8342998A JP 34299896 A JP34299896 A JP 34299896A JP H10189650 A JPH10189650 A JP H10189650A
Authority
JP
Japan
Prior art keywords
resin substrate
electrodes
semiconductor device
conductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8342998A
Other languages
English (en)
Inventor
Ryuichi Sawara
隆一 佐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP8342998A priority Critical patent/JPH10189650A/ja
Publication of JPH10189650A publication Critical patent/JPH10189650A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 従来のＢＧＡタイプの半導体装置では、小型
化、高密度化ができなかった。 【解決手段】 半導体素子１０上に樹脂基板１２を接合
し、その半導体素子１０の電極１３と樹脂基板１２の表
面導体１４とを金属細線１５により接続し、その接続領
域を封止樹脂１６で封止し、半田ボール１７を外部端子
として設けた構造により、半導体素子のサイズと同等な
半導体装置を実現することができる。さらに電極が素子
中央部に配列された半導体素子を用いることができ、従
来のボールグリッドアレイよりも小型の半導体装置を実
現することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体の集積回路
部を保護し、かつ外部装置と半導体素子の電気的接続を
確保し、さらにもっとも高密度な実装を可能とした半導
体装置およびその製造方法に関するものである。本発明
により、情報通信機器、事務用電子機器等の小型化を容
易にするものである。
【０００２】
【従来の技術】近年、半導体装置およびその製造方法は
電子機器の小型化に伴い、小型化、多ピン化、高密度化
を要求されるようになりＬＯＣ（リード・オン・チッ
プ）タイプの半導体装置の開発、あるいは電極をエリア
アレイに配置するＢＧＡ（ボール・グリッド・アレイ）
タイプの半導体装置の開発がなされている。
【０００３】以下に従来のＢＧＡと呼ばれる半導体装置
およびその製造方法について説明する。図３は従来のＢ
ＧＡと呼ばれる半導体装置を示す断面図である。
【０００４】図３において従来の半導体装置は、樹脂基
板１の表面にその樹脂基板１よりも面積的に小さい半導
体素子２が搭載され、半導体素子２と樹脂基板１の表面
導体３とが金属細線４により電気的に接続され、半導体
素子２の表面が封止樹脂５により封止されている構造で
ある。そして樹脂基板１の表面導体３は、樹脂基板１に
形成されたスルーホール６により樹脂基板１の裏面の裏
面導体７と接続されているものであり、その裏面導体７
に半田ボール８が接続されて外部電極を構成している。
また裏面導体７の半田ボール８が接続されていない領域
および表面導体３の金属細線４と接続しない領域には、
レジスト９が形成されている。
【０００５】以上のように構成された従来の半導体装置
は、以下のような工程により形成されるものである。
【０００６】まず半導体素子２を素子電極（図示せず）
面を上にして樹脂基板１上に接合する。この場合、接合
材料として銀（Ａｇ）ペーストや絶縁樹脂ペーストを用
いる。そして半導体素子２の素子電極と樹脂基板１の表
面導体３とはワイヤーボンディングにて金ワイヤ等の金
属細線４で電気的に接合される。ここで樹脂基板１の表
面導体３はスルーホール６を介して樹脂基板１の裏面導
体７に電気的に接続されているので、樹脂基板１の表面
と裏面とは各導体により接続されていることになる。
【０００７】次に半導体素子２の表面の外囲を封止樹脂
５で封止する。また樹脂基板１の裏面の裏面導体７はレ
ジスト９で覆われており、その開孔部の樹脂基板１の裏
面導体７をランドとして、その上に半田ボール８を加
熱、溶融して接合する。
【０００８】
【発明が解決しようとする課題】しかしながら従来の半
導体装置の構成では、半導体素子の素子電極は、半導体
素子の周辺配置とする必要がありメモリー素子のように
素子電極が半導体素子の中央部に配列された半導体素子
には適用できないという欠点を有していた。また樹脂基
板そのものが、半導体素子よりも面積的に大きいもので
あり、要望される小型化、高密度化に対応するには限界
があった。
【０００９】本発明は前記従来の課題を解決するもの
で、半導体素子よりも小さい樹脂基板を半導体素子上に
形成することにより、メモリー素子にも対応でき、より
小型化、高密度化に対応できる半導体装置およびその製
造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、中央部に素子電極が配列され
た半導体素子と、その半導体素子の素子電極を除く表面
領域に接着テープにより接合された樹脂基板と、その樹
脂基板の表面に設けられた導体と、半導体素子の素子電
極と導体の先端部とを電気的に接続した接続手段と、素
子電極と接続手段とを封止した封止樹脂と、樹脂基板上
の接続手段が設けられていない導体上に設けられた外部
電極とを有するものである。
【００１１】また半導体装置の製造方法においては、半
導体素子上の素子電極を除く領域に接着テープを接合
し、その接着テープにより半導体素子上に樹脂基板を接
合する工程と、その半導体素子の電極と樹脂基板の表面
導体とを金属細線により電気的に接続する工程と、半導
体素子の電極と樹脂基板の表面導体とを金属細線により
電気的に接続した領域を封止樹脂により封止する工程
と、樹脂基板の表面導体上に半田ボールを搭載後、加
熱、溶融し、表面導体と半田ボールとを接合して外部端
子を形成する工程とよりなるものである。
【００１２】前記構成により、本発明の半導体装置は、
従来のように半導体素子よりも面積的に大きい樹脂基板
上に半導体素子を搭載する構造ではなく、半導体素子上
に樹脂基板を接合し、素子の電極と基板の導体とを接続
して封止するという構造をなしたものであり、小型化、
高密度化に対応した半導体装置である。すなわち、素子
の電極が素子の中央部に配列されたものに対して、その
電極の配列を樹脂基板の表面導体により樹脂基板上に配
列し、その導体上に半田ボールを形成するチップサイズ
の半導体装置である。すなわち、半導体素子上に樹脂基
板を配置することで、素子の電極が中央部に配列されて
いる半導体素子と基板導体を電気的に接合することがで
きるため、より小型とすることができる優れた半導体装
置およびその製造方法を実現するものである。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。図１は本実施形態の
半導体装置の断面図である。図２は本実施形態の半導体
装置の平面図である。なお、図２は一部、封止樹脂を開
封した状態を示すものである。
【００１４】図１に示すように本実施形態の半導体装置
は、メモリー素子などに代表される半導体素子１０上に
接着テープ１１により樹脂基板１２が接合された構造で
あり、半導体素子１０の中央部に配列された素子の電極
１３の領域を除く部分に、半導体素子１０よりも面積的
には同等な大きさの樹脂基板１２が接合された構造であ
る。そして樹脂基板１２の表面の表面導体１４と半導体
素子１０の電極１３とは、金属細線１５により電気的に
接続され、その接続領域は封止樹脂１６により封止され
た構造を有している。そして表面導体１４上には、外部
端子として半田ボール１７が設けられているものであ
る。本実施形態の半導体装置では、樹脂基板１２と接着
テープ１１には、予め半導体素子１０の電極１３を覆わ
ないように貫通穴（開口部）が形成されている。なお、
接着テープ１１の代わりに接着剤、絶縁ペースト、樹脂
シート、樹脂をガラスクロスに含浸させたプリプレグを
用いてもよく、絶縁性の材料を用いる。ここで、本実施
形態の半導体装置は、従来のように半導体素子よりも面
積的に大きい樹脂基板上に半導体素子を搭載する構造で
はなく、半導体素子上に樹脂基板を接合し、素子の電極
と基板の導体とを接続して封止するという構造をなした
ものであり、小型化、高密度化に対応した半導体装置で
ある。すなわち、素子の電極が素子の中央部に配列され
たものに対して、その電極の配列を樹脂基板の表面導体
により樹脂基板上に配列し、その導体上に半田ボールを
形成するチップサイズの半導体装置である。なお、外部
端子である半田ボール１７は、半田ボールに限定するも
のではなく、銅などの金属球または金属被覆樹脂ボール
でもよい。
【００１５】本実施形態の半導体装置は、素子の電極数
が比較的少なく、また素子の電極が素子の中央部に配列
されたタイプの半導体素子１０に対しては、その電極１
３と、接合した樹脂基板１２の表面導体１４とを電気的
に接続し、その接続領域を封止樹脂１６で封止した構造
により、より小型で高密度化の半導体装置を実現するも
のである。したがって、周辺部に電極が配列された素子
よりは、中央部に電極が配列された素子を用いた方が小
型化、高密度化の効果は高いものである。
【００１６】次に本実施形態で示した半導体装置の製造
方法について説明する。まずメモリー素子などに代表さ
れる半導体素子１０上に接着テープ１１を接合し、その
接着テープ１１により樹脂基板１２を接合する。ここで
は半導体素子１０の中央部に配列された素子の電極１３
の領域を除く部分に、半導体素子１０よりも面積的には
同等な大きさの樹脂基板１２を接合するものである。
【００１７】次に半導体素子１０の電極１３と樹脂基板
１２の表面導体１４とを金属細線１５を用いて電気的に
接続する。金属細線１５としては、金（Ａｕ）ワイヤ
ー、アルミニウム（Ａｌ）ワイヤーを用いてもよい。
【００１８】そして封止樹脂１６にて金属細線１５と樹
脂基板１２の開口部を封止する。封止方法はトランスフ
ァーでもよいし、液状樹脂を用いたポッティング法や印
刷法でもよい。
【００１９】次に樹脂基板１２の表面導体１４のランド
部に半田ボール１７を搭載後、加熱、溶融することで樹
脂基板１２の表面導体１４と半田ボール１７とを接合す
る。
【００２０】以上のように、半導体素子上に樹脂基板を
配置することにより、電極が中央部領域に配列されてい
る半導体素子と基板導体とを電気的に接続することがで
きるため、より小型、高密度化の半導体装置を実現する
ことができる。
【００２１】
【発明の効果】以上のように本発明は、半導体素子上に
樹脂基板を配置することで、素子の電極が中央部に配列
されている半導体素子と基板導体を電気的に接合するこ
とができるため、より小型とすることができる優れた半
導体装置およびその製造方法を実現するものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置およびその製
造方法を示す断面図
【図２】本発明の一実施形態の半導体装置およびその製
造方法を示す平面図
【図３】従来の半導体装置を示す断面図
【符号の説明】
１ 樹脂基板 ２ 半導体素子 ３ 表面導体 ４ 金属細線 ５ 封止樹脂 ６ スルーホール ７ 裏面導体 ８ 半田ボール ９ レジスト １０ 半導体素子 １１ 接着テープ １２ 樹脂基板 １３ 電極 １４ 表面導体 １５ 金属細線 １６ 封止樹脂 １７ 半田ボール

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、前記半導体素子の素子電
    極を除く表面領域に接合された樹脂基板と、前記樹脂基
    板の表面に設けられた導体と、前記半導体素子の素子電
    極と前記導体とを電気的に接続した接続手段と、前記素
    子電極と前記接続手段とを封止した封止樹脂と、前記樹
    脂基板上の導体上に設けられた外部電極とを有すること
    を特徴とする半導体装置。
  2. 【請求項２】 中央部に素子電極が配列された半導体素
    子と、前記半導体素子の素子電極を除く表面領域に接着
    テープにより接合された樹脂基板と、前記樹脂基板の表
    面に設けられた導体と、前記半導体素子の素子電極と前
    記導体の先端部とを電気的に接続した接続手段と、前記
    素子電極と前記接続手段とを封止した封止樹脂と、前記
    樹脂基板上の前記接続手段が設けられていない導体上に
    設けられた外部電極とを有することを特徴とする半導体
    装置。
  3. 【請求項３】 樹脂基板は半導体素子と面積的に同等な
    大きさであることを特徴とする請求項１または請求項２
    に記載の半導体装置。
  4. 【請求項４】 外部端子は、半田ボールであることを特
    徴とする請求項１または請求項２に記載の半導体装置。
  5. 【請求項５】 半導体素子上の素子電極を除く領域に接
    着テープを接合し、前記接着テープにより前記半導体素
    子上に樹脂基板を接合する工程と、前記半導体素子の電
    極と前記樹脂基板の表面導体とを金属細線により電気的
    に接続する工程と、前記半導体素子の電極と前記樹脂基
    板の表面導体とを金属細線により電気的に接続した領域
    を封止樹脂により封止する工程と、前記樹脂基板の表面
    導体上に半田ボールを搭載後、加熱、溶融し、表面導体
    と半田ボールとを接合して外部端子を形成する工程とよ
    りなることを特徴とする半導体装置の製造方法。
JP8342998A 1996-12-24 1996-12-24 半導体装置およびその製造方法 Pending JPH10189650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8342998A JPH10189650A (ja) 1996-12-24 1996-12-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8342998A JPH10189650A (ja) 1996-12-24 1996-12-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10189650A true JPH10189650A (ja) 1998-07-21

Family

ID=18358153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8342998A Pending JPH10189650A (ja) 1996-12-24 1996-12-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10189650A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379086B1 (ko) * 1998-10-31 2003-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379086B1 (ko) * 1998-10-31 2003-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법

Similar Documents

Publication Publication Date Title
JPH09260552A (ja) 半導体チップの実装構造
JPH0870084A (ja) 半導体パッケージおよびその製造方法
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
US6483187B1 (en) Heat-spread substrate
JPH06302653A (ja) 半導体装置
JP3660663B2 (ja) チップパッケージの製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP3912445B2 (ja) 半導体装置
JPH10189650A (ja) 半導体装置およびその製造方法
JPH10340925A (ja) 半導体装置およびその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2652222B2 (ja) 電子部品搭載用基板
JPH1174421A (ja) 複合型半導体装置
JP3030605B2 (ja) 半導体装置
JP3251810B2 (ja) 集積回路装置の実装方法
JPH08107127A (ja) 半導体装置
JP2000133745A (ja) 半導体装置
JP2001230345A (ja) 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム
JP2946361B2 (ja) 電子部品搭載用基板
JPH0294535A (ja) 混成集積回路
JPH11102991A (ja) 半導体素子搭載フレーム
JPH0955448A (ja) 半導体装置の製造方法
JPH1022329A (ja) 半導体装置
JP3810155B2 (ja) ワイヤボンディング方法
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法