KR20010053792A - 반도체 패키지 제조용 리드프레임 - Google Patents

반도체 패키지 제조용 리드프레임 Download PDF

Info

Publication number
KR20010053792A
KR20010053792A KR1019990054304A KR19990054304A KR20010053792A KR 20010053792 A KR20010053792 A KR 20010053792A KR 1019990054304 A KR1019990054304 A KR 1019990054304A KR 19990054304 A KR19990054304 A KR 19990054304A KR 20010053792 A KR20010053792 A KR 20010053792A
Authority
KR
South Korea
Prior art keywords
lead
frame
semiconductor package
tie bar
die pad
Prior art date
Application number
KR1019990054304A
Other languages
English (en)
Inventor
이진안
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019990054304A priority Critical patent/KR20010053792A/ko
Publication of KR20010053792A publication Critical patent/KR20010053792A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로써, 상기 리드프레임의 구조를 개선하여 몰딩공정시 몰딩콤파운드의 원활한 유동을 위한 공간을 충분히 확보하여 원활한 몰딩이 이루어질 수 있도록 한 것이다.
이를 위해, 본 발명은 프레임 몸체부(100)와, 상기 프레임 몸체부로부터 그 내측으로 연장형성된 다수의 아웃터리드(outer lead)(160)와, 상기 아웃터리드로부터 그 내측으로 연장형성된 다수의 인너리드(inner lead)(130)와, 상기 인너리드의 내부 둘레를 따라 부착되어 각 인너리드의 위치를 고정하는 리드락 테이프(lead lock tape)(140)와, 상기 인너리드의 내부 중심에 위치하여 그 상부면에 반도체칩이 탑재되는 다이패드(die pad)(120)와, 일단 끝부분은 상기 리드락 테이프에 부착됨과 함께 다른 일단 끝부분은 다이패드에 연결된 타이바(110)를 포함하여서 됨을 특징으로 하는 반도체 패키지 제조용 리드프레임이 제공된다.

Description

반도체 패키지 제조용 리드프레임{lead-frame in manucture for semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체칩의 신호를 외부 단자로 전달하는 리드프레임의 구조에 관한 것이다.
일반적으로 반도체 패키지라 함은 반도체칩을 외부 환경으로부터 안전하게보호하기 위해 패키징(packaging)함으로써 필요한 장소에 실장가능한 형태로 구성한 것으로써, 매우 다양한 종류의 반도체 패키지가 개발되었고, 또한 현재에도 계속하여 개발중에 있다.
특히 현재에는 반도체 패키지의 고집적화, 다기능화 및 소형화하는데 주력함으로써 더욱 다양한 범위에의 적용이 가능하도록 하고 있다.
상기와 같은 반도체 패키지중 도시한 도 1은 MQFP(Micro Quad Flat Package)의 제조에 주로 사용되는 리드프레임이다.
이와 같은 리드프레임은 크게 사각형 구조의 프레임 몸체부(10)와, 상기 몸체부(10)의 각 모서리로부터 내측으로 연장 형성되는 타이바(Tie bar)(11)와, 상기 타이바(11)에 각 모서리가 연결되어 몸체부(10) 중심에 위치되면서 그 상부면에 반도체칩이 탑재되는 사각판형의 다이패드(Die pad)(12)와, 상기 다이패드(12)의 외측 둘레에 선단부가 위치하도록 프레임 몸체부(10)로부터 내측으로 연장형성되는 복수개의 인너리드(Inner lead)(13)로 구성된다.
이 때, 상기 몸체부의 일측면 내측에 그 둘레방향을 따라 절연성의 리드락 테이프(Lead lock tape)(14)가 부착되어 타이바(11) 및 각 인너리드(13)의 위치를 고정시키게 된다.
이와 같이 리드락 테이프(14)를 부착하는 이유는 일반적으로 MQFP 제조용 리드프레임의 각 인너리드(13)가 도시한 바와 같이 상호간의 간격이 상당히 조밀한 상태로써 무수히 많이 형성됨에 따라 각 리드의 미약한 변형에도 상기 각 리드간의 전기 전도가 이루어질 수 있는 문제점이 있기 때문에 이를 미연에 방지할 수 있도록 하기 위한 것이다.
이러한 구조의 리드프레임을 이용한 MQFP의 일반적인 제조공정에 관해 보다 구체적으로 설명하면 후술하는 바와 같다.
최초, 웨이퍼(도시는 생략함)에 집직회로를 형성하는 FAB(Fabrication)공정을 수행하고, 상기 웨이퍼 상에 만들어진 각 반도체칩(20)을 분리하는 다이싱(Dicing)공정을 수행하며, 상기 분리된 각 반도체칩을 리드프레임을 구성하는 다이패드(12)에 안착시키는 칩 본딩(Chip bonding)공정을 수행한다.
계속해서, 상기 다이패드에 본딩된 반도체칩(20) 위의 본딩 패드(21)를 리드프레임의 인너리드(13)와 전기적으로 접속시키는 와이어 본딩(Wire Bonding)공정을 수행하고, 상기 와이어 본딩된 반도체칩(20) 및 리드프레임의 인너리드(13)를 보호하기 위해 몰딩콤파운드(30)로써 몰딩하는 몰딩(Molding)공정을 순차적으로 수행하게 된다.
이후, 몰딩 완료된 반도체 패키지의 리드프레임을 구성하는 서포트바(Support Bar)(도시는 생략함) 및 댐바(Dam bar)(15)를 절단하는 트리밍(Trimming)공정을 수행하고, 상기 리드프레임의 아웃터리드(Outer lead)(16)를 소정의 형상으로 굽혀주는 포밍 작업을 수행함으로써 도시한 도 2와 같은 형상의 반도체 패키지 제조가 완성된다.
한편, 전술한 바와 같은 각종 공정 중 반도체칩(20)의 몰딩을 수행하는 공정에서는 몰딩재료로 사용되는 용융상태의 몰딩콤파운드가 몰드다이(도시는 생략함)의 캐비티 내에서 원활히 유동하여야 한다.
또한, 상기 몰딩콤파운드는 리드프레임의 일측 모서리를 통해 몰드 바디 영역으로 유입된 후 상기 타이바와 이에 근접된 인너리드 사이의 공간(A)을 통해 유동하여 캐비티 내부를 채우게 된다.
하지만, 종래 구조의 리드프레임을 이용한 몰딩시에는 몰딩콤파운드의 유동 경로상에 타이바가 존재하기 때문에 상기 몰딩콤파운드는 상기 타이바에 의해 그 유동에 따른 저항을 받게 됨과 함께 이로 인한 몰딩콤파운드의 유동이 원활히 이루어지지 않게 되어 몰딩작업의 불량을 유발하게 되는 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 몰딩공정시 몰딩콤파운드의 원활한 유동을 위한 공간을 충분히 확보하여 원활한 몰딩이 이루어질 수 있도록 한 리드프레임을 제공하는데 그 목적이 있다.
도 1 은 종래 일반적인 리드프레임의 프레임 몸체 내측부 형태를 나타낸 평면도
도 2 는 도 1의 리드프레임을 이용하여 제조된 반도체 패키지의 단면도
도 3 은 본 발명에 따른 리드프레임의 프레임 몸체 내측부 형태를 나타낸 평면도
도면의 주요부분에 대한 부호의 설명
100. 리드프레임 110. 타이바
120. 다이패드 130. 인너리드
140. 리드락 테이프 160. 아웃터리드
상기한 목적을 달성하기 위한 본 발명의 형태에 따르면, 프레임 몸체부와, 상기 프레임 몸체부로부터 그 내측으로 연장형성된 다수의 아웃터리드(outer lead)와, 상기 아웃터리드로부터 그 내측으로 연장형성된 다수의 인너리드(inner lead)와, 상기 인너리드의 내부 둘레를 따라 부착되어 각 인너리드의 위치를 고정하는 리드락 테이프(lead lock tape)와, 상기 인너리드의 내부 중심에 위치하여 그 상부면에 반도체칩이 탑재되는 다이패드(die pad)와, 일단 끝부분은 상기 리드락 테이프에 부착됨과 함께 다른 일단 끝부분은 다이패드에 연결된 타이바를 포함하여서 됨을 특징으로 하는 반도체 패키지 제조용 리드프레임이 제공된다.
이하, 본 발명의 일실시예를 첨부도면 도 3을 참조하여 상세히 설명하면 다음과 같다.
도 3 은 본 발명에 따른 리드프레임의 프레임 몸체 내측부 형태를 나타낸 평면도로서, 본 발명은 다수의 아웃터리드(outer lead)(160) 및 인너리드(inner lead)(130)를 가지는 프레임 몸체부(100)의 각 모서리 끝단과 다이패드(120)의 각 모서리를 상호 연결하는 타이바(110)를 상기 프레임 몸체부의 일측면 내측에 그 둘레방향을 따라 각 인너리드(130)가 정확한 위치에 고정시키도록 부착된 리드락 테이프(lead lock tape)(140)로부터 다이패드(120)의 각 모서리를 상호 연결하도록 구성한 것이다.
즉, 프레임 몸체부(100)의 각 모서리로부터 리드락 테이프(140)가 부착된 위치까지 연결되어 있던 타이바(110)의 일부를 제거한 형태의 리드프레임이다.
이는, 리드락 테이프(140)가 부착되지 않은 형태의 리드프레임에서는 몰딩공정이 수행되기 전까지 타이바(110)가 다이패드(120)를 지지함으로써 원활한 반도체 패키지 제조공정이 수행되도록 하였으나 전술한 바와 같이 리드락 테이프(140)가 부착된 상태에서는 프레임 몸체부(100)의 각 모서리로부터 리드락 테이프(140)가 부착된 위치까지 연결되어 있던 타이바(110)는 더 이상 불필요한 존재가 되었기 때문이다.
이에 따라 본 발명과 같은 구성에서는 종래 타이바(11)중 프레임 몸체부(10)의 모서리 부분에 까지 연장 형성되어 있던 위치만큼의 빈 공간(B)이 확보되므로써 반도체 패키지의 제조공정 중 몰딩공정시 용융상태의 몰딩콤파운드가 상기 확보된공간을 통해 더욱 원활히 유동할 수 있게 됨은 이해 가능하다.
상기와 같은 형태의 리드프레임은 다양한 방법에 의해 제조될 수 있으며, 이와 같은 리드프레임의 제조방법중 두 가지 방법만을 그 실시예로 하여 설명하면 후술하는 바와 같다.
우선, 본 발명에 따른 리드프레임의 첫 번째 제조방법은 식각 또는 스탬핑(stamping) 등에 의한 방법으로 아웃터리드(160) 및 인너리드(130)와 다이패드(120)가 연결된 타이바(110)를 일체로써 형성한 후 상기 인너리드의 일측면 내부 둘레방향을 따라 절연재질로 이루어진 리드락 테이프(140)를 부착한다.
이와 같이 하여 각 인너리드(130)의 유동이 방지되면 타이바(110)의 영역중 프레임 몸체부(100)의 각 모서리 끝단에서부터 리드락 테이프(140)에 이르기까지의 영역을 제거함으로써 본 발명에 따른 리드프레임의 제조가 완료된다.
이 때의 불필요한 타이바 제거는 다양한 절단작업에 의해 이루어질 수 있음에 따라 그 구체적인 제거과정은 생략한다.
또한, 이렇게 완성된 리드프레임을 이용한 반도체 패키지 제조공정 역시 종래 기 전술한 바와 같음에 따라 생략하도록 하며, 이러한 반도체 패키지의 제조공정 중 불필요한 부분의 타이바(110) 제거는 칩본딩공정의 수행전에 행하면 된다.
한편, 본 발명에 따른 리드프레임의 두 번째 제조방법은 식각 및 스탬핑 등을 이용하여 각 리드(130)(160)를 형성하는 과정에서 타이바(110)의 일부 영역은 형성하지 않는다.
즉, 리드프레임의 인너리드(130) 내측 영역이 최초 상태에서는 빈 공간을 이루도록 형성하는 것이다.
이와 같은 상태에서 프레임 몸체부(100)의 일측면 내부 둘레를 따라 리드락 테이프(140)를 부착하고, 상기 리드락 테이프의 각 모서리측에는 별도로 제작된 상태로써 다이패드(120)가 연결된 타이바(110)를 부착하여 본 발명에 따른 리드프레임의 제조가 완료된다.
이 때, 상기 다이패드에 연결되어 있는 타이바(110)의 길이는 상기 다이패드가 인너리드(130) 내측 중앙부에 위치할 경우 상기 타이바의 끝단이 리드락 테이프(140)를 벗어나지 않는 길이로 형성한다.
한편, 상기 리드락 테이프에 다이패드(120)를 부착하기전 상기 다이패드에 반도체칩(20)을 실장할수도 있으나, 다이패드(120)가 리드락 테이프(140)에 부착된 후 와이어본딩공정을 수행하기 전에 칩본딩을 행함이 보다 바람직하다.
이는, 반도체칩(20)에 형성된 본딩패드(21)와 리드프레임의 각 인너리드(130) 선단의 와이어가 본딩되는 부분 상호간의 위치를 보다 편리한 상태로써 정확히 맞출수 있도록 하기 위함이다.
한편, 상기한 본 발명의 각 실시예를 이용하여 반도체 패키지를 제조할 경우에는 몰딩이 완료된 후 실시하는 트리밍(triming)/포밍(forming) 공정 중 상기 트리밍 공정이 더욱 원활히 이루어질 수 있게 된다.
이는, 종래 반도체 패키지 제조공정 중 트리밍 공정에서 타이바(110)의 일부가 몰딩된 부분의 외부로 노출되는 경우가 일부 발생하여 반도체 패키지의 외관 불량을 유발시켰음 감안할 때, 전술한 리드프레임의 두 번째 제조방법에 의해서는 상기와 같이 몰딩된 부분 외부로의 타이바(110) 노출이 방지될 수 있게 되어 반도체 패키지의 외관 불량을 최소로 줄일 수 있기 때문이다.
즉, 타이바(110)의 외부 노출로 인한 패키지의 외관 불량 등을 방지할 수 있게 되는 것이다.
결국, 전술한 바와 같은 각 제조방법에 의해 본 발명에 따른 리드프레임의 제조가 이루어지고, 이와 같이 제조된 리드프레임을 이용하여 반도체 패키지의 제조공정중 몰딩공정의 수행이 보다 원활히 이루어질 수 있게 됨은 이해 가능하다.
한편, 본 발명에 따른 리드프레임의 제조방법은 전술한 방법 이외에도 다양하게 이루어질 수 있음에 따라 굳이 이에는 한정하지 않는다.
이상에서 설명한 바와 같이 본 발명은 불필요한 부분인 타이바의 일부가 제거된 형태의 리드프레임이 제공되므로써 몰딩 공정 수행시 몰딩콤파운드의 유동특성이 향상된다.
이는, 몰딩공정중 몰딩콤파운드가 유동하게 되는 상기 타이바와 각 리드사이에 형성되는 간격이 보다 넓어질 수 있기 때문이다.
즉, 본 발명은 리드프레임의 구조 개선을 통해 몰딩시 몰딩콤파운드의 유동특성이 향상되므로써 몰딩 불량을 최소화 할 수 있게 된다.
또한, 본 발명은 트리밍공정시 타이바의 제거가 필요치 않게 되어 트리밍 불량으로 인한 타이바의 외부 노출이 방지되어 반도체 패키지 전체적인 외관 불량을 저감시키게 된다.

Claims (1)

  1. 프레임 몸체부와,
    상기 프레임 몸체부로부터 그 내측으로 연장형성된 다수의 아웃터리드(outer lead)와,
    상기 아웃터리드로부터 그 내측으로 연장형성된 다수의 인너리드(inner lead)와,
    상기 인너리드의 내부 둘레를 따라 부착되어 각 인너리드의 위치를 고정하는 리드락 테이프(lead lock tape)와,
    상기 인너리드의 내부 중심에 위치하여 그 상부면에 반도체칩이 탑재되는 다이패드(die pad)와,
    일단 끝부분은 상기 리드락 테이프에 부착됨과 함께 다른 일단 끝부분은 다이패드에 연결된 타이바를 포함하여서 됨을 특징으로 하는 반도체 패키지 제조용 리드프레임.
KR1019990054304A 1999-12-01 1999-12-01 반도체 패키지 제조용 리드프레임 KR20010053792A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990054304A KR20010053792A (ko) 1999-12-01 1999-12-01 반도체 패키지 제조용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990054304A KR20010053792A (ko) 1999-12-01 1999-12-01 반도체 패키지 제조용 리드프레임

Publications (1)

Publication Number Publication Date
KR20010053792A true KR20010053792A (ko) 2001-07-02

Family

ID=19623068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054304A KR20010053792A (ko) 1999-12-01 1999-12-01 반도체 패키지 제조용 리드프레임

Country Status (1)

Country Link
KR (1) KR20010053792A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006091032A1 (en) * 2005-02-23 2006-08-31 Lg Micron Ltd. Lead frame
KR100888885B1 (ko) * 2007-04-19 2009-03-17 삼성전자주식회사 리드프레임 및 이를 갖는 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738040A (ja) * 1993-07-23 1995-02-07 Sony Corp リードフレームとその製造方法
JPH0936295A (ja) * 1995-04-28 1997-02-07 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR970013277A (ko) * 1995-08-30 1997-03-29 김광호 패키지를 불량 방지용 홈이 형성된 리드프레임
JPH11204716A (ja) * 1998-01-09 1999-07-30 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738040A (ja) * 1993-07-23 1995-02-07 Sony Corp リードフレームとその製造方法
JPH0936295A (ja) * 1995-04-28 1997-02-07 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR970013277A (ko) * 1995-08-30 1997-03-29 김광호 패키지를 불량 방지용 홈이 형성된 리드프레임
JPH11204716A (ja) * 1998-01-09 1999-07-30 Hitachi Ltd 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006091032A1 (en) * 2005-02-23 2006-08-31 Lg Micron Ltd. Lead frame
US8072054B2 (en) 2005-02-23 2011-12-06 Lg Micron Ltd. Lead frame
US8198711B2 (en) 2005-02-23 2012-06-12 Lg Micron Ltd. Lead frame
KR100888885B1 (ko) * 2007-04-19 2009-03-17 삼성전자주식회사 리드프레임 및 이를 갖는 반도체 장치
US8188582B2 (en) 2007-04-19 2012-05-29 Samsung Electronics Co., Ltd. Lead frame, semiconductor device using the lead frame, and methods of manufacturing the same

Similar Documents

Publication Publication Date Title
JPH05226564A (ja) 半導体装置
KR20110105754A (ko) 반도체 장치
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
KR0185790B1 (ko) 반도체 장치의 제조방법
KR20010053792A (ko) 반도체 패키지 제조용 리드프레임
JPH05243455A (ja) 半導体装置及びその製造方法
US20030098503A1 (en) Frame for semiconductor package
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JP2001358279A (ja) 半導体装置及びリードフレーム
JPH0653399A (ja) 樹脂封止型半導体装置
JP4356960B2 (ja) 樹脂封止型半導体装置
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
JPH0738036A (ja) 半導体装置の製造方法
KR19980027397A (ko) 버틈 리드 패키지의 제조방법
KR200337333Y1 (ko) 반도체 패키지 제조시의 히트 스프레드 유동방지구조
JP2004200719A (ja) 半導体装置
KR200313831Y1 (ko) 바텀리드패키지
KR100687067B1 (ko) 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지
JPH08274205A (ja) 半導体装置及びその製造方法
KR20030079170A (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR20050014131A (ko) 리이드 프레임 및, 그것을 구비한 반도체 팩키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application