JPH11345928A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH11345928A
JPH11345928A JP10154011A JP15401198A JPH11345928A JP H11345928 A JPH11345928 A JP H11345928A JP 10154011 A JP10154011 A JP 10154011A JP 15401198 A JP15401198 A JP 15401198A JP H11345928 A JPH11345928 A JP H11345928A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal polymer
semiconductor chip
semiconductor device
molecular weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10154011A
Other languages
English (en)
Inventor
Hajime Murakami
村上　　元
Mamoru Onda
護 御田
Kazunobu Nakamura
一宜 中村
Toshio Kawamura
敏雄 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP10154011A priority Critical patent/JPH11345928A/ja
Publication of JPH11345928A publication Critical patent/JPH11345928A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】半導体装置において、耐湿性の向上を図るこ
と。 【解決手段】半導体チップの回路形成面上に複数のイン
ナーリードが、前記半導体チップと電気的に絶縁する絶
縁性フィルムを介在して接着され、該インナーリードと
半導体チップの外部端子とがボンディングワイヤで電気
的に接続され、モールド樹脂で封止された半導体装置に
おいて、前記絶縁性フィルムを熱溶融型液晶ポリマで形
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特に、ＬＯＣ（Lead On Chip）構造を
有する半導体装置及びその製造方法に適用して有効な技
術に関するものである。
【０００２】
【従来の技術】従来のＬＯＣ構造を有する半導体装置
は、半導体チップの回路形成面上に、複数のインナーリ
ードが、前記半導体チップと絶縁性フィルムを介在させ
て接着剤で接着され、該インナーリードと半導体チップ
とがボンディングワイヤで電気的に接続され、モールド
樹脂で封止される構成をとる。
【０００３】また、半導体チップの回路形成面の長手方
向の中心線の近傍に共用インナーリード（バスバーイン
ナーリード）が設けられた半導体装置が特開昭６１−２
４１９５９号公報に提案されている。
【０００４】
【発明が解決しようとする課題】本発明者は、上記従来
技術を検討した結果、以下の問題点を見いだした。上記
従来技術では、絶縁性フィルムの材料にポリイミド系の
樹脂を使用しているため、吸湿水分量が多くなり、リフ
ロー時にその吸湿された水分がパッケージの中で気化膨
張してパッケージクラックが発生するという問題があっ
た。また、ポリイミド系の樹脂を使用した絶縁性フィル
ムをリードフレームに貼り付けると、熱膨張差でリード
フレームが変形して設計寸法値を確保できず、半導体装
置の信頼性が低下するという問題点があった。
【０００５】本発明の目的は、半導体装置において、耐
湿性の向上を図ることが可能な技術を提供することにあ
る。
【０００６】本発明の他の目的は、半導体装置の信頼性
を向上することが可能な技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００９】半導体チップの回路形成面上に複数のイン
ナーリードが、前記半導体チップと電気的に絶縁する絶
縁性フィルムを介在して接着され、該インナーリードと
半導体チップの外部端子とがボンディングワイヤで電気
的に接続され、モールド樹脂で封止された半導体装置に
おいて、前記絶縁性フィルムは、熱溶融型液晶ポリマで
形成する。この液晶ポリマは、吸湿率が小さいため、絶
縁性フィルムの吸湿水分量を少なくすることができ、リ
フロー時にその吸湿された水分がパッケージの中で気化
膨張してパッケージクラックが発生することを防止でき
るので、半導体装置において、耐湿性の向上を図ること
が可能となる。しかし通常のエンジニアリングプラスチ
ックとしての液晶ポリマは転移温度が３００℃以上と高
く、またこの温度以下における粘弾性係数は通常５００
０MPa と非常に高いために、これを半導体チップなどを
搭載する接着性フィルムとして用いる場合には３００℃
以上の温度に上げなければならず、半導体チップの配線
に与える熱的ダメージが大きく信頼性上問題がある。ま
た液晶ポリマは本来接着性能が低いがこれは分子量が大
きく、接着に寄与できる分子骨格の官能基が少ない為で
ある。しかし接着性を付与して分子量を小さくした場合
には弾性係数も低下するために、強度が低下して半導体
チップを接続する構造体としての役目を果たせない問題
があった。このため本発明は請求項１に記載のようにベ
ースフィルムを熱溶融型高分子量液晶ポリマで構成し、
そのベースフィルムの表面の片面あるいは両面を低分子
量の液晶ポリマ、または液晶ポリマ以外の接着剤を塗布
した構成を採用したものである。
【００１０】また、半導体チップの回路形成面上に複数
のインナーリードが、前記半導体チップと電気的に絶縁
する絶縁性フィルムを介在して接着され、絶縁性フィル
ムは、ベースフィルムが熱溶融型高分子量液晶ポリマで
形成され、さらにそのベースフィルムの表面の両面ある
いは片面にベースフィルムにより分子量の小さい低分子
量液晶ポリマ、または液晶ポリマ以外の接着剤が塗布さ
れた構造となっており、前記該インナーリードと半導体
チップの外部端子とがボンディングワイヤで電気的に接
続され、モールド樹脂で封止された半導体装置の製造方
法であって、前記半導体チップとリードフレームを所定
の大きさで切った前記絶縁性フィルムを介在させて熱融
着する熱融着工程と、半導体チップの外部端子とインナ
ーリードをワイヤボンディングするワイヤボンディング
工程と、金型を用いて、モールド樹脂により封止する樹
脂封止工程と、樹脂封止されたパッケージとアウタリー
ドをリードフレーム枠から切り離し、そのアウタリード
を所定形状に曲げるトリムアンドフォーム工程とを有す
るものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて具体的に説明する。
【００１２】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１３】（実施の形態１）本発明の実施の形態１で
あるＬＯＣ構造を有する半導体装置を図１（部分断面斜
視図）、図２（平面図）及び図３（図２のイ−イ線で切
った断面図）で示す。本実施の形態１では、ＬＯＣ構造
を有する半導体装置としてＤＲＡＭを取り挙げる。
【００１４】図１、図２及び図３に示すように、本実施
の形態１のＤＲＡＭは、ＳＯＪ（Small Out-line J-ben
d ）型の半導体装置で構成される。このＤＲＡＭの半導
体チップ１は、１６［Mbit］×１［bit ］の容量で構成
され、１６．４８［mm］×８．５４［mm］の平面長方形
状で構成され、４００［mil ］の樹脂封止型パッケージ
２に封止されている。
【００１５】半導体チップ１の主面には主にメモリセル
アレイ及び周辺回路が配置されている。そのメモリセル
アレイは後に詳述するが１［bit ］の情報を記憶するメ
モリセル（記憶素子）を行列状に複数配置している。周
辺回路は直接周辺回路及び間接周辺回路で構成されてい
る。
【００１６】直接周辺回路はメモリセルの情報書込み動
作や情報読出し動作を直接制御する回路であり、ロウア
ドレスデコーダ回路、カラムアドレスデコーダ回路、セ
ンスアンプ回路等を含む。また、間接周辺回路は直接周
辺回路の動作を間接的に制御する回路であり、クロック
信号発生回路、バッファ回路等を含む。そして、半導体
チップ１の主面つまりメモリセルアレイ及び周辺回路を
配置した表面上にはインナーリード３Ａを配置してい
る。半導体チップ１とインナーリード３Ａとの間には絶
縁性フィルム４を介在している。この絶縁性フィルム４
は後述する液晶ポリマで形成する。
【００１７】また、本実施の形態１におけるインナーリ
ード３Ａはその一端側をアウターリード３Ｂと一体に構
成している。アウターリード３Ｂは、標準規格に基づ
き、夫々に印加される信号が規定され、番号が付されて
いる。同図２中、左端手前は１番端子、右端手前は１４
番端子である。右端裏側（端子番号はインナーリード３
Ａに示す）は１５番端子、左端裏側は２８番端子であ
る。つまり、この樹脂封止型パッケージ２は１〜６番端
子、９〜１４番端子、１５〜２０番端子、２３〜２８番
端子の合計２４端子で構成されている。
【００１８】１番端子は電源電圧Ｖcc端子である。電源
電圧Ｖccは例えば回路の動作電圧５［Ｖ］である。２番
端子はデータ入力信号端子（Ｄ）、３番端子は空き端
子、４番端子はライトイネーブル信号端子（Ｗ）、５番
端子はロウアドレスストローブ信号端子（ＲＥ）、６番
端子はアドレス信号端子（Ａ１１）である。９番端子は
アドレス信号端子（Ａ１０）、１０番端子はアドレス信
号端子（Ａ０）、１１番端子はアドレス信号端子（Ａ
１）、１２番端子はアドレス信号端子（Ａ２）、１３番
端子はアドレス信号端子（Ａ３）である。１４番端子は
電源電圧Ｖcc端子である。１５番端子は基準電圧Ｖss端
子である。基準電圧Ｖssは例えば回路の基準電圧０
［Ｖ］である。１６番端子はアドレス信号端子（Ａ
４）、１７番端子はアドレス信号端子（Ａ５）、１８番
端子はアドレス信号端子（Ａ６）、１９番端子はアドレ
ス信号端子（Ａ７）、２０番端子はアドレス信号端子
（Ａ８）である。２３番端子はアドレス信号端子（Ａ
９）、２４番端子は空き端子、２５番端子はカラムアド
レスストローブ信号端子（ＣＥ）、２６番端子は空き端
子、２７番端子はデータ出力信号端子である。２８番端
子は基準電圧Ｖss端子である。
【００１９】インナーリード３Ａの他端側は、半導体チ
ップ１の長方形状の夫々の長辺を横切り、半導体チップ
１の中央側に引き伸ばされている。インナーリード３Ａ
の他端側の先端はボンディングワイヤ５を介在させて半
導体チップ１の中央部分に配列された外部端子（ボンデ
ィングパッド）ＢＰに接続されている。ボンディングワ
イヤ５はアルミニウム（Ａｌ）ワイヤを使用する。ま
た、ボンディングワイヤ５としては、金（Ａｕ）ワイ
ヤ、銅（Ｃｕ）ワイヤ、金属ワイヤの表面に絶縁性樹脂
を被覆した被覆ワイヤ等を使用してもよい。ボンディン
グワイヤ５は熱圧着に超音波振動を併用したボンディン
グ法によりボンディングされている。
【００２０】また、インナーリード３Ａのうち１番端
子、１４番端子の夫々のインナーリード（Ｖcc）３Ａは
一体に構成され、ＤＲＡＭ１の中央部分をその長辺に平
行に引き伸ばされている。同様に、１５番端子、２８番
端子の夫々のインナーリード（Ｖss）３Ａは一体に構成
され、半導体チップ１の中央部分をその長辺に平行に引
き伸ばされている。インナーリード（Ｖcc）３Ａ、イン
ナーリード（Ｖss）３Ａの夫々は、その他のインナーリ
ード３Ａの他端側の先端で規定された領域内において平
行に延在させている。このインナーリード（Ｖcc）３
Ａ、インナーリード（Ｖss）３Ａの夫々は半導体チップ
１の主面のどの位置においても電源電圧Ｖcc、基準電圧
Ｖssを供給することができるように構成されている。つ
まり、このＬＯＣ構造を有する半導体装置は、電源ノイ
ズを吸収し易く構成され、半導体チップ１の動作速度の
高速化を図れるように構成されている。
【００２１】さらに、半導体チップ１の長方形状の短辺
にはペレット支持用リード３Ｃが設けられている。イン
ナーリード３Ａ、アウターリード３Ｂ、ペレット支持用
リード３Ｃの夫々はリードフレームから切断されかつ成
型されている。リードフレームは例えばＦｅ−Ｎｉ（例
えばＮｉ含有率４２又は５０［％］）合金、Ｃｕ等で形
成されている。
【００２２】半導体チップ１、ボンディングワイヤ５、
インナーリード３Ａ及びペレット支持用リード３Ｃは樹
脂封止部２Ａで封止されている。樹脂封止部２Ａは、低
応力化を図るために、フェノール系硬化剤、シリコーン
ゴム及びフィラーが添加されたエポキシ系樹脂を使用し
ている。シリコーンゴムはエポキシ系樹脂の熱膨張率を
低下させる作用がある。フィラーは球形の酸化珪素粒で
形成されており、同様に熱膨張率を低下させる作用があ
る。
【００２３】次に、ＬＯＣ構造を有する半導体装置（Ｄ
ＲＡＭ）に封止された半導体チップ１の概略構成を図４
（チップレイアウト図）に示す。
【００２４】図４に示すように、半導体チップ１の表面
の略全域にメモリセルアレイ（ＭＡ）１１が配置されて
いる。本実施の形態の半導体チップ１は、これに限定さ
れないが、メモリセルアレイ１１は大きく４個のメモリ
セルアレイ１１Ａ〜１１Ｄに分割されている。同図４
中、半導体チップ１の上側に２個のメモリセルアレイ１
１Ａ及び１１Ｂが配置され、下側に２個のメモリセルア
レイ１１Ｃ及び１１Ｄが配置されている。この４個に分
割されたメモリセルアレイ１１Ａ〜１１Ｄの夫々はさら
に１６個のメモリセルアレイ（ＭＡ）１１Ｅに細分化さ
れている。つまり、半導体チップ１は６４個のメモリセ
ルアレイ１１Ｅを配置する。この６４個に細分化された
１個のメモリセルアレイ１１Ｅは２５６［Kbit］の容量
で構成されている。
【００２５】この半導体チップ１の６４個に細分化され
たうちの２個のメモリセルアレイ１１Ｅの間には夫々セ
ンスアンプ回路（ＳＡ）１３が配置されている。このセ
ンスアンプ回路１３は相補型ＭＩＳＦＥＴ（ＣＭＯＳ）
で構成されている。半導体チップ１の４個に分割された
うちのメモリセルアレイ１１Ａ、１１Ｂの夫々の下側の
一端にはカラムアドレスデコーダ回路（ＹＤＥＣ）１２
が配置されている。同様に、メモリセルアレイ１１Ｃ、
１１Ｄの夫々の上側の一端にはカラムアドレスデコーダ
回路（ＹＤＥＣ）１２が配置されている。
【００２６】上述の半導体チップ１の４個に分割された
うちのメモリセルアレイ１１Ａ、１１Ｃの夫々の右側の
一端にはワードドライバ回路（ＷＤ）１４、ロウアドレ
スデコーダ回路（ＸＤＥＣ）１５、単位マット制御回路
１６の夫々が左側から右側に向って順次配置されてい
る。同様に、メモリセルアレイ１１Ｂ、１１Ｄの夫々の
左側の一端にはワードドライバ回路１４、ロウアドレス
デコーダ回路１５、単位マット制御回路１６の夫々が右
側から左側に向って順次配置されている。
【００２７】センスアンプ回路１３、カラムアドレスデ
コーダ回路１２、ワードドライバ回路１４、ロウアドレ
スデコーダ回路１５の夫々は半導体チップ１の周辺回路
のうちの直接周辺回路を構成する。この直接周辺回路は
メモリセルアレイ１１の細分化されたメモリセルアレイ
１１Ｅに配置されたメモリセルを直接制御する回路であ
る。
【００２８】また、半導体チップ１の４個に分割された
うちのメモリセルアレイ１１Ａ、１１Ｂの夫々の間、メ
モリセルアレイ１１Ｃ、１１Ｄの夫々の間には、夫々周
辺回路１７及び外部端子ＢＰが配置されている。周辺回
路１７としてはメインアンプ回路１７０１、出力バッフ
ァ回路１７０２、基板電位発生回路（Ｖssジェネレータ
回路）１７０３、電源回路１７０４の夫々を配置してい
る。メインアンプ回路１７０１は４個単位に合計１６個
配置されている。出力バッファ回路１７０２は合計４個
配置されている。
【００２９】外部端子ＢＰは、半導体装置をＬＯＣ構造
で構成し、半導体チップ１の中央部までインナーリード
３Ａを引き伸しているので、半導体チップ１の中央部分
に配置されている。外部端子ＢＰは、メモリセルアレイ
１１Ａ及び１１Ｃ、１１Ｂ及び１１Ｄの夫々で規定され
た領域内に、半導体チップ１の上端側から下端側に向っ
て配置されている。外部端子ＢＰに印加される信号は、
前述の図２に示すＬＯＣ構造を有する半導体装置におい
て説明したので、ここでの説明は省略する。基本的に
は、半導体チップ１の表面上の上端側から下端側に向っ
て基準電圧（Ｖss）、電源電圧（Ｖcc）の夫々が印加さ
れたインナーリード３Ａが延在するので、ＤＲＡＭ１は
その延在方向に沿って基準電圧（Ｖss）用、電源電圧
（Ｖcc）用の夫々の外部端子ＢＰを複数配置している。
つまり、このＤＲＡＭの半導体チップ１は基準電圧（Ｖ
ss）、電源電圧（Ｖcc）の夫々の電源の供給が充分に行
えるように構成されている。データ入力信号（Ｄ）、デ
ータ出力信号（Ｑ）、アドレス信号（Ａ０〜Ａ１１）、
クロック系信号、制御信号の夫々は半導体チップ１の中
央部分に集中的に配置されている。
【００３０】さらに、半導体チップ１の４個に分割され
たうちのメモリセルアレイ１１Ａ、１１Ｃの夫々の間、
１１Ｂ、１１Ｄの夫々の間には夫々周辺回路１８が配置
されている。周辺回路１８のうち左側にはロウアドレス
ストローブ（ＲＥ）系回路１８０１、ライトイネーブル
（Ｗ）系回路１８０２、データ入力バッファ回路１８０
３、ＶＣＣ用リミッタ回路１８０４、Ｘアドレスドライ
バ回路（論理段）１８０５、Ｘ系冗長回路１８０６、Ｘ
アドレスバッファ回路１８０７の夫々が配置されてい
る。周辺回路１８のうち右側にはカラムアドレスストロ
ーブ（ＣＥ）系回路１８０８、テスト回路１８０９、Ｖ
ＤＬ用リミッタ回路１８１０、Ｙアドレスドライバ回路
（論理段）１８１１、Ｙ系冗長回路１８１２、Ｙアドレ
スバッファ回路１８１３の夫々が配置されている。周辺
回路１８のうち中央にはＹアドレスドライバ回路（ドラ
イブ段）１８１４、Ｘアドレスドライバ回路（ドライブ
段）１８１５、マット選択信号回路（ドライブ段）１８
１６の夫々が配置されている。
【００３１】前記周辺回路１７、１８（１６も含む）は
半導体チップ１の間接周辺回路として使用されている。
【００３２】次に、本実施の形態１のリードフレームの
詳細について説明する。
【００３３】本実施の形態１のリードフレームは、図１
及び図５（リードフレーム全体平面図）に示すように、
２０本の信号用インナーリード３Ａ１と２本の共用イン
ナーリード３Ａ２が設けられている。インナーリード３
Ａ（信号用インナーリード３Ａ１及び共用インナーリー
ド３Ａ２）は、図３及び図１０、図１１（要部断面説明
図）に示すように、そのインナーリード３Ａの絶縁性フ
ィルム（液晶ポリマ）４と接着する部分よりアウターリ
ード３Ｂ側の部分と半導体チップ１との間隔が、絶縁性
フィルム（液晶ポリマ）４と接合する部分と半導体チッ
プ１との間隔より広くなるような段差構造になってい
る。このようにインナーリード３Ａを段差構造にしたこ
とにより、半導体チップ１とリード３との間の浮遊容量
が従来のものに比べて小さくなるので、信号伝送速度の
向上及び電気ノイズの低減を図ることができる。
【００３４】なお、インナーリード３Ａは、共用インナ
ーリード３Ａ２が設けられていないパッケージに適用し
ても前述の効果を奏する。
【００３５】また、リードフレームの所定位置に、図１
及び図５に示すように、前記半導体チップ１の主面を接
着固定するための通電しないチップ支持用リード（吊り
リード）３Ｃが設けられている。
【００３６】このように通電しない吊りリード３Ｃによ
って半導体チップ１の主面を接着固定することにより、
半導体チップ１を強固に固定されるので、半導体装置の
信頼性及び耐湿性の向上を図ることができる。
【００３７】次に、上述した絶縁性フィルム４に用いる
液晶ポリマの詳細について図３、図６〜図９を用いて説
明する。
【００３８】この絶縁性フィルム４に用いる液晶ポリマ
は、熱溶融型（サーモトロピック）液晶ポリマであり、
図６の分子構造式に示すように、例えば、ポリエステル
系主鎖型液晶ポリマのエコノールタイプである。また、
液晶ポリマの分子量は１万〜１０万位のものを用いる。
【００３９】このポリエステル系主鎖型液晶ポリマは、
ネマチィック液晶相を示し、低粘性で成形温度が低いた
め成形加工が容易であり、寸法安定性がよい。また、優
れた耐熱性を示す。
【００４０】次に、この液晶ポリマの特性について説明
する。
【００４１】図７は、液晶ポリマと従来のポリイミドＡ
（Dupont社提供のカプトン）、ポリイミドＢ（宇部興産
社提供のユーピレックス）との吸湿率（％）を示すグラ
フである。図７に示すように、液晶ポリマは、ポリイミ
ドＡ，Ｂと同様に相対湿度が高くなるにつれて吸湿率が
上昇していく特性があるが、他のポリイミドＡ，Ｂに比
べ、常に０．２％以下の低い数値を示す特性がある。
【００４２】これにより、従来のポリイミドＡ，Ｂよ
り、水分の吸収による膨みが減り、パッケージのクラッ
ク、素子破壊、及び金線破壊等のパッケージ破壊を減少
させることが可能になる。
【００４３】また、図８に示す吸湿膨張率を見てみる
と、ポリイミドＡ，Ｂは相対湿度が上昇すると、指数関
数的に上昇するが、この液晶ポリマは０．０２％以下で
殆ど上昇しないことが判る。
【００４４】したがって、吸湿により寸法が伸びたりす
ることがないので、半導体装置のリードフレームのパタ
ーンを高精細化することが可能になる。
【００４５】また、従来のポリイミドＡ，ＢではＳｉ
（シリコン）チップとの膨張係数差が大きかったため、
直接フリップチップ接合することが困難であったが、こ
の液晶ポリマは熱膨張係数を任意に調整できるため、直
接フリップチップ接合することが可能になる。
【００４６】さらに、図９に示す比誘電率を見てみる
と、エポキシ、ポリイミドＢは相対湿度が上昇するに比
例して比誘電率が上昇していくが、この液晶ポリマは常
に一定の値（３．４）を示す。
【００４７】一般に電送速度８００ＭＨｚ以上の高速伝
送では、相対湿度に関わらず比誘電率が一定である必要
があるため、従来のエポキシ、ポリイミドＢのように相
対湿度に対して比誘電率が変化する材料では高速伝送に
なかなか適用できなかったが、この液晶ポリマは、図９
に示すように、相対湿度に関わらず比誘電率が３．４付
近で一定であることから、電送速度８００ＭＨｚ以上の
高速伝送が可能になる。
【００４８】これは、例えば高速メモリモジュールや４
５０ＭＨｚ以上の高速伝送を行うＭＰＵに応用できる。
【００４９】さらに、この液晶ポリマは融点が３３５℃
であり、耐熱性に優れ、リフロー時の２５０℃では品質
が低下することはない。
【００５０】また、熱膨張係数は、２００℃から３００
℃において１３ppm/℃であり、ポリイミドＡの４９ppm/
℃と、ポリイミドＢの１６ppm/℃に比べて小さい。ま
た、この熱膨張係数は液晶ポリマの分子量を変えること
により自在に変更可能である。
【００５１】また、ポリイミドと違って、この液晶ポリ
マは融点（例えば、３３５℃で融ける）があるため、こ
の熱溶融型の性質を利用して物質の絶縁接合を行うこと
ができるので、接着剤が不要となる。なお、この融点も
液晶ポリマの分子量を変えることにより自在に変更可能
である。また、この液晶ポリマは、分子量が小さいほど
融点が低くなって半導体チップをより低い温度で搭載出
来かつ接着性も向上するが、分子量を小さくした場合に
は弾性係数の低下が顕著であり、半導体装置を搭載した
時に、構造体としての役目が果たせなくなる。このため
に、ベースフィルムを高分子量の液晶ポリマで構成して
表面層を低分子量の液晶ポリマで形成した接着性の液晶
ポリマフィルムを用いた。この構造にあってはベースフ
ィルムの粘弾性係数は、温度２３０℃の半導体装置のマ
ザーボード搭載温度（はんだペースト印刷リフロー）に
おいて１，０００MPa 以上５，０００MPa であり、また
表面の塗布層の粘弾性係数は１．０MPa 以上１００MPa
であるのが良い。すなわち表面は接着性を向上させた機
能性の液晶ポリマであり、またベースフィルムは構造体
としての液晶ポリマの組み合わせの構造である。この場
合これら表面の接着性の液晶ポリマの厚さは０．００５
〜０．０２mm程度が好ましい。これ以下では接着性が低
下し、また、これ以上では接着性液晶ポリマの流動が大
きくなって半導体チップと接続する場合に半導体の電極
にまで流動してワイヤボンディングができなくなる問題
が発生する。また低分子量液晶ポリマの弾性係数は少な
くとも２３０℃において１．０MPa が必要である。これ
はこの温度における半導体チップの保持に最低必要な接
着層の強度となっており、液晶ポリマは吸水率が小さい
がこの温度での水蒸気の瞬間膨張圧力に耐える為の弾性
係数として重要である。
【００５２】また、本実施の形態１における絶縁性フィ
ルムは、上述したポリエステル系主鎖型液晶ポリマに限
定されるものではなく、下記７項目の条件の内、少なく
とも２個以上の条件を満たす他の液晶ポリマを用いても
構わない。
【００５３】（１）飽和吸湿率が封止レジンと同程度も
しくはそれ以下であること。
【００５４】これは、ベイパー・フェース・ソルダー
（ＶＰＳ）時のレジンクラック防止に有効である。
【００５５】（２）誘電率が４．０（at １０3 Ｈｚ、
常温〜２００℃）以下であること。
【００５６】これは、インナーリードと半導体チップと
の間の浮遊容量を低減する。
【００５７】（３）２００℃でのバーコル硬度２０以上
であること。
【００５８】これは、ワイヤボンド性を良好にする。
【００５９】（４）Ｕ、Ｔｈの含有量が１ppm 以下、１
２０℃、１００時間抽出した場合の可溶性ハロゲン元素
量１０ppm 以下である。
【００６０】これは、ソフトエラーの防止、耐湿性の向
上に有効である。
【００６１】（５）半導体チップ及びインナーリードと
の接着性が良好であること。
【００６２】これは、ワイヤボンド性の確保、耐湿性の
向上、インナーリード間の電流リークの防止等が図れ
る。
【００６３】（６）線熱膨張係数が２０×１０-6／℃以
下であること。
【００６４】これは、インナーリード３Ａに絶縁材料を
接合した場合の反りを低減し、次工程の半導体チップへ
の接合作業性の改善が図れる。
【００６５】このように、絶縁性フィルムに上述した液
晶ポリマを用いることにより、絶縁性フィルムの吸湿水
分量を少なくすることができ、リフロー時にその吸湿さ
れた水分がパッケージの中で気化膨張してパッケージク
ラックが発生することを防止できるので、半導体装置に
おいて、耐湿性の向上を図ることが可能となる。
【００６６】また、絶縁性フィルムに上述した液晶ポリ
マを用いることにより、熱膨張係数を分子量により調整
できるので、その熱膨張係数をインナーリード３Ａの熱
膨張係数より小さくすることで、熱膨張差でインナーリ
ード３Ａが変形することを防止でき、設計寸法値を確保
できるので、半導体装置の信頼性を向上することが可能
になる。
【００６７】それに加え、本実施の形態１におけるＤＲ
ＡＭでは、図３に示すように、半導体チップ１の主面上
に絶縁性フィルム４（液晶ポリマ）の占める面積が半導
体チップ１の面積に対して少なくとも１／２以下にして
いる。このように、絶縁性フィルム（液晶ポリマ）４の
占める面積が半導体チップ１の面積に対して少なくとも
１／２以下にすることにより、絶縁性フィルム（液晶ポ
リマ）４による吸湿量をさらに低減することができるの
で、リフロー時における熱の影響及び温度サイクルによ
る熱によって発生する蒸気による影響を防止することが
でき、パッケージのクラック等の発生を防止することが
できる。
【００６８】また、これにより、半導体チップ１とリー
ドとの間の浮遊容量が従来のものに比べて小さくなるの
で、信号伝送速度の向上及び電気ノイズの低減を図るこ
とができる。
【００６９】さらに、絶縁性フィルム４と半導体チップ
１の主面とを接合する面積が製造上可能な最小限の値に
することにより、前述の効果をさらに顕著にすることが
できる。また、インナーリードの半導体チップ１と接着
する一部分のみに絶縁性フィルム（液晶ポリマ）を使用
するので、リード間におけるリークを低減することがで
きる。
【００７０】また、ＳＯＪ等の面実装型集積回路ではプ
リント基板（ＰＣＢ）へ半田実装する場合に、例えば、
ベーパーフェーズリフローソルダー法又は赤外線リフロ
ーソルダー法が用いられるが、この場合パッケージ内の
吸湿水分がリフロー温度（２１５〜２６０℃）で気化膨
張し、半導体チップ１のチップ界面の接着を剥し、剥離
面の内圧が上昇して封止レジンがクラックする場合があ
る。
【００７１】ＬＯＣ構造の半導体装置では、インナーリ
ード３Ａと半導体チップ１を絶縁フィルム４で接合する
構造であるため、特に絶縁性フィルム４自身の吸湿によ
って、前述の現象を加速する。
【００７２】従って、絶縁性フィルム４にポリイミドよ
り吸湿率が小さい液晶ポリマを用いて、且つその体積を
小さくすることで、封止レジンがクラックするのを防止
することが可能となる。
【００７３】なお、接合面積の下限は、ワイヤボンディ
ング及び樹脂（レジン）封止の工程で受ける外力に耐え
られる面積とする。
【００７４】さらに、ＤＲＡＭの容量が１６Ｍから６４
Ｍへと移行することにつれて半導体チップ１のサイズが
大きくなると、貼り付け面積も大きくなってくるが、絶
縁性フィルム４に用いる液晶ポリマはその分子量によ
り、半導体チップ１との熱膨張係数差を小さくするよう
に調整でき、半導体チップ１との熱圧着接続時に生じる
熱応力を小さくできるので、半導体チップ１破壊をも防
止できる。
【００７５】なお、リードフレーム３の熱膨張係数＞半
導体チップの熱膨張係数の関係にあることから、液晶ポ
リマの熱膨張係数は半導体チップの熱膨張係数に合わせ
るのが最も望ましい。
【００７６】次に、リードフレーム３に絶縁性フィルム
（液晶ポリマ）４を介在させて半導体チップ１を接着固
定する方法について説明する。
【００７７】本実施の形態１における半導体チップ１の
主面とインナーリード３Ａとの接着は、図１０に示すよ
うに、１層の液晶ポリマ４で接着する。
【００７８】その接着方法は、図１２（リードフレーム
３と液晶ポリマ４と半導体チップ１との関係を示す展開
図）に示すように、半導体チップ１の主面の信号用イン
ナーリード３Ａ、共用インナーリード３Ａ２、吊りリー
ド３Ｃのそれぞれに対向する位置の上に、液晶ポリマ４
を分割して熱融着により貼り付ける（図１及び図１
０）。
【００７９】次に、リードフレーム３の信号用インナー
リード３Ａ１、共用インナーリード３Ａ２、吊りリード
３Ｃを熱融着により接着固定する。
【００８０】このときの熱融着条件は、例えば、以下の
ように設定する。
【００８１】温度：２００〜２５０℃ 圧力：５〜４０kgf/cm2 （２０kgf/cm2 が最適） 時間：表面の物温が２００〜２５０℃に達すれは数秒保
持 また、図１１に示すように、１層の液晶ポリマ４の代わ
りに、上述の液晶ポリマ４（融点３３５℃）をベースフ
ィルムとして、この両面にこれより融点が低い低融点液
晶ポリマ７（例えば、融点１５０℃〜２５０℃）を配置
した３層構造のフィルムを用いて接着してもよい。
【００８２】この場合、半導体チップ１の主面とインナ
ーリード３Ａの接続部分は、低融点液晶ポリマ７部分と
なるので、低温度での接着が可能になる。このときの熱
融着の温度は１６０℃〜２１０℃程度になる。
【００８３】また、上述したように、低融点液晶ポリマ
７も、液晶ポリマ４も分子量が違うだけで同じ分子構造
をとるので、接着後は拡散により１層の液晶ポリマにな
る。
【００８４】すなわち、従来の接着剤を用いた３層構造
の絶縁性フィルムの接着では、絶縁性フィルム４と接着
剤との間にどうしても界面が生じることから、接着面に
おける剥離が起きていたが、この３層構造の液晶ポリマ
を用いると、接着後には拡散により界面がなくなるので
接着面の信頼性がより向上する。
【００８５】次に、熱融着した半導体チップ１とリード
フレーム３を樹脂封止するモールド樹脂材料（レジン）
の例を示す。
【００８６】（１）熱硬化性樹脂に、粒度分布０．１〜
１００μｍ、平均粒径が５〜２０μｍ、最大重填密度が
０．８以上の実質的に球形の無機フィラーを７０重量百
分率（wt％）以上配合した樹脂組成物を用いる。
【００８７】この場合の樹脂成分は、エポキシ、レゾー
ル、ポリイミドのいずれであってもよい。
【００８８】このように、前記球形の無機フィラー（例
えば、溶融シリカ）を用いたモールド樹脂材料は、図１
３（充填剤の充填密度と流動性の関係を示す図）に示す
ように、その材料の溶融粘度や流動性に及ぼす影響が少
ないために配合量を増やして材料の低熱膨張化が図れ
る。また、図１４（フィラ配合量と成形品の物性との関
係を示す図）及び図１５（フィラ配合量と熱応力との関
係を示す図）フィラを増量して成形品の熱応力を低減さ
せることができる。そのため、パッケージは耐クラック
性が良好となる。
【００８９】特にＬＯＣ構造のような繊細な構造を有す
る半導体装置をモールドする場合の装置の変形や損傷を
防止することができる。
【００９０】（２）高純度のフェノール硬化型エポキシ
樹脂、レゾール型フェノール樹脂、ビスマレイミド樹脂
のうち少なくとも一種を主成分とした樹脂組成物を用い
る。
【００９１】未精製レゾール樹脂を用いた場合の硬化物
特性は、表１（末尾の頁にあり）に示すように、精製品
との大きな違いは、体積抵抗率が特に１４０℃で３桁以
上異なる。また、イオン性不純物が多いため抽出液の電
気的伝導度にも大きな差がみられる。
【００９２】精製レゾール樹脂の製造法は、例えば、フ
ラスコにフェノール５００ｇ、３０％のホルマリン５５
０ｇ、硬化剤として酢酸亜鉛５ｇを加え、撹拌しながら
徐に加熱し、環流しながら９０℃で６０分間加熱する。
その後、フラスコ内を２０mmHgに減圧し、縮合水並びに
未反応成分を除去した。
【００９３】次に、この反応生成物に３００ｇのアセト
ンを加えて反応生成物を溶解し、さらに純水を加え、５
００℃で３０分間激しく撹拌する。冷却後上部の水層を
除去し、再び反応生成物を３００ｇのアセトンに溶解
し、さらに純水を加え５０℃で３０分間激しく撹拌し、
冷却後上部の水層を除去する。この洗浄操作を５回繰り
返す。各洗浄を行う毎に反応生成物の一部を取り出し夫
々減圧しながら４０℃で４８時間乾燥し、精製度合いが
異なる６種類のレゾール型フェノール樹脂を得る。
【００９４】こうして得られたレゾール型フェノール樹
脂の精製回数と樹脂の融点、硬化特性並びにこれらのレ
ゾール型フェノール樹脂５ｇに純水５０ｇを加え１２０
℃で１２０時間加熱した後の抽出水の水素イオン濃度
（ｐＨ）、電気伝導度並びに抽出されたイオン性不純物
濃度の分析結果を第２表（末尾の頁にあり）にまとめて
示す。
【００９５】表２から明らかなように、前記洗浄の操作
を５回繰り返したレゾール型樹脂フェノール樹脂は、イ
オン不純物が極めて少ないことが分かる（特願昭６３−
１４１７５０号参照）。
【００９６】このように、精製による効果としては、前
記特性上の違いからモールド品の耐湿信頼性やＡｕ／Ａ
ｌ接合部の高温寿命、素子特性の向上等が図れる。
【００９７】（３）高純度のレゾール型フェノール樹脂
あるいはビスマレイミド樹脂のいずれかを主成分とし、
かつ、その成形品は２１５℃の曲げ強度が３kgf/mm2 以
上であるもの、例えば、表１の実施例２，３のものを用
いる。
【００９８】このように、高純度のレゾール型フェノー
ル樹脂やポリイミド樹脂を用いた封止材料は成形品の耐
熱性が高く、２１５℃の曲げ強度が３kgf/mm2 以上であ
るので、パッケージを吸湿させた場合の耐リフロー性
（パッケージクラック）あるいはリフロー後の耐湿信頼
性や耐熱衝撃性が極めて良好となる。
【００９９】（４）前記（２）又は（３）項のベース樹
脂に配合される無機フィラとして、粒度分布０．１〜１
００μｍ、平均粒径５〜２０μｍ、最大充填密度が０．
８以上の実質的に球形の溶融シリカであるものであり、
例えば、表１の実施例１，２，３のいずれかのものを用
いる。
【０１００】このように、前記球形の溶融シリカを用い
た封止材料は、その材料の溶融粘度や流動性に及ぼす影
響が少ないために配合量を増やして材料の低熱膨張化が
図れる。そのため、パッケージは、前記（２）又は
（３）項の効果の上に耐クラック性が良好となる。
【０１０１】（５）前記樹脂封止材料が、無機フィラと
して粒度分布０．１〜１００μｍ、平均粒径５〜２０μ
ｍ、最大充填密度が０．８以上の実質的に球形の溶融シ
リカを組成物全体に対して６７．５体積百分率（vol
％）以上配合され、成形品は線膨張係数が１．４×１０
-5／℃以下であるものであり、例えば、表１の実施例
１，２，または３のいずれかのものを用いる。
【０１０２】このようにすることにより、前記球形の溶
融シリカの効果を更に有効にすることができる。
【０１０３】（６）前記樹脂封止材料が、１０倍量のイ
オン交換水と混合し、１２０℃で１００時間抽出した場
合に抽出液のｐＨが３〜７、電気電導度が２００μｓ／
cm以下、ハロゲンイオン、アンモニアイオン並びに金属
イオンの抽出量が１０ppm 以下であるもの、例えば、表
１の実施例１，２，３のいずれかのもを用いる。
【０１０４】
【表１】
【０１０５】
【表２】
【０１０６】次に、樹脂封止材料を金型に注入する際
に、ボイドの発生、ボンディングワイヤの曲り、充填不
足等を防止するための手段について説明する。
【０１０７】図１に示すように、半導体チップ１の主面
上に、複数のインナーリード３Ａが、前記半導体チップ
１と電気的に絶縁する絶縁性フィルム４を介在して該イ
ンナーリード３Ａと半導体チップ１とがボンディングワ
イヤ５で電気的に接続され、樹脂で封止された１６Ｍの
ＤＲＡＭにおいて、図１６（図１の要部断面図）に示す
ように、インナーリード３Ａの半導体チップ１と接着し
ている部分からパッケージ２の外壁までの距離Ｈ１が、
半導体チップの回路形成面の反対側の面からパッケージ
の外壁までの距離Ｈ２より大きくなるようなパッケージ
構造にする。
【０１０８】このようなパッケージ構造にすることによ
り、図１７（図１６をモデル化した断面図）、図１８
（図１７のハ−ハ断面図）、図１９（図１７のニ−ニ断
面図）に示すように、インナーリード３Ａの上部の流路
の深さｈ３１とｈ３２、インナーリード３Ａと半導体チ
ップ１との中間部の深さｈ２及び半導体チップ１の下部
の流路の深さｈ１の関係が夫々次式で表される。
【０１０９】ｈ１＝ｈ２＝〔ｈｃ−ｔｃ−２Ｗｆｔｆ／
Ｗｃ〕÷〔２（１＋Ｗｆ／Ｗｃ）〕 ｈ３１＝ｈｃ−２ｈ１ｏｒ２−ｔ−ｔｃ ｈ３２＝ｈ１ｏｒ２＋ｔ ここで、 ｈｃ：キャビティ深さ ｔｃ：チップ厚さ ｔｆ：リードフレーム厚さ Ｗｃ：キャビティ幅 Ｗｆ：チップから浮かせたリードフレーム長さである。
【０１１０】前記各式の夫々関係をグラフにすると、図
２０のようになる。
【０１１１】このように、パッケージ２のレジン流路を
インナーリード３Ａの上部流路、インナーリード３Ａと
半導体チップ１の中間部流路及び半導体チップ１の下部
流路の３つに分割し、各流路のレジン平均流速が等しく
なるように、各流路の深さ及びレジン流路構造を設定す
ることにより、図１８に示す各流路，，のレジン
平均流速が等しくなるので、ボイド発生、ボンディング
ワイヤ（金線）５の曲り、充填不足等を防止することが
できる。
【０１１２】また、前記各流路，，のレジン平均
流速が等しくなるので、半導体チップ１及びインナーリ
ード３Ａの変形が防止することができ、高信頼性のパッ
ケージを得ることができる。
【０１１３】（実施の形態２）本発明の実施の形態２の
半導体装置は、図２１、図２２（ａ）、図２２（ｂ）、
図２３（ａ）、及び図２３（ｂ）に示すように、信号用
インナーリード３Ａ１及び共用インナーリード３Ａ２の
半導体チップ１との対向面のチップ最近接面の全面又は
一部にリードの輪郭に沿って切断された絶縁性フィルム
（液晶ポリマ）４Ａが配設されたものである。
【０１１４】すなわち、絶縁性フィルム（液晶ポリマ）
４Ａは、例えば、図２１に示すように、リードフレーム
３の状態で、信号用インナーリード３Ａ１及び共用イン
ナーリード３Ａ２の半導体チップ１の主面と対向する面
の半導体チップに最近接する面の全面に、絶縁性フィル
ム（液晶ポリマ）４Ａをあらかじめ配設しておき、組み
立て時に前記絶縁性フィルム（液晶ポリマ）４Ａと半導
体チップ１を接着固定する。
【０１１５】その絶縁性フィルム（液晶ポリマ）４Ａ付
リードフレーム３は、例えば、１枚のインナーリード用
薄板の半導体チップ１の主面と対向する面の半導体チッ
プ１に最近接する面全面に、絶縁性フィルム（液晶ポリ
マ）４を貼り付けて、プレス等で成形切断し、信号用イ
ンナーリード３Ａ１及び共用インナーリード３Ａ２と絶
縁性フィルム（液晶ポリマ）４Ａとが一度に作製され
る。
【０１１６】このようにすることにより、絶縁性フィル
ム（液晶ポリマ）４Ａの面積を低減することができる。
また、信号用インナーリード３Ａ１及び共用インナーリ
ード３Ａ２と絶縁性フィルム（液晶ポリマ）４Ａとの位
置合わせも良好に行うこともできる。また、信号用イン
ナーリード３Ａ１と共用リード３Ａ２との間に絶縁性フ
ィルム（液晶ポリマ）４が存在しないので両者間のリー
クを防止することができる。
【０１１７】なお、前記絶縁性フィルム（液晶ポリマ）
４は、複数枚に分割して、例えば４分割して貼り付ける
方が、１枚の絶縁性フィルム（液晶ポリマ）４の場合よ
り熱による応力の影響を低減することができる。
【０１１８】また、図２２（ａ）に示すように、半導体
チップ１の主面と対向する面の半導体チップ１に最近接
する面（裏面）の全面のうち、信号用インナーリード３
Ａ１と共用リード３Ａ２のボンディング部に対応する部
分のみに絶縁性フィルム（液晶ポリマ）４Ｂを配設し、
半導体チップ１に対する絶縁性フィルム（液晶ポリマ）
４Ｂの占める面積を最小にすることができる。
【０１１９】このような半導体チップ１に対する絶縁性
フィルム（液晶ポリマ）４Ｂの占める面積が最小となる
絶縁性フィルム（液晶ポリマ）４Ｂ付リードフレーム３
は、例えば、図２２（ｂ）に示すように、信号用インナ
ーリード３Ａ１と共用リード３Ａ２の半導体チップ１の
主面と対向する面の半導体チップ１に最近接する面全面
に、所定位置に孔ａが設けられた４枚の絶縁性フィルム
（液晶ポリマ）４を貼り付けて、プレス等で成形切断
し、信号用インナーリード３Ａ１と共用リード３Ａ２の
ボンディング部に対応する位置のみに絶縁性フィルム
（液晶ポリマ）４Ｂを貼り付けたものが作製される。
【０１２０】このようにすることにより、図２１に示す
実施の形態に比べて、さらに、絶縁性フィルム量を減じ
ることができるので、さらに、吸湿量を低減することが
できる。また、このようになることにより、吊りリード
を合わせると、半導体チップ１を固定しやすい。
【０１２１】なお、図２２（ａ）に示す実施の形態にお
いては、ボンディング部に対応する部分のみに絶縁性フ
ィルム（液晶ポリマ）４Ａを配設したが、それ以外の部
分に、必要に応じて部分的に絶縁性フィルム（液晶ポリ
マ）４Ａを配設してもよい。
【０１２２】また、図２３（ａ）に示すように、図２１
に示す絶縁性フィルム（液晶ポリマ）４Ａの部分に、共
用インナーリード３Ａ２と信号用インナーリード３Ａ１
の部分を延長して交差させるように延長部分にも絶縁性
フィルム（液晶ポリマ）４Ｃを配設してもよい。
【０１２３】この絶縁性フィルム（液晶ポリマ）４Ｃ付
インナーリード３Ａは、例えば、図２３（ｂ）に示すよ
うに、信号用インナーリード３Ａ１に対応する部分のみ
が残るような孔ｂを設けた１枚の絶縁性フィルム（液晶
ポリマ）４を作製し、この絶縁性フィルム（液晶ポリ
マ）４の長辺方向の中心線に沿って切断して２分割す
る。この２分割された絶縁性フィルム（液晶ポリマ）４
Ｃを共用インナーリード３Ａ２及び信号用インナーリー
ド３Ａ１に貼り付けることにより作製する。
【０１２４】このように予め絶縁性フィルム（液晶ポリ
マ）４を所定のパターンに切断して絶縁性フィルム（液
晶ポリマ）４Ｃを形成し、絶縁性フィルム（液晶ポリ
マ）４Ｃを共用インナーリード３Ａ２及び信号用インナ
ーリード３Ａ１に貼り付けるのみでよいので、絶縁性フ
ィルム（液晶ポリマ）４Ｃの作製方法が容易である。ま
た、このようにすることにより、絶縁性フィルム（液晶
ポリマ）４Ｃを共用インナーリード３Ａ２及び信号用イ
ンナーリード３Ａ１に貼り付けるので、信号用インナー
リード３Ａ１の先端を平坦化することができ、その後の
工程の作業が容易になる。
【０１２５】絶縁性フィルム（液晶ポリマ）４Ｃと共用
インナーリード３Ａ２と信号用インナーリード３Ａ１と
の接着は、上述の通りである。
【０１２６】なお、図２１、図２２（ａ）、及び図２３
（ａ）に示す絶縁性フィルム（液晶ポリマ）４Ａ，４
Ｂ，４Ｃは、インナーリードの幅よりも、多少広くても
よいし、逆に狭くてもよい。
【０１２７】以上の説明からわかるように、本実施の形
態２によれば、半導体チップ１と信号用インナーリード
３Ａ１と共用リード３Ａ２との間に配設される絶縁性フ
ィルム（液晶ポリマ）４の量は、従来のものに比べて極
端に少ないので、湿度の高い環境中に長時間保持して
も、半導体装置内に吸収される水分量をさらに少なくで
きる。
【０１２８】これにより、半田リフロー工程中の半導体
装置内水蒸気圧力を小さくできるので、レジンクラック
を起こさない半導体装置を提供することができる。
【０１２９】（実施の形態３）次に、本実施の形態３に
おいて、図１〜図３に示すの半導体装置の製造方法につ
いて図１２、及び図２４〜図２６を用いて説明する。図
２４は、図１〜図３に示すの半導体装置の製造方法を説
明するためのフローチャートである。図２５〜図２７
は、図１〜図３に示す半導体装置の製造方法を説明する
ための要部断面図（半導体チップ１とインナリード３Ａ
１の接着部分）である。
【０１３０】図１〜図３に示す半導体装置は、まず、図
１２に示すように、半導体チップ１とリードフレーム３
を所定の大きさで切った絶縁性フィルム（液晶ポリマ）
４（１層）を介在させて熱融着させる熱融着工程を行う
（図２４：ステップ２４０１）。このときの熱融着条件
は上述したように、表面層の液晶ポリマの融点が２００
℃とした場合、温度：２２０℃、圧力：５〜４０kgf/cm
2 （２０kgf/cm2 が最適）時間は数秒である。
【０１３１】この熱融着したときの図を図２５に示す。
【０１３２】また、図２６に示すように、１層の絶縁性
フィルム（液晶ポリマ）４の代わりに実施の形態１に示
した低融点液晶ポリマ７で高融点（融点が３３５℃）の
絶縁性フィルム（液晶ポリマ）４を挟んだ３層構造の絶
縁性フィルム（液晶ポリマ）では、温度条件が２００℃
から２５０℃くらいが最適である。これはこの温度以上
ではリードフレームのめっき層の熱的損傷（リードフレ
ーム材料のめっき層の拡散、酸化膜の成長など）を防ぐ
ためである。またリードフレーム自体が銅系の場合には
リードフレーム自身の酸化を防ぐためにこの温度範囲は
特に重要である。
【０１３３】その後、図２７に示すように、半導体チッ
プ１の外部端子ＢＰとインナーリード３Ａ１をワイヤボ
ンディングするボンディング工程を行う（図２４：ステ
ップ２４０２）。
【０１３４】その後、金型を用いて、レジンにより樹脂
封止する樹脂封止工程を行う（図２４：ステップ２４０
３）。
【０１３５】この樹脂封止工程は、実施の形態１に示し
た（１）〜（６）のいずれかのレジンを用いて、図１５
〜図１９に示したように、金型のキャビティのレジン流
路をインナーリード３Ａの上部流路、インナーリード３
Ａと半導体チップ１の中間部流路及び半導体チップ１の
下部流路の３つに分割し、各流路のレジン平均流速が等
しくなるように、各流路の深さ及びレジン流路構造を設
定して行う。
【０１３６】そして、樹脂封止されたパッケージとアウ
タリード３Ｂをリードフレーム枠３から切り離し、その
アウタリード３Ｂを曲げポンチ等によりＪ型に折り曲げ
るトリムアンドフォーム工程を行い（図２４：ステップ
２４０４）、図１〜図３に示す半導体装置を製造する。
【０１３７】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【０１３８】（実施の形態４）実施形態３において接着
剤層に低分子液晶ポリマの替りに、エポキシ系接着剤を
用いた。この接着剤は未硬化のビスフェノールＡ型のエ
ポキシ系樹脂であり、１５０℃の温度でリードフレーム
と半導体チップを接着することが可能である。半導体チ
ップを接着後、１７０℃で１hr加熱して完全硬化させ
る。
【０１３９】（実施の形態５）実施形態３において接着
剤層に熱可塑性の低分子ポリイミド樹脂を用いた。この
接着剤は２００℃の温度でリードフレームと半導体チッ
プを接着することが可能である。
【０１４０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１４１】絶縁性フィルムに上述した液晶ポリマを用
いることにより、絶縁性フィルムの吸湿水分量を少なく
することができ、リフロー時にその吸湿された水分がパ
ッケージの中で気化膨張してパッケージクラックが発生
することを防止できるので、半導体装置において、耐湿
性の向上を図ることが可能となる。
【０１４２】また、絶縁性フィルムに上述した液晶ポリ
マを用いることにより、熱膨張係数を分子量により調整
できるので、その熱膨張係数をインナーリード３Ａの熱
膨張係数より小さくすることで、熱膨張差でインナーリ
ード３Ａが変形することを防止でき、設計寸法値を確保
できるので、半導体装置の信頼性を向上することが可能
になる。
【図面の簡単な説明】
【図１】本発明の実施の形態１であるＤＲＡＭを封止す
る樹脂封止型半導体装置の部分断面斜視図である。
【図２】図１の平面図である。
【図３】図２のイ−イ線で切った断面図である。
【図４】図１に示すＤＲＡＭの概略構成を示すレイアウ
ト図である。
【図５】図１に示すリードフレームの全体平面図であ
る。
【図６】本発明の実施の形態１〜３にかかる液晶ポリマ
の分子構造を示す図である。
【図７】液晶ポリマと従来のポリイミドＡ（Dupont社提
供のカプトン）、ポリイミドＢ（宇部興産社提供のユー
ピレックス）との吸湿率（％）を示すグラフである。
【図８】液晶ポリマと従来のポリイミドＡ（Dupont社提
供のカプトン）、ポリイミドＢ（宇部興産社提供のユー
ピレックス）との吸湿膨張率（％）を示すグラフであ
る。
【図９】液晶ポリマの相対湿度における比誘電率を示す
グラフである。
【図１０】図１に示すインナーリードと半導体チップと
の関係を示す要部断面図である。
【図１１】図１に示すインナーリードと半導体チップと
の関係を示す要部断面図である。
【図１２】図１に示す半導体チップ、絶縁体、リードフ
レームの関係を示す組立展開図である。
【図１３】モールド樹脂材料の特性を説明するための図
である。
【図１４】モールド樹脂材料の特性を説明するための図
である。
【図１５】モールド樹脂材料の特性を説明するための図
である。
【図１６】モールド樹脂材料の特性を説明するための図
である。
【図１７】図１に示す樹脂封止型半導体装置のモールド
樹脂を金型に注入するのに最適なパッケージを説明する
ための図である。
【図１８】図１に示す樹脂封止型半導体装置のモールド
樹脂を金型に注入するのに最適なパッケージを説明する
ための図である。
【図１９】図１に示す樹脂封止型半導体装置のモールド
樹脂を金型に注入するのに最適なパッケージを説明する
ための図である。
【図２０】図１に示す樹脂封止型半導体装置のモールド
樹脂を金型に注入するのに最適なパッケージを説明する
ための図である。
【図２１】本発明の実施の形態２の樹脂封止型半導体装
置の概略構成を説明するための図である。
【図２２】本発明の実施の形態２の樹脂封止型半導体装
置の概略構成及びその製造方法を説明するための図であ
る。
【図２３】本発明の実施の形態２の樹脂封止型半導体装
置の概略構成及びその製造方法を説明するための図であ
る。
【図２４】本発明の実施の形態３の樹脂封止型半導体装
置の製造方法を説明するためのフローチャートである。
【図２５】実施の形態３の樹脂封止型半導体装置の製造
方法を説明するための要部断面図である。
【図２６】実施の形態３の樹脂封止型半導体装置の製造
方法を説明するための要部断面図である。
【図２７】実施の形態３の樹脂封止型半導体装置の製造
方法を説明するための要部断面図である。
【符号の説明】
１ ＤＲＡＭ ２ 樹脂封止型パッケージ ３ リードフレーム ３Ａ インナーリード ３Ａ１ 信号用インナーリード ３Ａ２ 共用インナーリード ３Ｂ アウターリード ３Ｃ，３Ｃ１ 支持用リード（吊りリード） ４，４Ａ，４Ｂ，４Ｃ 絶縁性フィルム（液晶ポリマ） ５ ボンディングワイヤ ７ 低融点液晶ポリマ １１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ メモリセルア
レイ
フロントページの続き (72)発明者 川村 敏雄 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの回路形成面上に複数のイン
    ナーリードが、前記半導体チップと電気的に絶縁する絶
    縁性フィルムを介在して接着され、該インナーリードと
    半導体チップの外部端子とがボンディングワイヤで電気
    的に接続され、モールド樹脂で封止された半導体装置に
    おいて、前記絶縁性フィルムは、ベースフィルムが熱溶
    融型高分子量液晶ポリマで形成され、さらにそのベース
    フィルムの表面の両面あるいは片面にベースフィルムよ
    り分子量の小さい低分子量液晶ポリマ、または液晶ポリ
    マ以外の接着剤が塗布された構造になっていることを特
    徴とする半導体装置。
  2. 【請求項２】請求項１に記載の半導体装置おいて、ベー
    スフィルムの粘弾性係数は、温度２３０℃の半導体装置
    のマザーボード搭載温度（はんだペースト印刷リフロ
    ー）において１，０００MPa 以上５，０００MPa であ
    り、またベースフィルムの表面に塗布された接着剤の粘
    弾性係数は１．０MPa 以上１００MPa であることを特徴
    とする半導体装置。
  3. 【請求項３】請求項１に記載の半導体装置において、前
    記絶縁性フィルムは、前記インナーリードの半導体チッ
    プ対向面のチップ最近接面の全体、または一部に配設さ
    れることを特徴とする半導体装置。
  4. 【請求項４】半導体チップの回路形成面上に複数のイン
    ナーリードが、前記半導体チップと電気的に絶縁する絶
    縁性フィルムを介在して接着され、絶縁性フィルムは、
    ベースフィルムが熱溶融型高分子量液晶ポリマで形成さ
    れ、さらにそのベースフィルムの表面の両面あるいは片
    面にベースフィルムにより分子量の小さい低分子量液晶
    ポリマ、または液晶ポリマ以外の接着剤が塗布された構
    造になっており、前記該インナーリードと半導体チップ
    の外部端子とがボンディングワイヤで電気的に接続さ
    れ、モールド樹脂で封止された半導体装置の製造方法で
    あって、前記半導体チップとリードフレームを所定の大
    きさで切った前記絶縁性フィルムを介在させて熱融着す
    る熱融着工程と、半導体チップの外部端子とインナーリ
    ードをワイヤボンディングするワイヤボンディング工程
    と、金型を用いて、モールド樹脂により封止する樹脂封
    止工程と、樹脂封止されたパッケージとアウタリードを
    リードフレーム枠から切り離し、そのアウタリードを所
    定形状に曲げるトリムアンドフォーム工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】請求項４に記載の半導体装置の製造方法に
    おいて、インナーリードへの絶縁性フィルムの熱融着工
    程は、表面の低分子量液晶ポリマの低融点を活かして、
    温度２００〜２５０℃の範囲で行われ、また半導体チッ
    プを搭載する場合には、温度が同じく２００〜２５０℃
    の範囲で行われて、リードフレームと半導体チップの外
    部端子とをワイヤボンディングするための銀などのめっ
    き層の熱的ダメージを防ぎ、かつベースフィルムの溶融
    による物性の変化を防止したことを特徴とする半導体装
    置の製造方法。
  6. 【請求項６】請求項５に記載の半導体装置の製造方法に
    おいて、前記熱融着工程は、絶縁性フィルムとして、融
    点が３００〜３５０℃の熱溶融型高分子量液晶ポリマ
    を、融点が１５０〜２５０℃の低融点液晶ポリマで挟ん
    だ３層構造の液晶ポリマからなるものを用い、前記温度
    範囲で半導体チップを搭載後は表面の低分子量液晶ポリ
    マ層がベースフィルムに拡散して全部が消失するか、ま
    たは一部が拡散して、最終的にはんだペースト印刷リフ
    ロー温度である２３０℃に耐える物性となることを特徴
    とする半導体装置の製造方法。
  7. 【請求項７】請求項６に記載の半導体装置の製造方法お
    いて、表面の低分子量液晶ポリマは、液晶転移温度にお
    いて接着性が発現され、またベースフィルムは表面の低
    分子量液晶ポリマの液晶転移温度では転移せず初期の物
    性が維持される接着性の液晶ポリマを用いたことを特徴
    とする半導体装置の製造方法。
JP10154011A 1998-06-03 1998-06-03 半導体装置とその製造方法 Pending JPH11345928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10154011A JPH11345928A (ja) 1998-06-03 1998-06-03 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10154011A JPH11345928A (ja) 1998-06-03 1998-06-03 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH11345928A true JPH11345928A (ja) 1999-12-14

Family

ID=15574964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10154011A Pending JPH11345928A (ja) 1998-06-03 1998-06-03 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH11345928A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229118A (ja) * 2004-02-10 2005-08-25 Samsung Electronics Co Ltd マルチ・ローパッド構造を有する半導体装置、及びそれを製造する方法
WO2006091032A1 (en) * 2005-02-23 2006-08-31 Lg Micron Ltd. Lead frame
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ
JP2021015964A (ja) * 2019-07-10 2021-02-12 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229118A (ja) * 2004-02-10 2005-08-25 Samsung Electronics Co Ltd マルチ・ローパッド構造を有する半導体装置、及びそれを製造する方法
WO2006091032A1 (en) * 2005-02-23 2006-08-31 Lg Micron Ltd. Lead frame
US8072054B2 (en) 2005-02-23 2011-12-06 Lg Micron Ltd. Lead frame
US8198711B2 (en) 2005-02-23 2012-06-12 Lg Micron Ltd. Lead frame
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ
JP2021015964A (ja) * 2019-07-10 2021-02-12 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
KR0158868B1 (ko) 반도체장치
JP2702219B2 (ja) 半導体装置及びその製造方法
US6750080B2 (en) Semiconductor device and process for manufacturing the same
JPH08124957A (ja) 半導体集積回路
JPH11345928A (ja) 半導体装置とその製造方法
JPS58500463A (ja) めっきのしてないパッケ−ジを含む半導体デバイス
JP2748955B2 (ja) 半導体装置
JP2982952B2 (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JP2698065B2 (ja) 半導体装置の製造方法
JP2748954B2 (ja) 半導体装置及びその製造方法
JP3883531B2 (ja) 半導体装置
KR0167438B1 (ko) 반도체장치의 제조방법
KR0161353B1 (ko) 수지봉지패키지의 제조방법
JP2698064B2 (ja) 半導体装置
JPS6089945A (ja) 封止半導体装置
JP2982951B2 (ja) 半導体装置
JP2698066B2 (ja) 半導体装置
KR0167389B1 (ko) 반도체장치
JP2695404B2 (ja) 半導体装置
JP3048546B2 (ja) 半導体装置
JP3938784B2 (ja) 半導体装置
JP3938783B2 (ja) 半導体装置
JP2004158896A (ja) 半導体装置
JP4040549B2 (ja) 半導体装置