JPS58500463A - めっきのしてないパッケ−ジを含む半導体デバイス - Google Patents

めっきのしてないパッケ−ジを含む半導体デバイス

Info

Publication number
JPS58500463A
JPS58500463A JP57500908A JP50090882A JPS58500463A JP S58500463 A JPS58500463 A JP S58500463A JP 57500908 A JP57500908 A JP 57500908A JP 50090882 A JP50090882 A JP 50090882A JP S58500463 A JPS58500463 A JP S58500463A
Authority
JP
Japan
Prior art keywords
die
copper
metal
package
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57500908A
Other languages
English (en)
Other versions
JPH0412028B2 (ja
Inventor
オルセン・デニス・ア−ル
スパンジヤ−・ケイス・ジ−
Original Assignee
モトロ−ラ・インコ−ポレ−テッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトロ−ラ・インコ−ポレ−テッド filed Critical モトロ−ラ・インコ−ポレ−テッド
Publication of JPS58500463A publication Critical patent/JPS58500463A/ja
Publication of JPH0412028B2 publication Critical patent/JPH0412028B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4924Bases or plates or solder therefor characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053Bonding environment
    • H01L2224/85095Temperature settings
    • H01L2224/85099Ambient temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01072Hafnium [Hf]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20752Diameter ranges larger or equal to 20 microns less than 30 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20753Diameter ranges larger or equal to 30 microns less than 40 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20754Diameter ranges larger or equal to 40 microns less than 50 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20755Diameter ranges larger or equal to 50 microns less than 60 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20756Diameter ranges larger or equal to 60 microns less than 70 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20757Diameter ranges larger or equal to 70 microns less than 80 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20758Diameter ranges larger or equal to 80 microns less than 90 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20759Diameter ranges larger or equal to 90 microns less than 100 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/2076Diameter ranges equal to or larger than 100 microns

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 めっきのしてないパッケージを 含む半導体デバイス 発明の背景 本発明は、一般的には半導体デバイス溝造に関するものであり。
更に具体的に言うとめっきのしてない銅合金パッケージに実装され結合された半 導体ダイに関する。
半導体デバイスは9代表的な場合には半導体ダイとそのタイのためのパッケージ 又はハウシンクを含む。パッケージはダイ実装部分と導線(リード)部分とを含 む。拡散領域、接合面(junction)などを含むダイの頂部表面及び底部 表面はいづれも金属被覆されている。底部金属被覆をパッケージのダイ実装部分 に結合するのにごよ−よんfこが用いられる。ワイヤ導線は頂部金属被覆及びパ ッケージ導線部分と結合し、それらを相互接続している。ダイ及び相互接読4線 はついでパッケージ内に封しこめられる。囲いは、ダイとダイ実装及び導線部分 の1部の周囲にモールドされたプラス千ツク製カプセル封入(encapsul ation )又は実装部分に溶接されダ1′上方に広がっている金属製覆いを 具える。
パッケージのダイ実装部分は機械的支持と電気的接触を与え、熱だめ(ヒートシ ンク) (heat 5ink )として機能する。ダイは9通常は軟ろう、硬 ろう又は導電性エポキシを用いてダイ実装部分に接着されている。これらの実装 材料の各々は特有の利点と欠点をもっている。例えば、船主成分合金又は錫主成 分合金セある軟ろうは安価ではあるが、硬ろうに比べると熱疲労が起きやすく、 電気抵抗。
熱抵抗が高い。硬ろうは金主成分合金であり、すくれた熱、電気および機械的特 性をもった信頼性の高い結合を与えるが、金主成分硬ろうは非常に高価である。
導電性エポキシは軟ろつと同様に比較的安価であるが、硬ろうに比べるとその結 合状態はあまり望ましいものではなく、貴金属充填剤(precious me tal filler;)をしばしば含んでいる。
半導体ダイの背面は、結合可能な表面とするために金属被覆が行われている。結 合にはんだを用いる場合には、背面金属被覆は選択したはんだと相和性(com patible)かなければなろない。同様にそのはんだはダイ実装部分の金属 と相和性がなければならない。即ち1背面金属、はんだおよびダイ実装金属はす べて冶金学的に相和性がなければならない。冶金学的に相和性があるということ は、そのはんだが湿潤しはんだが接触する金属表面に強力な結合部を形成するこ とはできるが、その結合部に望ましくない金属間化合物は形成じtいことを意味 する。これとは対照的に、金および錫は破壊されやすい金属間化合物を形成する 可能性があり、従って信頼性の低い結合部をつくるものと思われる。
相和性(compatibility )がめられる結果1代表的な場合には金 属被覆(clad)又はめっきをしたダイ実装領域が用いられるようになる。ダ イ実装領域の下にある材料は、その熱特性、電気的特性及び機械的特性によって 選択される。金属被覆(cladding)又2まめつきは必要とされる冶金学 的相和性を与える。選択されたはんだ系に応じて、ダイ実装領域はその上が材料 5通常はニッケルが金の薄い層によって被覆される。この結果、材料自体の費用 とともにめっき又は金属被覆作業の費用がデバイスの総費用に加えられることに なる。
半導体ダイの前表面は、パターン配線が形成された(patterned )金 属層によってメタライズされ、この金属層により例えばバイパーラトランジスタ の場合にはトランジスタのヘース及びエミッタ電極に対する電気的接触が可能に なる。このパターン形成金属配線は。
細いワイヤ(代表的の場合には直径25−500ミクロン)によって半導体パッ ケージの導線(リード)部分に接続されており、これらの細いワイヤは表面金属 配線とパッケージ導線との間に結合されている。
これらのワイヤは1通常はアルミニウム又は金であり、上部表面金属配線はアル ミニウム又は多数の別の多層金属系であり、パッケージ導線は、ニッケル又は金 でめっきされている。導線めっき又は金属被覆は、アルミニウム又は金のワイヤ とパッケージ導線の剛性材料との間の冶金学的相和性のために必要である。ここ でははんだ湿潤性は必要ないが、望ましくない金属間化合物が結合部に形成しな いようにするために冶金学的相和性は必要である。この場合ζこ;)。
パ、・ケージ導線のめっき又は金属被覆は高価であり、金ワイヤを用いた場合に はそのために更に費用がかさむことになる。
上述したように組み立てられた半導体デバイス全体は多くの短所をもっている。
半導体デバイスを組み立てるには1種々の冶金学的選択対象物のなかから選択す る必要があり、費用、熱および電気的特性及び信頼性などの変数に関して変換( tradeoff)を必要とする。
例えば、信頼性は、アルミニウムー金の金属間化合物の生成によって損なわれる であろう。これらの短所および必要とされる変換のために、改良された半導体デ バイス組立体をつくる必要があった。
従って1本発明の目的は、めっきのしていない合金パッケージ部材上に組み立て られた改良された半導体デバイスを提供することである。
本発明のもう1つの目的は、改良された冶金学的に相和性のある裏表面金属配線 、金属はんだおよびめっきのしていないダイ実装パッケージ部材を提供すること である。
本発明の更にもう1つの目的は、めっきのしてない銅合金パッケージ導線部分と 相和性のある前表面金属配線および導線結合手段を提供することである。
本発明のさらにもう1つの目的は、金属間化合物を形成しない改良されたデバイ ス金属配線を提供することである。
本発明のもう1つの目的は、めっきのしてない銅合金グイ実装パッケージ部材と 冶金学的に結合した半導体ダイ、およびめっきのしてない銅合金導線部分パッケ ージ部材と結合した導線を提供することである。
本発明の更にもう1つの目的は、めっきのして了い実装部材パッケージ部分に実 装され改良された信頼特性を有するハウシングに収容された半導体デバイスを提 供することである。
発明の要約 上述した目的や利点およびその他の目的及び利点は、めっきのしてないパッケー ジ部材と組み合わさった相和性のある金属系により接触されている半導体ダイを 使用することによって達成される。本発明の1実施例では、半導体デ・スイスは 、その第1表面上にメタライスされ、ダイ金属配線(メタライゼーション)と銅 合金パッケージ部分との両方と冶金学的の相和性を有するはんだ組成を用いてパ ッケージのめっきのしてない銅合金ダイ実装部分に取りつけられた半導体ダイを 含む。パッケージの銅合金導線部分と半導体ダイの第2表面上にパターン配線が 形成された金属配線曙との間に銅リボン(copper ribbon )が結 合され、それらの間を電気的に相互接続している。この銅リボンは、導線部分及 びパターン形成の金属層と冶金学的相和性を有する。ダ、イ及び相互接続用リボ ンはカプセルに封入され1機械的保護及び周囲の保護を与えも。
図面の簡ffiな説明 第1図は1本発明によるプラスチック製のカプセル封入した半導体デバイスを部 分的に切断した斜視図で示したものである。
第2図は、半導体デバイス組立体を断面図で概略的に示したものである。
第3図は1本発明の別の実施例を部分的に切断した斜視図で示したものである。
好ましい実施例の詳細説明 第1図は1本発明による半導体デバイス10の1実施例を部分的に切断した斜視 図を示したものである。ここではシリコンバイポーラトランジスタとして示しで あるデバイス10は、結合され保護パ、!ケージ内にカプセル封入されている半 導体タイ12を含む。パノγ−ノはダイ実装部分14.導線(リード)部分16 及び成型されたプラス千ツク製カプセル(encapsulant ) 1Bを 含む。
ダイ18はダイ実装部分14に冶金学的に結合されている。ダイ実装部分は機械 的支持を与え3 トランジスタダイの背面又はコレクタに対′−准気気的接触与 え、デバイスの動作で発生する熱を散逸するだめの熱だめ(heat 5ink  > として機能する。タイ実装部分はまたフランジを通って延びている実装穴 22を有するフランジ部分20を含むことがある。フランジ及び穴は例えば電気 的シャシ又は熱だめに対しデバイスの実装を容易にする。
ダイ12の上部表面上には、トランジスタのベース及びエミッタ端子にそれぞれ 電気的接触を行うベース金属24及びエミ・ツタ金属26を含むパターン形成金 属配線がある。金属ワイヤである。又はできれぼりホン状であることが好ましい 導線28は、ベース及びエミッタ金属と導線部分16とを相互接続している。4 線は上部表面金属配線と導線部分16の末端部に位置している結合部位との間を できれば超音波を用いた結合技術によって結合している。導線部カー16のうち の1本の導線32は、ダイ実装部分14の柱(post>部分34に機械的に結 合されている。これはパッケージのダイ実装部分と導線実装部分とを機械的相互 接続するのに役立っており、またトランジスタダイのコレクタ部分とパッケージ 導線部分との間を電気的に相互接続させている。2つのパッケージ部分を結合し 、ダイと導線部分16との間を導線28で結合すると、非常に小型でかつ感度の よいトランジスタダイと電気的接触を行うための手段が与えられる。従って半導 体デバイスの使用者はパッケージ外部と効果的な電気的接触をすることができる 。
デバイスを完成させるために、結合した半導体ダイ、相互接続用の4線、及びダ イ実装部分と導線部分の部品を、成形した保護用のプラスチック製容器(ハウジ ング)18内にカプセル封入する。このプラスチックはダイ及び導線を機械的損 傷及び汚染から保護する。
プラス千ツクカプセル封入は、また導線部分16を機械的に支持し。
パッケージ部品の正しい位置ぎめを維持する。
第2図は1本発明による半導体デバイス組立体を分解図で示したものである。半 導体ダイは、パターン形成前面金属配線24 、26を有する。ダイの下面は、 ダイの下面と良好な電気的及び機械的接触をする金属層40によりメタライスさ れている。半導体ダイをバ、ノヶージタイ実装部分14に結合させるためにはん だが用いられている。このはんだは、ダイ実装部分を予め錫めっきすることによ って、又はダイの下面を予め被覆することによって予備成形(prel’orm  )としつきされないままになっている。銅又は選択された銅合金は、それらの 望ましい熱特性、電気的及び機械的特性の故に、パッケージ部分の為に選択され る。デバイスの費用を増やすダイ実装部分14のめっき又は金属被覆は不必要で ある。゛めっきのしてない銅合金゛という語は、薄い表面合金を形成するために 加熱することによって形成される表面合金と金属間化合物を含むことを意味し、 特に加熱が通常のその後の結合段階だけからなる場合を意味する。即ち、゛めつ きをしてない゛ということは ”′被覆していない゛ことを意味するものではな く、めっきをしてないことは、メタクリル酸メチル又はその他のアクリル酸(a crylic )などの保護被覆を除外するものではない。
タイ実装部分用材料として銅又は銅合金を選んでから、その材料に直接粘合する はんた38を選択する。従来の硬ろうおよび軟ろうは上述した種々の短所を有す る以外にも1反復可能な信頼性の高い方法では直接に銅と結合しない。従って、 米国特許第4,170,472号に開示された錫−銀一アンチモニーはんだはこ の応用例においては好好ましいはんだである。特に重量百分率(%)で錫約61 −69%アンチモニ−8−11%、銀23−28%を含むはんだが好ましい。こ のはんだは硬ろうの特性と軟ろうの特性とのほぼ中間の特性を有しており。
種々の先行技術のはんだの望ましい特徴の多くを組み合わせてもっている。この 錫−銀−アンチモニーはんだは、めっきしてないダイ実装部位に直接に結合する 。
金属被5を層40は、半導体ダイの裏面に通用され、タイ;こ良好な電気的接触 を与え、ろう付は可能な表面を与える。この金属被覆層は。
ダイうこ付着してオーム市電接続を与えなければならず、またダイ結合のために 選択したはんだと冶金学的にt目相性がなければならない。
好ましい金属被覆層は、チタン、ニッケルおよび銀の連続して層からなっている 。チタンはノリコンウェーハの露出した裏面と接触している。加熱するとケイ化 チタンが形成され、このケイ化チタンはウェーハとの強力な冶金学的結合ととも に良好な電気的接触を与える。銀は、はんだと強力な結合部を形成する。中間の ニッケル層は、シリコンウェーハへの銀の移動を防止するための障壁として作用 する。代わりの金属被覆層も用いることができるが、Ti−Ni −Ag系か好 ましい。例えば代わりの金属被覆層はクロムと銀との連続層からなるが、ケイ化 クロムは、シリコンに対してより弱い機械的結合を示し、チタンにより形成され る結合より冶金学的に劣っている。
ペア・ケーノ導線部分16もまためっきのしてない銅又は銅合金で形成されてい る。銅合金が好ましいが、それは銀合金が望ましい量の剛性を与えるからである 。この剛性は2例えば導線をソケットまたはプリント回路基板の穴に挿入しやす <シ、デバイスがひとたび回路内に配線されたならばデバイスの位置を維持する のに必要である。
導線部分16およびダイ実装部分14は5部位42において物理的1こ結合され ている。この結合はダイ実装作業前に達成される。この実施例ではダイ実装部分 と導線実装部分とは最初は分離しているのであるから、これらの2つの部分は特 定の必要性を満たすため相異なる冶金学的性質を有する相異なる銅合金からの同 種合金から形成することができる。例えば、導線部分は、ダイ結合を容易にする ためより柔らかい合金でつくることができるダ・イ実装部分に比較してより高い 降伏点又はかたさを有する合金で作ることができる。別の実施例(図示されてい ない)においては、ダイ実装部分と導線部分とは巾−の単位構造として形成され ている。そのような実施例においては、これら2つの部分は勿論同一材料で形成 されなければならない。
ダイの上部表面上には、参照数字24および26によって示されているパターン 形成の金属層がある。この金属層はトランジスタのベースおよびエミッタのよう なデバイス領域に電気的接触を行う。導線28はパターン形成の金属配線とパッ ケージ導線部分とを相互接続させる。従来のパッケージに用いられているアルミ ニウムワイヤ(配線)は、めっきのしてない銅合金パッケージに対する結合では 比較的信頼性が低い。金ワイヤも使用できるが、きひしい制限的なプロセス上の 制約がある。更に金導線はきわめて高価である。本発明によると1導線28は銅 又は銅合金からなり、銅合金パッケージに直接に結合するのに用いられる。パタ ーン形成金属層24.26は導線28と相和性かなけれはならない。従って、  !924.26はチタン ニッケル。
銅の連続層からなっていることが好ましい。チタンは半導体タイと直接に接触し 、良好な電気的および機械的接触を行う。銅層は銅導線との強力な結合を可能に する。ニッケル層は銅の移動(マイグレーション)に対する障壁となり、銅がデ バイス性能に悪影響を与える可能性のある半導体ダイへの銅の移動を防止する。
Ti−Ni −Cu金属系は、これらの3種の金属が1例えば硝酸、酢酸、弗化 水素酸および水からなる食刻剤(etct+ant )では1回のエツチング作 業でエツチングできるという理由からも好ましい。AI−TiW−Cuなどの代 わりの金属系ら冶金学的には容認できるが1.曙にパターンを形成するために3 種の別々の食刻剤を必要とし、したがって3回の別々の食刻段階を必要とすると いう短所を有する。
半導体デバイスの組み立て中には1めっきのしてない銅表面の酸化を防止するよ う注意しなけれはならない。表面が酸化すると適当な冶金学的結合か阻止ゴれ1 組立体歩留りおよび信頼性に関する諸問題が起きる可能性がある。従ってはんだ の溶解中に、加熱されたパッケージ部材は5 ダイボンディングおよびその後の ワイヤボンディングを妨げる酸化を防ぐために窒素また己よ化成(formin g )ガスなどの流動する不活性又は還元雰囲気内に維持される。導線は超音波 を用いたホンディング技術を用いて上部金属配線およびパッケージ導線に接着さ れる。このような技術は特に熱圧縮又はホールホンディング技術と比べると加熱 がきわめて少なくてすむ。超音波ワイヤホンディングは室温作業であるので、ホ ンディング中に酸化を防くための特別の保護雰囲気は不必要である。
導線28は横断面が円形のワイヤではなく銅のリボン状であることが好ましい。
銅導線は従来のアルミニウム又は金導線よりもかたくて変形し乙こくい。平らな りホンの形は超音波エネルギーを結合部位全体にわたって分布し、横断面か円形 のワイヤよりも必要とする変形が少なくすむ。銅すホンの超音波ホンディングは 他の金属に比べて結合を制御しやすくする。比較的にかたい銅はほとんど変形せ ず。
均質で再現性のある結合部位を形成し、従って過度の変形から起きる可能性のあ る短絡の回数を減少させる。
ダイボンディングおよび導線ボンデインクの後に、半導体ダイおよび結合部位は ダイ被覆で被われる。このタイ被覆は、銅−銅結合部における銅の移動およびデ ンドライトの形成を防止するのにぜひ必要のように思われる。ポリ1′ミド類は 好ましいダイ被覆材料である。ダイ被覆はダイおよび結合部を周囲の雰囲気から 守る第1の障パッケージ部品の一部の周囲に射出成型又は圧送成型されている。
このプラスチックはエポキシ、ポリイミド、工業用プラスチック又はそれに類す るものでさしつがえない。
第3図は本発明の別の実施例を示し、そこではめっきのしてない銅又は銅合金部 品が非可塑性デバイス5oに組み立てられている。デバイス50はめっきのして ない台座54の上に実装されている半導体ダイを含み、この台座はヘノダベース 55上に実装されている。その代りにめっきのしてない台座をベースそのものの 一部とすることもできる。このベースは半導体デバイスの実装を容易にするのに 役立つ。
ベースの各端にある穴によってデバイスをと一トンンク シ瀞シ又はそれに類似 した物に取り付けることができる。
銅合金結合柱56は、ベースの穴を介して突出しており、導線を適所に融合させ るために溶解した絶縁ガラスアイレット59によってベースに物理的に固定され ている。部分的に切断した図に示されている金属被覆58ヘースに溶接されて気 密封止された囲いを形成し、その内部では雰囲気を制御することができる。
半導体デバイス50は第2図に関して上述した方法と同様の方法で組み立てられ る。銅導線68は、銅合金結合柱56とダイの上部表面上のパターン形成金属配 線64.66との間に結合されている。導線は。
銅リボンであることが好ましく、パッケージ柱と金属配線との両方に超音波で結 合されることが好ましい。これらの銅導線と相和性を有するために、上部表面は チタン、ニッケル、銅の連続層からなっていることが好ましい。ダイはその底部 表面上にメタライスされ。
タイと電気的接触を与え、ろう付は可能な表面を与える。はんだはこのメタライ ズした層と銅合金グイ実装台座とを結合させる。上述したはんだは銅合金および 底部表面金属配線と冶金学的に相和性を有しなければならず、錫−銀−アンチモ ニー合金が有利である。底部表面金属配線はチタン、ニッケル 銀の連続層から なっていることが好ましい。
更に実例をあげて一層具体的に云うと、多数のシリコンバイポーラパワートラン ジスタがほぼ第1図に示すようなパッケージ内に組み立てられている。トランジ スタの前面はチタン、ニッケル、銅の連続層で金属配線されている。シリコンダ イ表面の露出部分に直接に接触しているチタン層の厚さは50−100ナノメー トルである。チタンの上には厚さ約300−500ナノメートルのニッケル層が ある。最後に、厚さ約4−6ミクロンの銅層がニッケルの上に形成される。これ らの金属層は肝−HNo−CHC00H−水の食刻液を用いて1回のエツチング 段階でパターン配線が形成され、ベースおよびエミッタ接点を形成する。
トランジスタの裏側の表面は厚さがそれぞれ約100,500.4000ナノメ ートルのチタン、ニッケル、銀の連続層によって金属被覆されている。
ダイ実装パッケージ部分は合金C19400,即ち鉄および亜鉛の銅合金ででき ている。トランジスタは錫−銀−アンチモニ−はんだを用いてダイ実装パッケー ジ部分に接着される。このはんだは還元雰囲気内でハフケージ上にプレホーム( preform )される。トランジスタとパッケージの結合は約350−45 0℃の還元雰囲気内で行われる。
導線部分パッケージ部材は合金C15500,即ち銀およびマグネシウムの銅合 金でできている。横断面が約75ミクロンX125ミクロンの銅リボンが、パタ ーン形成のベースおよびエミッタ金属とパッケージ導線部分との間を超音波で結 合している。
トランジスタ、リボン、露出したダイ接着領域およびワイヤ接着部分の結合端は ポリイミドダイ被覆によって被われている。ポリイミドは約300℃で焼結する ことによって硬化される。ダイ被覆プロセス後に、ダイおよび金属パッケージ部 材の各部分は、保護エポキシ容器を射出成型することによってカプセル封入され る。
デバイスはこのようなデバイスに見出される最も一般的に発生する故障、即ちパ ッケージに対するダイ接着の機械的故障、ベース又はエミッタに対する導線接着 の機械的故障、及び成形化合物の水分浸透を保護するように設計された試験(テ スト)を受ける。これらの試験としては例えばパワーサイクリング(power  cycling )又は間欠的に作動する寿命試験及び高湿、高温逆バイアス 試験がある。
V 、BV 、HFEなどの特定の変化として定義されるデハBEF CEO イス故障率(%)は、従来の方法で組み立てられたデバイスに比べると本発明に よって作られたデバイスでは低下する。
従って、上述した目的と利点に完全に合致している新規な半導体デバイスが本発 明によって提供されたことは明白である。このデバイスはめっきのしてない銅又 は銅合金パッケージ部品及び冶金学的に相和性のある金属系およびデバイスを組 み立てるためのはんだを含む。本発明は特定のデバイスおよびパッケージ型につ いて説明したが1本発明およびその用途は上述したデバイスおよびパッケージ型 に限定するつもりはない。本発明は例えば種々のパッケージ型内に組み立てたそ の他のデバイスおよび集積回路にも利用できる。その他の変形および変更も勿論 上述の説明にかんがみ適業技術者にとうでは自明であろう。従って、それらの変 形、変更はすべて本発明の範囲内に入るものとして含むことが意図されている。
0 補正書の翻訳文提出書(特許法第184条7の第1項)昭和57年11月22  日 特許庁長官 若 杉 和 夫 殿 1、特許出願の表示 国際出願番号 pc”r/lJ、S 82/601542、発明の名称 めっきのしてないパッケージを含む半導体デバイス3、特許出願人 住所 アメリカ合衆国イリノイ州60196.シャンノ\−グ。
イースト・アルゴンフィン・ロード、1303番名称 モトローラ・インコーボ レーテ・ノド代表者 ラウナー、ビンセント ジョセフ国籍 アメリカ合衆国 4、代理人 住所 東京都豊島区南長#12丁目5番2号請求の範囲 1、 (?fi正)めっきのしてない銅合金ダイ実装パッケージ部分と。
第1および第2表面を有する半導体ダイと。
前記第1表面上にあってそこへの電気的接触を行うチタン、二・ノケルおよび銀 の連続層からなる第1金属配線と。
前記第1金属配線および前記銅合金ダイ実装パッケージ部分と冶金学的に相和性 を有し前記ダイを前記ダイ実装パッケージ部分に結合させる金属はんだと。
前記第2表面上にパターンを形成し、その選択された部分への電気的接触を行う チタン、ニッケルおよび銅の連続層からなる第2金属配線と。
前記グイ実装パッケージ部分に関連して機械的に固定された銅合金導線コネクタ パッケージ部分と。
前記第2パターン形成金属配線と前記導線コネクタパッケージ部分との間に結合 されたそれらを電気的に相互接続させる銅接続手段と。
前記半導体ダ仁前記銅接続手段、および前記ダイ実装部分と導線コネクタパンケ ージ部分の各々の一部を囲うための手段との組合せからなる 半導体デバイス。
2、前記銅接続手段は、銅リボンからなる請求の範囲第1項のデバイス。
3、前記銅リボンは、前記導線コネクタパッケージ部分と前記第2金属被覆とに 超音波で結合されている請求の範囲第2項のデバイス。
4、(削除) 5、(削除) 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 ■、めっきのしてない銅合金グイ実装パッケージ部分と、第1および第2表面を 有する半導体ダイと4前記第1表面上6二あってそこへの電気的接触を行う第1 金属配線と、前記第1金属i配線および前記銅合金ダイ実装パッケージ部分と冶 金学的相和性を有し3.前記ダイを前記ダイ実装パッケージ部分とを結合させる 金属はんたと、前記第2表面上にパターンを形成し、その選択された部分への電 気的接触を行う第2金属配線と、前記グイ実装パッケージ部分に関連して機械的 に固定された銅合金導線コネクタパ・7ケ一ジ部分と、前記第2パターン形成金 属配線と前記導線コネクタパッケージ部分このあいだに結合されそれらを電気的 に相互接続然せる銅接続手段と、前記半導体ダ仁前記銅接続手段、および前記ダ イ実装部分と導線コネクタパッケージ部分の各々の一部を囲うための手段との組 合せからなる半導体デバイス。 2、前記銅接続手段1よ、銅リボンからなる請求の範囲第1項のデフ・\イス。 3、前記銅リボンは、前記導線コネクタパッケージ部分と前記第2金属配線とに 超音波で結合されている請求の範囲第2項のデノ\イス。 4、前記第1金属配線は、チタン ニッケルおよび銀の連続層からなる請求の範 囲第1項のデバイス。 5、前記第2金属配線は、チタン、二・ノケルおよび銅の連続層からなる請求の 範囲第1項のデバイス。 6、前記の冶金学的に相和性のあるはんだは、錫、銀およびアンチモニーからな る請求の範囲第1項のデ・\イス。 7、半導体ダイと1前記ダイの表面上にあって銅層を含むパターン形成金属配線 と、めっきされていない銅合金パッケージ部分と、前記金属配線と前記パッケー ジ部分との間に結合された銅導線と、前記ダイを囲むだめの手段とを含む半導体 デバイス。 8、第1及び第2表面を有する半導体ダイと、中位パッケージを形成するように 機械的に結合されためっきのしてない銅合金グイ実装部分及びめっきのしてない 銅合金導線部分と、前記タイの前記第1表面に接触を行う多層金属配線と、前記 金属配線と前記ダイ実装部分とを結合させる金属はんだと、前記ダイの前記第2 表面に接触し銅層を含む第2多層金属配線と、前記第2多層金属配線と前記導線 部分との間に超音波で結合された銅接続手段と、前記半導体ダイを保護する手段 とを含む半導体デバイス。 9、半導体ダイを与える段階、めっきのしてない銅合金パンケージ結合部分を与 える段階、めっきのしてない銅合金パッケージ導線部分を与えも段階、を具え、 前記結合部分は、前記導線部分うこ関連じて位置決めされ、金属層を前記半導体 ダ・イの第1の側面に通用する段階、前記銅合金及び前記金属層と冶金学的に相 和性を有する金属はんだを用いて前記金属層を前記結合部分に結合する段階、パ ターン形成金属を前記半導体ダイの第2の側面に適用する段階、前記パターン形 成金属と前記パッケージ導線部分との間に銅リボンを超音波で結合する段階、前 記半導体ダイをカプセル封入する段階、を具える半導体デバイスをパッケージす る方法。
JP57500908A 1981-03-23 1982-02-05 めっきのしてないパッケ−ジを含む半導体デバイス Granted JPS58500463A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24678481A 1981-03-23 1981-03-23
US246784BRCH 1981-03-23

Publications (2)

Publication Number Publication Date
JPS58500463A true JPS58500463A (ja) 1983-03-24
JPH0412028B2 JPH0412028B2 (ja) 1992-03-03

Family

ID=22932185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57500908A Granted JPS58500463A (ja) 1981-03-23 1982-02-05 めっきのしてないパッケ−ジを含む半導体デバイス

Country Status (5)

Country Link
EP (1) EP0074378A4 (ja)
JP (1) JPS58500463A (ja)
KR (1) KR900001223B1 (ja)
IT (1) IT1147903B (ja)
WO (1) WO1982003294A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088446A (ja) * 1995-05-25 1996-01-12 Rohm Co Ltd 個別ダイオード装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3401404A1 (de) * 1984-01-17 1985-07-25 Robert Bosch Gmbh, 7000 Stuttgart Halbleiterbauelement
GB2174063B (en) * 1985-04-22 1988-08-17 Philips Electronic Associated Semiconductor device having a laser printable envelope
JPS63253653A (ja) * 1987-04-10 1988-10-20 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
IT1252624B (it) * 1991-12-05 1995-06-19 Cons Ric Microelettronica Dispositivo semiconduttore incapsulato in resina e elettricamente isolato di migliorate caratteristiche di isolamento,e relativo processo di fabbricazione
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6020636A (en) * 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
US7696611B2 (en) * 2004-01-13 2010-04-13 Halliburton Energy Services, Inc. Conductive material compositions, apparatus, systems, and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936517A (ja) * 1972-08-08 1974-04-04
JPS5516425A (en) * 1978-07-21 1980-02-05 Toshiba Corp Semiconductor device
JPS55127027A (en) * 1979-03-26 1980-10-01 Toshiba Corp Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2984774A (en) * 1956-10-01 1961-05-16 Motorola Inc Transistor heat sink assembly
US3434018A (en) * 1966-07-05 1969-03-18 Motorola Inc Heat conductive mounting base for a semiconductor device
US3597666A (en) * 1969-11-26 1971-08-03 Fairchild Camera Instr Co Lead frame design
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
US3821615A (en) * 1973-05-16 1974-06-28 Solitron Devices Long life lead frame means for semiconductor devices
US3922712A (en) * 1974-05-01 1975-11-25 Gen Motors Corp Plastic power semiconductor flip chip package
JPS5315763A (en) * 1976-07-28 1978-02-14 Hitachi Ltd Resin sealed type semiconductor device
IN148328B (ja) * 1977-04-18 1981-01-17 Rca Corp
IT7821073V0 (it) * 1978-03-09 1978-03-09 Ates Componenti Elettron Morsetto per il fissaggio di un dispositivo a semiconduttore ad un dissipatore di calore.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936517A (ja) * 1972-08-08 1974-04-04
JPS5516425A (en) * 1978-07-21 1980-02-05 Toshiba Corp Semiconductor device
JPS55127027A (en) * 1979-03-26 1980-10-01 Toshiba Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088446A (ja) * 1995-05-25 1996-01-12 Rohm Co Ltd 個別ダイオード装置

Also Published As

Publication number Publication date
IT8248005A0 (it) 1982-03-16
EP0074378A1 (en) 1983-03-23
IT1147903B (it) 1986-11-26
KR830009650A (ko) 1983-12-22
WO1982003294A1 (en) 1982-09-30
KR900001223B1 (ko) 1990-03-05
EP0074378A4 (en) 1985-04-25
JPH0412028B2 (ja) 1992-03-03

Similar Documents

Publication Publication Date Title
US4631805A (en) Semiconductor device including plateless package fabrication method
US4546374A (en) Semiconductor device including plateless package
US6608374B1 (en) Semiconductor chip assembly with bumped conductive trace
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US5559316A (en) Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame
JPH08510358A (ja) 集積回路チップと基板との相互接続
US6759597B1 (en) Wire bonding to dual metal covered pad surfaces
JP2001110957A (ja) パワー半導体モジュールの製造方法
JPH06506319A (ja) リードレス・パッド・アレイ・チップ・キャリア
JPS58500463A (ja) めっきのしてないパッケ−ジを含む半導体デバイス
US6537851B1 (en) Method of connecting a bumped compliant conductive trace to a semiconductor chip
JPH0964080A (ja) 半導体装置及びその製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
JP2891426B2 (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2716355B2 (ja) 半導体装置の製造方法
JPH08125092A (ja) 半導体装置およびその製造方法
JP2785917B2 (ja) 半導体チップモジュール
JP2986661B2 (ja) 半導体装置の製造方法
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
JPH11345928A (ja) 半導体装置とその製造方法
JP3938784B2 (ja) 半導体装置