JPH088446A - 個別ダイオード装置 - Google Patents
個別ダイオード装置Info
- Publication number
- JPH088446A JPH088446A JP12685995A JP12685995A JPH088446A JP H088446 A JPH088446 A JP H088446A JP 12685995 A JP12685995 A JP 12685995A JP 12685995 A JP12685995 A JP 12685995A JP H088446 A JPH088446 A JP H088446A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistor
- semiconductor substrate
- conductive region
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】回路基板上において、ダイオードに接続される
個別部品としての抵抗器の実装を不要とし、全体の小型
軽量化を図る。 【構成】半導体基板を形成する導電領域１０と半導体基
板の表面に半導体基板よりも低濃度で形成された導電領
域１１とからなる第１導電領域と、第１導電領域の表面
に形成された第２導電領域１２と、を有する個別ダイオ
ード装置において、第１導電領域の表面に形成された全
面酸化膜１３と、酸化膜の上面に形成されたポリシリコ
ン成長膜による薄膜抵抗１５と、薄膜抵抗１５の一方端
と第１の外部端子とに導通するように形成された第１の
電極と、薄膜抵抗の他方端と第２導電領域と第２の外部
端子とに導通するように形成された第２の電極と、第１
導電領域を介して第３の外部端子に導通するように形成
された第３の電極と、を有して全体が１つのパッケージ
に収納されている。
個別部品としての抵抗器の実装を不要とし、全体の小型
軽量化を図る。 【構成】半導体基板を形成する導電領域１０と半導体基
板の表面に半導体基板よりも低濃度で形成された導電領
域１１とからなる第１導電領域と、第１導電領域の表面
に形成された第２導電領域１２と、を有する個別ダイオ
ード装置において、第１導電領域の表面に形成された全
面酸化膜１３と、酸化膜の上面に形成されたポリシリコ
ン成長膜による薄膜抵抗１５と、薄膜抵抗１５の一方端
と第１の外部端子とに導通するように形成された第１の
電極と、薄膜抵抗の他方端と第２導電領域と第２の外部
端子とに導通するように形成された第２の電極と、第１
導電領域を介して第３の外部端子に導通するように形成
された第３の電極と、を有して全体が１つのパッケージ
に収納されている。
Description
【０００１】
【産業上の利用分野】この発明は、１つのパッケージに
収納された個別ダイオード装置に関する。
収納された個別ダイオード装置に関する。
【０００２】
【従来の技術】ビデオテープレコーダ等、多数の各種電
子回路を複合して構成される電子機器では、その構成回
路を集積回路（ＩＣ）化することが機能面で不利になる
場合や回路定数の設定等によりＩＣ化が困難な場合があ
る。例えばダイオードは、その整流特性と順方向電圧降
下特性を利用したクリップ回路、スライス回路、クラン
プ回路、電圧電流特性を利用した関数発生回路、また、
整流特性を利用した電流の逆流防止回路など様々な回路
部分に用いられるが、このように種々の目的に使用可能
なダイオードは個別部品としての用途も多く、他のチッ
プ部品とともにプリント基板に個別に実装されている。
子回路を複合して構成される電子機器では、その構成回
路を集積回路（ＩＣ）化することが機能面で不利になる
場合や回路定数の設定等によりＩＣ化が困難な場合があ
る。例えばダイオードは、その整流特性と順方向電圧降
下特性を利用したクリップ回路、スライス回路、クラン
プ回路、電圧電流特性を利用した関数発生回路、また、
整流特性を利用した電流の逆流防止回路など様々な回路
部分に用いられるが、このように種々の目的に使用可能
なダイオードは個別部品としての用途も多く、他のチッ
プ部品とともにプリント基板に個別に実装されている。
【０００３】
【発明が解決しようとする課題】ダイオードを用いた前
記各種回路は、そのほとんどの場合、図３に示すように
ダイオードＤのアノード側に抵抗Ｒが接続されている
か、図４に示すようにダイオードＤのカソード側に抵抗
Ｒが接続されている。したがって、個別部品としてダイ
オードを用いる場合には、ほとんどの場合、個別部品と
しての抵抗器も必要となる。このようにダイオードを用
いた回路を個別部品で構成する場合、プリント基板上の
部品実装面積が大きくなり、電子機器の小型軽量化を妨
げ、またプリント基板に対する実装工程も多くなり、こ
の種の回路を数多く必要とするビデオテープレコーダ等
の電子機器では部品コストとともに製造コストも嵩む。
記各種回路は、そのほとんどの場合、図３に示すように
ダイオードＤのアノード側に抵抗Ｒが接続されている
か、図４に示すようにダイオードＤのカソード側に抵抗
Ｒが接続されている。したがって、個別部品としてダイ
オードを用いる場合には、ほとんどの場合、個別部品と
しての抵抗器も必要となる。このようにダイオードを用
いた回路を個別部品で構成する場合、プリント基板上の
部品実装面積が大きくなり、電子機器の小型軽量化を妨
げ、またプリント基板に対する実装工程も多くなり、こ
の種の回路を数多く必要とするビデオテープレコーダ等
の電子機器では部品コストとともに製造コストも嵩む。
【０００４】この発明の目的は、ダイオードを構成する
半導体基板上に抵抗を形成し、その抵抗の一端をダイオ
ードの一方と接続して素子の複合化を図り、個別部品ま
たは集積回路では得ることのできない利点を持つ個別ダ
イオード装置を提供することにある。
半導体基板上に抵抗を形成し、その抵抗の一端をダイオ
ードの一方と接続して素子の複合化を図り、個別部品ま
たは集積回路では得ることのできない利点を持つ個別ダ
イオード装置を提供することにある。
【０００５】
【課題を解決するための手段】この発明は、半導体基板
を形成する導電領域と半導体基板の表面に半導体基板よ
りも低濃度で形成された導電領域とからなる第１導電領
域と、第１導電領域の表面に形成された第２導電領域
と、を有する個別ダイオード装置において、第１導電領
域の表面に形成された全面酸化膜と、酸化膜の上面に形
成されたポリシリコン成長膜による薄膜抵抗と、薄膜抵
抗の一方端と第１の外部端子とに導通するように形成さ
れた第１の電極と、薄膜抵抗の他方端と第２導電領域と
第２の外部端子とに導通するように形成された第２の電
極と、第１導電領域を介して第３の外部端子に導通する
ように形成された第３の電極と、を有して全体が１つの
パッケージに収納されていることを特徴とする。
を形成する導電領域と半導体基板の表面に半導体基板よ
りも低濃度で形成された導電領域とからなる第１導電領
域と、第１導電領域の表面に形成された第２導電領域
と、を有する個別ダイオード装置において、第１導電領
域の表面に形成された全面酸化膜と、酸化膜の上面に形
成されたポリシリコン成長膜による薄膜抵抗と、薄膜抵
抗の一方端と第１の外部端子とに導通するように形成さ
れた第１の電極と、薄膜抵抗の他方端と第２導電領域と
第２の外部端子とに導通するように形成された第２の電
極と、第１導電領域を介して第３の外部端子に導通する
ように形成された第３の電極と、を有して全体が１つの
パッケージに収納されていることを特徴とする。
【０００６】
【作用】この発明の個別ダイオード装置では、ダイオー
ドと抵抗を接続した回路がユニットとして一つのパッケ
ージに組み込まれているため、その占有面積が小さくな
り、装置全体の小型軽量化に寄与し、しかも、個別トラ
ンジスタ装置と同様に、３端子構造の電子部品として用
いることができるため、プリント基板に実装する際、組
立コストの低減を図ることができる。また、抵抗体とし
てポリシリコン成長膜による薄膜抵抗を用いたため、必
要な抵抗値を広い範囲に亘って正確に設定することがで
き、極めて汎用性の高い電子部品として様々な目的に用
いることができる。
ドと抵抗を接続した回路がユニットとして一つのパッケ
ージに組み込まれているため、その占有面積が小さくな
り、装置全体の小型軽量化に寄与し、しかも、個別トラ
ンジスタ装置と同様に、３端子構造の電子部品として用
いることができるため、プリント基板に実装する際、組
立コストの低減を図ることができる。また、抵抗体とし
てポリシリコン成長膜による薄膜抵抗を用いたため、必
要な抵抗値を広い範囲に亘って正確に設定することがで
き、極めて汎用性の高い電子部品として様々な目的に用
いることができる。
【０００７】
【実施例】図１はこの発明の実施例である個別ダイオー
ド装置のペレット部の断面図である。図１において１０
はＮ+ の半導体基板、１１はＮ層であり、これらは第１
導電領域として作用する。１２は第２導電領域であるＰ
層、１３は１１の表面部を全面的に覆うＳｉＯ2 等で形
成された酸化膜、１５はポリシリコンの薄膜抵抗であ
る。１４，１４’はそれぞれアルミニウムや金等による
電極であり、電極１４は薄膜抵抗の一方端に導通する第
１の電極として作用し、１４’は薄膜抵抗の他方端とＰ
層１２とに導通する第２の電極として作用し、半導体基
板１０の裏面は第３の電極（裏面電極という）として作
用する。図１においてＴ１，Ｔ２，Ｔ３は図３に示した
各端子の記号と一致している、即ちＴ１は抵抗の一方の
端子、Ｔ２は抵抗の他方の端子およびダイオードのアノ
ード端子、Ｔ３はダイオードのカソード端子である。
ド装置のペレット部の断面図である。図１において１０
はＮ+ の半導体基板、１１はＮ層であり、これらは第１
導電領域として作用する。１２は第２導電領域であるＰ
層、１３は１１の表面部を全面的に覆うＳｉＯ2 等で形
成された酸化膜、１５はポリシリコンの薄膜抵抗であ
る。１４，１４’はそれぞれアルミニウムや金等による
電極であり、電極１４は薄膜抵抗の一方端に導通する第
１の電極として作用し、１４’は薄膜抵抗の他方端とＰ
層１２とに導通する第２の電極として作用し、半導体基
板１０の裏面は第３の電極（裏面電極という）として作
用する。図１においてＴ１，Ｔ２，Ｔ３は図３に示した
各端子の記号と一致している、即ちＴ１は抵抗の一方の
端子、Ｔ２は抵抗の他方の端子およびダイオードのアノ
ード端子、Ｔ３はダイオードのカソード端子である。
【０００８】図１に示したペレットは従来の３端子型ト
ランジスタのパッケージングと同様に、先ず、ペレット
を端子Ｔ３に連続するリードフレームにダイボンディン
グし、電極１４，１４’をリードボンディング等により
端子Ｔ１，Ｔ２にそれぞれ電気的に接続する。
ランジスタのパッケージングと同様に、先ず、ペレット
を端子Ｔ３に連続するリードフレームにダイボンディン
グし、電極１４，１４’をリードボンディング等により
端子Ｔ１，Ｔ２にそれぞれ電気的に接続する。
【０００９】図１に示した個別ダイオード装置のペレッ
トの製法手順は次の通りである。
トの製法手順は次の通りである。
【００１０】まず、Ｎ+ の半導体基板（ウエハー）に対
して、半導体基板の導電領域よりも低濃度のＮ層をエピ
タキシャル成長させる。このようにドーピング濃度を設
定することにより、ダイオードの順方向電圧降下の値を
小さくする。次に、その表面に熱酸化法により全面にシ
リコン酸化膜１３を形成する。次に、前記酸化膜１３の
所定位置つまりダイオードのアノードを形成すべき位置
にエッチングにより窓を開ける。続いて、この窓に対し
てＰ層１２を拡散により形成する。その後、酸化膜の表
面にポリシリコンの薄膜をＣＶＤ法により成膜する。そ
してポリシリコンの膜をパターンニングすることにより
薄膜抵抗１５を得る。更に、表面にアルミニウムや金等
の金属膜を蒸着により形成し、図１に示すように、薄膜
抵抗の一方端と、薄膜抵抗の他方端およびＰ層１２の上
部に電極１４，１４’をパターンニングする。その後、
ウエハーをスクライビングしてペレットとして分離す
る。半導体基板１０の裏面には予め金属膜が蒸着されて
裏面電極が形成されている。
して、半導体基板の導電領域よりも低濃度のＮ層をエピ
タキシャル成長させる。このようにドーピング濃度を設
定することにより、ダイオードの順方向電圧降下の値を
小さくする。次に、その表面に熱酸化法により全面にシ
リコン酸化膜１３を形成する。次に、前記酸化膜１３の
所定位置つまりダイオードのアノードを形成すべき位置
にエッチングにより窓を開ける。続いて、この窓に対し
てＰ層１２を拡散により形成する。その後、酸化膜の表
面にポリシリコンの薄膜をＣＶＤ法により成膜する。そ
してポリシリコンの膜をパターンニングすることにより
薄膜抵抗１５を得る。更に、表面にアルミニウムや金等
の金属膜を蒸着により形成し、図１に示すように、薄膜
抵抗の一方端と、薄膜抵抗の他方端およびＰ層１２の上
部に電極１４，１４’をパターンニングする。その後、
ウエハーをスクライビングしてペレットとして分離す
る。半導体基板１０の裏面には予め金属膜が蒸着されて
裏面電極が形成されている。
【００１１】尚、Ｐ層の拡散や電気的接続のための窓を
エッチングするのと同時に、ウェハーをスクライビング
する位置もエッチングを行うようにすれば、ウェハーの
厚みが薄くなるので容易にスクライブできるようにな
る。また、シリコン酸化膜１３はＮ層の表面の全面を熱
酸化するので、半導体集積回路の場合のようにパターン
ニングにより選択的熱酸化するための新たなマスクは不
要になっている。また、ＣＶＤ法によりＮ層の表面の全
面にシリコン酸化膜１３を形成する場合でも同様な効果
が得られる。更に、複数の薄膜抵抗及び電極を予め形成
しておき、ワイヤボンディング時に必要に応じて薄膜抵
抗及び電極を選択するようにすれば、抵抗値を任意に選
択できるようになる。
エッチングするのと同時に、ウェハーをスクライビング
する位置もエッチングを行うようにすれば、ウェハーの
厚みが薄くなるので容易にスクライブできるようにな
る。また、シリコン酸化膜１３はＮ層の表面の全面を熱
酸化するので、半導体集積回路の場合のようにパターン
ニングにより選択的熱酸化するための新たなマスクは不
要になっている。また、ＣＶＤ法によりＮ層の表面の全
面にシリコン酸化膜１３を形成する場合でも同様な効果
が得られる。更に、複数の薄膜抵抗及び電極を予め形成
しておき、ワイヤボンディング時に必要に応じて薄膜抵
抗及び電極を選択するようにすれば、抵抗値を任意に選
択できるようになる。
【００１２】上記実施例はダイオードのアノード側に抵
抗を接続したものであったが、逆にダイオードのカソー
ド側に抵抗を接続することもできる。図２はその例を示
す半導体装置の断面図である。
抗を接続したものであったが、逆にダイオードのカソー
ド側に抵抗を接続することもできる。図２はその例を示
す半導体装置の断面図である。
【００１３】図２において２０はＰ+ の半導体基板、２
１はＰ層、２２はＮ層である。つまり端子Ｔ２がカソー
ド、端子Ｔ３がアノードとなる。このように形成するこ
とにより、図４に示したような回路ユニットが構成され
る。
１はＰ層、２２はＮ層である。つまり端子Ｔ２がカソー
ド、端子Ｔ３がアノードとなる。このように形成するこ
とにより、図４に示したような回路ユニットが構成され
る。
【００１４】以上に示した実施例によれば、従来の個別
ダイオード装置を形成する形成方法に、薄膜抵抗を形成
する工程を追加するだけで、従来の個別ダイオード装置
と同様のサイズに薄膜抵抗を有する個別ダイオード装置
を形成することができる。従って、ウエハーあたりの個
別ダイオード装置の取れ数は殆ど変わらないですむ。
ダイオード装置を形成する形成方法に、薄膜抵抗を形成
する工程を追加するだけで、従来の個別ダイオード装置
と同様のサイズに薄膜抵抗を有する個別ダイオード装置
を形成することができる。従って、ウエハーあたりの個
別ダイオード装置の取れ数は殆ど変わらないですむ。
【００１５】
【発明の効果】この発明によれば、ダイオードに抵抗を
接続する必要がある回路部分に本願発明の個別ダイオー
ド装置を適用することができ、従来の個別ダイオードと
個別抵抗器とを用いていた箇所に本願発明の個別ダイオ
ード装置を用いることにより、個別部品としての抵抗器
が不要となる。また、３端子構造を有する個別トランジ
スタ装置と同様のパッケージに収納することができ、個
別トランジスタ装置と同等に取り扱うことができるの
で、電子回路としての汎用性だけでなく、基板に対する
実装方法も汎用化され、電子機器の小型軽量化に寄与す
る。更に、この発明によれば、抵抗回路として、酸化膜
の表面にポリシリコン成長膜による薄膜抵抗を形成した
ため、例えば拡散抵抗によるものに比較して、抵抗回路
の占有面積が小さく全体に大型化しない、組成、膜厚の
制御が容易であり抵抗値を広範囲に亘って正確に設定す
ることができる、隣接する他の層間の寄生容量（浮遊容
量）が小さく高周波特性に優れる、許容電流値および耐
圧上の問題が生じない、などの効果もある。更に、従来
の個別ダイオード装置を形成する工程に薄膜抵抗を形成
するためのマスク及びパターニングの工程を追加するだ
けで、前述の効果を得られる個別ダイオード装置を形成
することができるという効果もある。
接続する必要がある回路部分に本願発明の個別ダイオー
ド装置を適用することができ、従来の個別ダイオードと
個別抵抗器とを用いていた箇所に本願発明の個別ダイオ
ード装置を用いることにより、個別部品としての抵抗器
が不要となる。また、３端子構造を有する個別トランジ
スタ装置と同様のパッケージに収納することができ、個
別トランジスタ装置と同等に取り扱うことができるの
で、電子回路としての汎用性だけでなく、基板に対する
実装方法も汎用化され、電子機器の小型軽量化に寄与す
る。更に、この発明によれば、抵抗回路として、酸化膜
の表面にポリシリコン成長膜による薄膜抵抗を形成した
ため、例えば拡散抵抗によるものに比較して、抵抗回路
の占有面積が小さく全体に大型化しない、組成、膜厚の
制御が容易であり抵抗値を広範囲に亘って正確に設定す
ることができる、隣接する他の層間の寄生容量（浮遊容
量）が小さく高周波特性に優れる、許容電流値および耐
圧上の問題が生じない、などの効果もある。更に、従来
の個別ダイオード装置を形成する工程に薄膜抵抗を形成
するためのマスク及びパターニングの工程を追加するだ
けで、前述の効果を得られる個別ダイオード装置を形成
することができるという効果もある。
【図１】 この発明の第１の実施例に係る個別ダイオー
ド装置のペレットの断面図である。
ド装置のペレットの断面図である。
【図２】 この発明の第２の実施例に係る個別ダイオー
ド装置のペレットの断面図である。
ド装置のペレットの断面図である。
【図３】 抵抗とダイオードによる基本回路の回路図で
ある。
ある。
【図４】 抵抗とダイオードによる他の基本回路の回路
図である。
図である。
１０，１１，２０，２１−半導体基板（第１導電領域） １２，２２−第２導電領域 １３−酸化膜 １４−第１の電極 １４’−第２の電極 １５−薄膜抵抗
Claims (1)
- 【請求項１】半導体基板を形成する導電領域と前記半導
体基板の表面に前記半導体基板よりも低濃度で形成され
た導電領域とからなる第１導電領域と、前記第１導電領
域の表面に形成された第２導電領域と、を有する個別ダ
イオード装置において、 前記第１導電領域の表面に形成された全面酸化膜と、前
記酸化膜の上面に形成されたポリシリコン成長膜による
薄膜抵抗と、前記薄膜抵抗の一方端と第１の外部端子と
に導通するように形成された第１の電極と、前記薄膜抵
抗の他方端と前記第２導電領域と第２の外部端子とに導
通するように形成された第２の電極と、前記第１導電領
域を介して第３の外部端子に導通するように形成された
第３の電極と、を有して全体が１つのパッケージに収納
されていることを特徴とする個別ダイオード装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685995A JPH088446A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685995A JPH088446A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21091791A Division JPH04355969A (ja) | 1991-08-22 | 1991-08-22 | 個別ダイオード装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088446A true JPH088446A (ja) | 1996-01-12 |
Family
ID=14945615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12685995A Pending JPH088446A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088446A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525805U (ja) * | 1991-09-11 | 1993-04-02 | 松下電器産業株式会社 | マイクロストリツプアンテナ |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932474A (ja) * | 1972-07-24 | 1974-03-25 | ||
| JPS5122794A (ja) * | 1974-08-17 | 1976-02-23 | Japan Atomic Energy Res Inst | Surarikeiteionzenshoshahonyoru horiorefuinno gurafutojugohoho |
| JPS523389A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Field effect semiconductor device |
| JPS5261982A (en) * | 1975-11-18 | 1977-05-21 | Toshiba Corp | Semiconductor light emitting device |
| JPS58500463A (ja) * | 1981-03-23 | 1983-03-24 | モトロ−ラ・インコ−ポレ−テッド | めっきのしてないパッケ−ジを含む半導体デバイス |
| JPS58119670A (ja) * | 1982-01-11 | 1983-07-16 | Nissan Motor Co Ltd | 半導体装置 |
| JPS58219759A (ja) * | 1982-06-15 | 1983-12-21 | Oki Electric Ind Co Ltd | 多結晶シリコン抵抗の製造方法 |
| JPS5916365A (ja) * | 1982-07-19 | 1984-01-27 | Nec Corp | 相補型半導体装置 |
| JPS5989451A (ja) * | 1982-11-15 | 1984-05-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS59189679A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | ダイオ−ド |
| JPS59208765A (ja) * | 1983-05-12 | 1984-11-27 | Mitsubishi Electric Corp | 半導体装置用パツケ−ジ |
| JPS6037156A (ja) * | 1983-08-08 | 1985-02-26 | Nec Corp | 出力保護回路 |
| JPS6060746A (ja) * | 1983-09-14 | 1985-04-08 | Matsushita Electric Ind Co Ltd | 複合ダイオ−ド |
-
1995
- 1995-05-25 JP JP12685995A patent/JPH088446A/ja active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932474A (ja) * | 1972-07-24 | 1974-03-25 | ||
| JPS5122794A (ja) * | 1974-08-17 | 1976-02-23 | Japan Atomic Energy Res Inst | Surarikeiteionzenshoshahonyoru horiorefuinno gurafutojugohoho |
| JPS523389A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Field effect semiconductor device |
| JPS5261982A (en) * | 1975-11-18 | 1977-05-21 | Toshiba Corp | Semiconductor light emitting device |
| JPS58500463A (ja) * | 1981-03-23 | 1983-03-24 | モトロ−ラ・インコ−ポレ−テッド | めっきのしてないパッケ−ジを含む半導体デバイス |
| JPS58119670A (ja) * | 1982-01-11 | 1983-07-16 | Nissan Motor Co Ltd | 半導体装置 |
| JPS58219759A (ja) * | 1982-06-15 | 1983-12-21 | Oki Electric Ind Co Ltd | 多結晶シリコン抵抗の製造方法 |
| JPS5916365A (ja) * | 1982-07-19 | 1984-01-27 | Nec Corp | 相補型半導体装置 |
| JPS5989451A (ja) * | 1982-11-15 | 1984-05-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS59189679A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | ダイオ−ド |
| JPS59208765A (ja) * | 1983-05-12 | 1984-11-27 | Mitsubishi Electric Corp | 半導体装置用パツケ−ジ |
| JPS6037156A (ja) * | 1983-08-08 | 1985-02-26 | Nec Corp | 出力保護回路 |
| JPS6060746A (ja) * | 1983-09-14 | 1985-04-08 | Matsushita Electric Ind Co Ltd | 複合ダイオ−ド |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525805U (ja) * | 1991-09-11 | 1993-04-02 | 松下電器産業株式会社 | マイクロストリツプアンテナ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005354060A (ja) | 表面実装型チップスケールパッケージ | |
| JPH07153920A (ja) | 半導体装置 | |
| JPH088446A (ja) | 個別ダイオード装置 | |
| JPH0818071A (ja) | 個別ダイオード装置の製造方法 | |
| JPH04355969A (ja) | 個別ダイオード装置 | |
| KR100500854B1 (ko) | 반도체장치 | |
| JPH0832092A (ja) | 個別ダイオード装置 | |
| JPH07326772A (ja) | 個別ダイオード装置 | |
| JPH0832091A (ja) | 個別ダイオード装置 | |
| JP3238825B2 (ja) | 面実装型半導体装置 | |
| GB2068640A (en) | Wiring layers for semiconductor devices | |
| JP3263554B2 (ja) | チップ部品およびその製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| KR100722322B1 (ko) | 반도체 패키지 | |
| JP4951851B2 (ja) | 半導体装置 | |
| EP0317133B1 (en) | Semiconductor device for controlling supply voltage fluctuations | |
| KR20020080234A (ko) | 반도체장치 | |
| JP2559102B2 (ja) | 半導体装置 | |
| JPH104100A (ja) | 電子部品 | |
| JPH0541479A (ja) | 半導体装置 | |
| JPH06163806A (ja) | 半導体装置 | |
| JPH08330519A (ja) | 化合物半導体集積回路装置 | |
| JPH0566026B2 (ja) | ||
| JPH1032105A (ja) | 薄膜バリスタ | |
| JPH08125132A (ja) | 半導体装置 |