JPH0832091A - 個別ダイオード装置 - Google Patents
個別ダイオード装置Info
- Publication number
- JPH0832091A JPH0832091A JP12685695A JP12685695A JPH0832091A JP H0832091 A JPH0832091 A JP H0832091A JP 12685695 A JP12685695 A JP 12685695A JP 12685695 A JP12685695 A JP 12685695A JP H0832091 A JPH0832091 A JP H0832091A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- oxide film
- electrode
- hole
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 抵抗値の安定し得る個別ダイオード装置を提
供する。 【構成】 半導体基板10を第1導電領域とし、前記半
導体基板の表面に第2導電領域12が形成された個別ダ
イオード装置において、前記半導体基板の表面に形成さ
れ、前記第1導電領域と通じる貫通穴を有する単一層か
らなる酸化膜13と、前記酸化膜の上面に形成され、一
方端が前記貫通穴の周辺領域まで形成されたポリシリコ
ン成長膜による薄膜抵抗15と、この薄膜抵抗の一方
端、前記酸化膜の貫通穴の周辺領域および前記貫通穴内
の第1導電領域を覆うように形成された電極14と、を
有することを特徴とする個別ダイオード装置である。
供する。 【構成】 半導体基板10を第1導電領域とし、前記半
導体基板の表面に第2導電領域12が形成された個別ダ
イオード装置において、前記半導体基板の表面に形成さ
れ、前記第1導電領域と通じる貫通穴を有する単一層か
らなる酸化膜13と、前記酸化膜の上面に形成され、一
方端が前記貫通穴の周辺領域まで形成されたポリシリコ
ン成長膜による薄膜抵抗15と、この薄膜抵抗の一方
端、前記酸化膜の貫通穴の周辺領域および前記貫通穴内
の第1導電領域を覆うように形成された電極14と、を
有することを特徴とする個別ダイオード装置である。
Description
【0001】
【産業上の利用分野】この発明は、1つのパッケージに
収納された個別ダイオード装置に関する。
収納された個別ダイオード装置に関する。
【0002】
【従来の技術】ビデオテープレコーダ等、多数の各種電
子回路を複合して構成される電子機器では、その構成回
路を集積回路(IC)化することが機能面で不利になる
場合や回路定数の設定等によりIC化が困難な場合があ
る。例えばダイオードは、その整流特性と順方向電圧降
下特性を利用したクリップ回路、スライス回路、クラン
プ回路、電圧電流特性を利用した関数発生回路、また、
整流特性を利用した電流の逆流防止回路など様々な回路
部分に用いられるが、このように種々の目的に使用可能
なダイオードは個別部品としての用途も多く、他のチッ
プ部品とともにプリント基板に個別に実装されている。
子回路を複合して構成される電子機器では、その構成回
路を集積回路(IC)化することが機能面で不利になる
場合や回路定数の設定等によりIC化が困難な場合があ
る。例えばダイオードは、その整流特性と順方向電圧降
下特性を利用したクリップ回路、スライス回路、クラン
プ回路、電圧電流特性を利用した関数発生回路、また、
整流特性を利用した電流の逆流防止回路など様々な回路
部分に用いられるが、このように種々の目的に使用可能
なダイオードは個別部品としての用途も多く、他のチッ
プ部品とともにプリント基板に個別に実装されている。
【0003】ダイオードを用いた前記各種回路は、その
ほとんどの場合、図3に示すようにダイオードDのアノ
ード側に抵抗Rが接続されているか、図4に示すように
ダイオードDのカソード側に抵抗Rが接続されている。
したがって、個別部品としてダイオードを用いる場合に
は、ほとんどの場合、個別部品としての抵抗器も必要と
なる。このようにダイオードを用いた回路を個別部品で
構成する場合、プリント基板上の部品実装面積が大きく
なり、電子機器の小型軽量化を妨げ、またプリント基板
に対する実装工程も多くなり、この種の回路を数多く必
要とするビデオテープレコーダ等の電子機器では部品コ
ストとともに製造コストも嵩む。
ほとんどの場合、図3に示すようにダイオードDのアノ
ード側に抵抗Rが接続されているか、図4に示すように
ダイオードDのカソード側に抵抗Rが接続されている。
したがって、個別部品としてダイオードを用いる場合に
は、ほとんどの場合、個別部品としての抵抗器も必要と
なる。このようにダイオードを用いた回路を個別部品で
構成する場合、プリント基板上の部品実装面積が大きく
なり、電子機器の小型軽量化を妨げ、またプリント基板
に対する実装工程も多くなり、この種の回路を数多く必
要とするビデオテープレコーダ等の電子機器では部品コ
ストとともに製造コストも嵩む。
【0004】このため、ダイオードを構成する半導体基
板上に抵抗を形成し、その抵抗の一端をダイオードの一
方と接続して素子の複合化を図り、個別部品または集積
回路では得ることのできない利点を持つ個別ダイオード
装置の提供が要望されている。
板上に抵抗を形成し、その抵抗の一端をダイオードの一
方と接続して素子の複合化を図り、個別部品または集積
回路では得ることのできない利点を持つ個別ダイオード
装置の提供が要望されている。
【0005】このような要望に答えるべく、先行技術と
しての特開昭59−74665号公報に記載の入力保護
回路は、図5に示すように、第1導電領域としての半導
体基板1と、この第1導電領域と通じる貫通穴2を有す
る第1の酸化膜3と、この第1の酸化膜3上に形成され
た抵抗層4と、この抵抗層4上面における両端部に通じ
る貫通穴5、6および第1導電領域と通じる貫通穴2を
有する第2の酸化膜7と、上記貫通穴2内および抵抗層
4上の一方の貫通穴6を一体的に覆い且つ半導体基板1
と通じる電極部8と、を有する構造になっている。
しての特開昭59−74665号公報に記載の入力保護
回路は、図5に示すように、第1導電領域としての半導
体基板1と、この第1導電領域と通じる貫通穴2を有す
る第1の酸化膜3と、この第1の酸化膜3上に形成され
た抵抗層4と、この抵抗層4上面における両端部に通じ
る貫通穴5、6および第1導電領域と通じる貫通穴2を
有する第2の酸化膜7と、上記貫通穴2内および抵抗層
4上の一方の貫通穴6を一体的に覆い且つ半導体基板1
と通じる電極部8と、を有する構造になっている。
【0006】また、一般に、第1の酸化膜3上に形成さ
れる抵抗層4は、その形成される幅寸法がその長さ方向
において一定することが少なく、その幅寸法を大きくし
た状態にして長さ方向における幅寸法の変化率をできる
だけ小さくし、抵抗値が少しでも一定するように形成さ
れている。このため、例えば大きな抵抗値を必要とした
場合、抵抗層4をその長さ寸法をできるだけ大きくし、
これにともなってその幅寸法を大きくすることにより所
定の抵抗値を得ようとしている。
れる抵抗層4は、その形成される幅寸法がその長さ方向
において一定することが少なく、その幅寸法を大きくし
た状態にして長さ方向における幅寸法の変化率をできる
だけ小さくし、抵抗値が少しでも一定するように形成さ
れている。このため、例えば大きな抵抗値を必要とした
場合、抵抗層4をその長さ寸法をできるだけ大きくし、
これにともなってその幅寸法を大きくすることにより所
定の抵抗値を得ようとしている。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな構造において、電極部8は、第2の酸化膜7を跨ぐ
ように半導体基板1と抵抗層4とを電気的に接続させて
いるので、第2の酸化膜7を跨ぐ分、電極部8の長さ寸
法が大きくなり、これにともなって抵抗層4の長さ寸法
が短くなる傾向にある。このため、さらに抵抗層4の長
さ寸法を大きくして、その長さ方向における幅寸法の変
化率を低減させて、安定し且つ大きな抵抗値を得ること
のできる構造を有するものが望まれている。
うな構造において、電極部8は、第2の酸化膜7を跨ぐ
ように半導体基板1と抵抗層4とを電気的に接続させて
いるので、第2の酸化膜7を跨ぐ分、電極部8の長さ寸
法が大きくなり、これにともなって抵抗層4の長さ寸法
が短くなる傾向にある。このため、さらに抵抗層4の長
さ寸法を大きくして、その長さ方向における幅寸法の変
化率を低減させて、安定し且つ大きな抵抗値を得ること
のできる構造を有するものが望まれている。
【0008】この発明の目的は、抵抗値の安定し得る個
別ダイオード装置を提供することにある。
別ダイオード装置を提供することにある。
【0009】
【課題を解決するための手段】この発明は、半導体基板
を第1導電領域とし、前記半導体基板の表面に第2導電
領域が形成された個別ダイオード装置において、前記半
導体基板の表面に形成され、前記第1導電領域と通じる
貫通穴を有する単一層からなる酸化膜と、前記酸化膜の
上面に形成され、一方端が前記貫通穴の周辺領域まで形
成されたポリシリコン成長膜による薄膜抵抗と、この薄
膜抵抗の一方端、前記酸化膜の貫通穴の周辺領域および
前記貫通穴内の第1導電領域を覆うように形成された電
極と、を有することを特徴とする個別ダイオード装置と
する。
を第1導電領域とし、前記半導体基板の表面に第2導電
領域が形成された個別ダイオード装置において、前記半
導体基板の表面に形成され、前記第1導電領域と通じる
貫通穴を有する単一層からなる酸化膜と、前記酸化膜の
上面に形成され、一方端が前記貫通穴の周辺領域まで形
成されたポリシリコン成長膜による薄膜抵抗と、この薄
膜抵抗の一方端、前記酸化膜の貫通穴の周辺領域および
前記貫通穴内の第1導電領域を覆うように形成された電
極と、を有することを特徴とする個別ダイオード装置と
する。
【0010】
【発明の作用および効果】この発明の個別ダイオード装
置では、半導体基板上に酸化膜が単一層に形成されてい
るので、この酸化膜上に形成されたポリシリコン成長膜
による薄膜抵抗を、第1の導電領域に通じる貫通穴に近
づく領域まで形成することが可能になる。このため、薄
膜抵抗を、その長さ寸法を大きくすることができ、この
長さ寸法を大きくした分、例えば大きな抵抗値を必要と
する際に、その幅寸法を大きくすることができるので、
抵抗値をより安定させることが可能となる。
置では、半導体基板上に酸化膜が単一層に形成されてい
るので、この酸化膜上に形成されたポリシリコン成長膜
による薄膜抵抗を、第1の導電領域に通じる貫通穴に近
づく領域まで形成することが可能になる。このため、薄
膜抵抗を、その長さ寸法を大きくすることができ、この
長さ寸法を大きくした分、例えば大きな抵抗値を必要と
する際に、その幅寸法を大きくすることができるので、
抵抗値をより安定させることが可能となる。
【0011】また、この発明によれば、ダイオードと抵
抗を接続した回路部分に本願発明の個別ダイオード装置
を適用することができ、従来の個別ダイオードを用いて
いた箇所に本願発明の個別ダイオード装置を用いること
により、個別部品としての抵抗器が不要となる。また、
3端子構造を有する個別トランジスタ装置と同様のパッ
ケージに収納することができ、個別トランジスタ装置と
同等に取り扱うことができる。そのため、電子回路とし
ての汎用性だけでなく、基板に対する実装方法も汎用化
され、電子機器の小型軽量化に寄与する。更に、この発
明によれば、抵抗回路として、酸化膜の表面にポリシリ
コン成長膜による薄膜抵抗を形成したため、例えば拡散
抵抗によるものに比較して、抵抗回路の占有面積が小さ
く全体に大型化しない、組成,膜厚の制御が容易であり
抵抗値を広範囲に亘って正確に設定することができる、
隣接する他の層間の寄生容量(浮遊容量)が小さく高周
波特性に優れる、許容電流値および耐圧上の問題が生じ
ない、などの効果もある。
抗を接続した回路部分に本願発明の個別ダイオード装置
を適用することができ、従来の個別ダイオードを用いて
いた箇所に本願発明の個別ダイオード装置を用いること
により、個別部品としての抵抗器が不要となる。また、
3端子構造を有する個別トランジスタ装置と同様のパッ
ケージに収納することができ、個別トランジスタ装置と
同等に取り扱うことができる。そのため、電子回路とし
ての汎用性だけでなく、基板に対する実装方法も汎用化
され、電子機器の小型軽量化に寄与する。更に、この発
明によれば、抵抗回路として、酸化膜の表面にポリシリ
コン成長膜による薄膜抵抗を形成したため、例えば拡散
抵抗によるものに比較して、抵抗回路の占有面積が小さ
く全体に大型化しない、組成,膜厚の制御が容易であり
抵抗値を広範囲に亘って正確に設定することができる、
隣接する他の層間の寄生容量(浮遊容量)が小さく高周
波特性に優れる、許容電流値および耐圧上の問題が生じ
ない、などの効果もある。
【0012】
【実施例】図1は、この発明の実施例である個別ダイオ
ード装置のペレット部の断面図である。図1において1
0はN+ の半導体基板、11はN層であり、これらは第
1導電領域として作用する。12は第2導電領域である
P層、13は11の表面部を覆い且つP層12と通じる
貫通穴を有するSiO2 等で形成された単一層からなる
酸化膜、15は一方端が酸化膜13の貫通穴の周辺領域
まで形成されたポリシリコンの薄膜抵抗である。14,
14’はそれぞれアルミニウムや金等による電極であ
り、電極14は薄膜抵抗の他方端に導通する第1の電極
として作用し、14’は薄膜抵抗15の一方端とP層1
2とに導通する第2の電極として作用する。すなわち、
電極14’は、薄膜抵抗15の一方端、酸化膜13の貫
通穴の周辺領域および貫通穴内の第1導電領域を覆うよ
うに形成されている。図1においてT1,T2,T3は
図3に示した各端子の記号と一致している、即ちT1は
抵抗の他方の端子、T2は抵抗の一方の端子およびダイ
オードのアノード端子、T3はダイオードのカソード端
子である。
ード装置のペレット部の断面図である。図1において1
0はN+ の半導体基板、11はN層であり、これらは第
1導電領域として作用する。12は第2導電領域である
P層、13は11の表面部を覆い且つP層12と通じる
貫通穴を有するSiO2 等で形成された単一層からなる
酸化膜、15は一方端が酸化膜13の貫通穴の周辺領域
まで形成されたポリシリコンの薄膜抵抗である。14,
14’はそれぞれアルミニウムや金等による電極であ
り、電極14は薄膜抵抗の他方端に導通する第1の電極
として作用し、14’は薄膜抵抗15の一方端とP層1
2とに導通する第2の電極として作用する。すなわち、
電極14’は、薄膜抵抗15の一方端、酸化膜13の貫
通穴の周辺領域および貫通穴内の第1導電領域を覆うよ
うに形成されている。図1においてT1,T2,T3は
図3に示した各端子の記号と一致している、即ちT1は
抵抗の他方の端子、T2は抵抗の一方の端子およびダイ
オードのアノード端子、T3はダイオードのカソード端
子である。
【0013】図1に示したペレットは従来の3端子型ト
ランジスタのパッケージングと同様に、先ず、ペレット
を端子T3に連続するリードフレームにダイボンディン
グし、電極14,14’をリードボンディング等により
端子T1,T2にそれぞれ電気的に接続する。
ランジスタのパッケージングと同様に、先ず、ペレット
を端子T3に連続するリードフレームにダイボンディン
グし、電極14,14’をリードボンディング等により
端子T1,T2にそれぞれ電気的に接続する。
【0014】図1に示した個別ダイオード装置のペレッ
トの製法手順は次の通りである。
トの製法手順は次の通りである。
【0015】まず、N+ の半導体基板(ウエハー)に対
してN層をエピタキシャル成長させる。このようにドー
ピング濃度を設定することにより、ダイオードの順方向
電圧降下の値を小さくする。次に、その表面に熱酸化法
によりシリコン酸化膜13を形成する。次に、前記酸化
膜13の所定位置つまりダイオードのアノードを形成す
べき位置にエッチングにより窓を開ける。続いて、この
窓に対してP層12を拡散により形成する。その後、酸
化膜の表面にポリシリコンの薄膜をCVD法により成膜
する。そしてポリシリコンの膜をパターンニングするこ
とにより薄膜抵抗15を得る。更に、表面にアルミニウ
ムや金等の金属膜を蒸着により形成し、図1に示すよう
に、薄膜抵抗の一方端と、薄膜抵抗の他方端およびP層
12の上部に電極14,14’をパターンニングする。
その後、ウエハーをスクライビングしてペレットとして
分離する。
してN層をエピタキシャル成長させる。このようにドー
ピング濃度を設定することにより、ダイオードの順方向
電圧降下の値を小さくする。次に、その表面に熱酸化法
によりシリコン酸化膜13を形成する。次に、前記酸化
膜13の所定位置つまりダイオードのアノードを形成す
べき位置にエッチングにより窓を開ける。続いて、この
窓に対してP層12を拡散により形成する。その後、酸
化膜の表面にポリシリコンの薄膜をCVD法により成膜
する。そしてポリシリコンの膜をパターンニングするこ
とにより薄膜抵抗15を得る。更に、表面にアルミニウ
ムや金等の金属膜を蒸着により形成し、図1に示すよう
に、薄膜抵抗の一方端と、薄膜抵抗の他方端およびP層
12の上部に電極14,14’をパターンニングする。
その後、ウエハーをスクライビングしてペレットとして
分離する。
【0016】上記実施例はダイオードのアノード側に抵
抗を接続したものであったが、逆にダイオードのカソー
ド側に抵抗を接続することもできる。図2はその例を示
す半導体装置の断面図である。
抗を接続したものであったが、逆にダイオードのカソー
ド側に抵抗を接続することもできる。図2はその例を示
す半導体装置の断面図である。
【0017】図2において20はP+ の半導体基板、2
1はP層、22はN層である。つまり端子T2がカソー
ド、端子T3がアノードとなる。このように形成するこ
とにより、図4に示したような回路ユニットが構成され
る。
1はP層、22はN層である。つまり端子T2がカソー
ド、端子T3がアノードとなる。このように形成するこ
とにより、図4に示したような回路ユニットが構成され
る。
【0018】以上に示した実施例によれば、従来の個別
ダイオード装置と同様のサイズに薄膜抵抗を形成するこ
とができ、ウエハーあたりの取り数を下げることなく製
造できる。
ダイオード装置と同様のサイズに薄膜抵抗を形成するこ
とができ、ウエハーあたりの取り数を下げることなく製
造できる。
【0019】また、薄膜抵抗15は、図1に示している
よりも、酸化膜13の貫通穴の外周縁部により近づける
ことができることは言うまでもない。
よりも、酸化膜13の貫通穴の外周縁部により近づける
ことができることは言うまでもない。
【図1】この発明の第1の実施例に係る個別ダイオード
装置のペレットの断面図である。
装置のペレットの断面図である。
【図2】この発明の第2の実施例に係る個別ダイオード
装置のペレットの断面図である。
装置のペレットの断面図である。
【図3】抵抗とダイオードによる基本回路の回路図であ
る。
る。
【図4】抵抗とダイオードによる基本回路の回路図であ
る。
る。
【図5】従来の個別ダイオード装置のペレットの断面図
である。
である。
10,20−半導体基板(第1導電領域) 12,22−第2導電領域 13−酸化膜 14−第1の電極 14’−第2の電極 15−薄膜抵抗
Claims (1)
- 【請求項1】 半導体基板を第1導電領域とし、前記半
導体基板の表面に第2導電領域が形成された個別ダイオ
ード装置において、 前記半導体基板の表面に形成され、前記第1導電領域と
通じる貫通穴を有する単一層からなる酸化膜と、 前記酸化膜の上面に形成され、一方端が前記貫通穴の周
辺領域まで形成されたポリシリコン成長膜による薄膜抵
抗と、この薄膜抵抗の一方端、前記酸化膜の貫通穴の周
辺領域および前記貫通穴内の第1導電領域を覆うように
形成された電極と、を有することを特徴とする個別ダイ
オード装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12685695A JPH0832091A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12685695A JPH0832091A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21091791A Division JPH04355969A (ja) | 1991-08-22 | 1991-08-22 | 個別ダイオード装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0832091A true JPH0832091A (ja) | 1996-02-02 |
Family
ID=14945545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12685695A Pending JPH0832091A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0832091A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5261982A (en) * | 1975-11-18 | 1977-05-21 | Toshiba Corp | Semiconductor light emitting device |
JPS58119670A (ja) * | 1982-01-11 | 1983-07-16 | Nissan Motor Co Ltd | 半導体装置 |
JPS6060746A (ja) * | 1983-09-14 | 1985-04-08 | Matsushita Electric Ind Co Ltd | 複合ダイオ−ド |
-
1995
- 1995-05-25 JP JP12685695A patent/JPH0832091A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5261982A (en) * | 1975-11-18 | 1977-05-21 | Toshiba Corp | Semiconductor light emitting device |
JPS58119670A (ja) * | 1982-01-11 | 1983-07-16 | Nissan Motor Co Ltd | 半導体装置 |
JPS6060746A (ja) * | 1983-09-14 | 1985-04-08 | Matsushita Electric Ind Co Ltd | 複合ダイオ−ド |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070114577A1 (en) | Semiconductor device | |
US20030025175A1 (en) | Schottky barrier diode | |
EP1605508A2 (en) | Surface-mount chip-scale package | |
US7501693B2 (en) | LDO regulator with ground connection through package bottom | |
US20050179106A1 (en) | Schottky barrier diode | |
JPH07153920A (ja) | 半導体装置 | |
EP1231635A1 (en) | Method for manufacturing an electronic power device and a diode in a same package | |
JPS60171771A (ja) | 絶縁ゲ−ト半導体装置 | |
EP0774784A2 (en) | Semiconductor integrated circuit device including protection means | |
JPH0832091A (ja) | 個別ダイオード装置 | |
JP2002252351A (ja) | 半導体装置 | |
JPH0818071A (ja) | 個別ダイオード装置の製造方法 | |
JPH04355969A (ja) | 個別ダイオード装置 | |
JPH088446A (ja) | 個別ダイオード装置 | |
JPH0832092A (ja) | 個別ダイオード装置 | |
JPH07326772A (ja) | 個別ダイオード装置 | |
US7368825B2 (en) | Power semiconductor device | |
JP2002334993A (ja) | 半導体装置およびその実装方法 | |
GB2068640A (en) | Wiring layers for semiconductor devices | |
EP0317133B1 (en) | Semiconductor device for controlling supply voltage fluctuations | |
EP0948050A1 (en) | Electronic semiconductor power device with polycrystalline silicon components | |
JP3263554B2 (ja) | チップ部品およびその製造方法 | |
JP3441104B2 (ja) | 半導体装置 | |
JP2559102B2 (ja) | 半導体装置 | |
EP1280210A2 (en) | Schottky barrier diode and manufacturing method of schottky barrier diode |