KR20020080234A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20020080234A
KR20020080234A KR1020010078753A KR20010078753A KR20020080234A KR 20020080234 A KR20020080234 A KR 20020080234A KR 1020010078753 A KR1020010078753 A KR 1020010078753A KR 20010078753 A KR20010078753 A KR 20010078753A KR 20020080234 A KR20020080234 A KR 20020080234A
Authority
KR
South Korea
Prior art keywords
insulating substrate
electrode pattern
insulating
electrode
semiconductor device
Prior art date
Application number
KR1020010078753A
Other languages
English (en)
Inventor
토모마쓰요시후미
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020080234A publication Critical patent/KR20020080234A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

충분한 기계적 강도와 소정의 전기적 절연을 확보할 수 있는 동시에, 열전도율이 비교적 높고, 저가로 제조가능한 반도체장치를 제공하는 것을 목적으로 한다. 반도체장치에 있어서, 방열용 금속 베이스판 위에 단결정 실리콘을 베이스로 하는 절연기판(2)을 형성하였다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 전력반도체장치에 있어서 방열성능을 높이는 동시에, 비교적 간단하게 절연내압을 확보할 수 있는 반도체장치(파워모듈)에 관한 것이다.
전력반도체는, 취급 전력이 크기 때문에, 방열성을 충분히 확보하는 것이 중요한 파라미터이다.
도 9 및 도 10은 종래의 일반적인 파워모듈의 구성을 나타낸 것으로, 방열성을 높이기 위해 금속 베이스판(52) 상에, 절연을 얻기 위한 절연기판(54)이 설치되어 있다. 또한, 절연기판(54)의 양면에는, 금속으로 이루어진 전극 패턴(56, 58)이 형성되어 있고, 표면의 전극 패턴(56) 상에 IGBT(Insulated Gate Bipolar Transistor)(60)와 다이오드 칩(62)이 탑재되고, 와이어본드 등에 의해 결선되어있다. 또한, 외부에는 전극(64)이 인출되어 있다.
이때, 이 파워모듈에는, 통상 케이스가 장착되어 기밀성 등을 높이고 있지만, 도 9 및 도 10에서는 내부구조를 설명하기 위해 생략되어 있다.
도 11은, 도 9 및 도 10의 파워모듈에 의해 제공되는 등가회로의 대표예를 나타내고 있다.
도 9 및 도 10의 파워모듈의 최대 장점은, 절연을 내부에서 확보하고 있는 점에 있으며, 이와 같은 절연은, 예를 들면 알루미나(Al2O3)나 질화 알루미늄(AlN) 등에 의해 달성할 수 있다.
도 12를 참조하여, 절연기판(54)을 더 설명하면, 절연기판(54)의 양면에는 금속막(전술한 금속 패턴)(56, 58)이 형성되어 있으며, 표면의 금속막(56)은 소정의 전류를 흘리기 위해 임의의 전극을 구성하는 한편, 이면의 금속막(58)은 금속 베이스판(52)과 접합하기 위한 기능을 갖고 있다.
상기한 구성의 절연기판(54)으로서 알루미나를 사용한 경우에는, 열전도율의 낮음(약 23W/mK)이 장애가 된다. 이 문제는, 알루미나 자신의 두께를 얇게 하는 것으로, 어느 정도 개선이 가능하지만, 기계적 강도의 저하나, 절연기판 표면의 전극과 금속 베이스판 사이에 형성되는 용량의 증대에 의한 누설 전류의 문제가 발생한다.
한편, 질화 알루미늄을 사용한 경우에는, 열전달율이 매우 좋기 때문에(약130W/mK), 알루미나와 같은 문제는 없지만, 비교적 고가이다.
또한, 일본국 특개평 7-25606호 공보에는, 얇고 경량인 세라믹 피복의 형성, 열에 민감한 디바이스나 그 이외의 기판 상에의 피복의 형성 등에 관한 종래의 방법에 고유한 문제를 감안하여, 약 400℃ 이상의 온도에서 기판 상에 세라믹 형태의 피복을 실시하는 기술이 개시되어 있지만, 기판의 열전도율, 기계적 강도, 코스트 등을 고려한 것은 아니다.
본 발명은, 종래기술이 갖는 이와 같은 문제점을 감안하여 이루어진 것으로, 충분한 기계적 강도와 소정의 전기적 절연을 확보할 수 있는 동시에, 열전도율이 비교적 높고, 저가로 제조가능한 반도체장치를 제공하는 것을 목적으로 하고 있다.
도 1은 본 발명의 실시예 1에 관한 절연기판의 정면도이고,
도 2는 도 1의 절연기판의 II-II선에 따른 단면도이며,
도 3은 도 1의 절연기판을 사용한 파워모듈이고,
도 4는 본 발명의 실시예 2에 관한 절연기판의 단면도이며,
도 5는 도 1의 절연기판의 제조공정을 나타낸 것으로, 본 발명의 실시예 3에 관한 제조방법의 개략 공정도이고,
도 6은 도 4의 절연기판의 제조공정을 나타낸 것으로, 본 발명의 실시예 4에 관한 제조방법의 개략 공정도이며,
도 7은 본 발명의 실시예 5에 관한 파워모듈의 정면도이고,
도 8은 본 발명의 실시예 6에 관한 파워모듈의 정면도이며,
도 9는 종래의 파워모듈의 정면도이고,
도 10은 도 9의 X-X선에 따른 단면도이며,
도 11은 도 9의 파워모듈의 등가회로도이고,
도 12는 도 9의 파워모듈에 사용된 절연기판을 나타낸 것으로, 도 12a는 그것의 정면도, 도 12b는 그것의 배면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
2: 절연기판4, 18: 절연층
6, 8: 전극 패턴10: 금속 베이스판
12: IGBT14: 다이오드 칩
16, 24, 28: 전극20: 실리콘 웨이퍼
22, 22a, 22b: 이산화실리콘26, 30: 레지스트 패턴
32: 와이어본드34: 금속편
상기한 목적을 달성하기 위해, 본 발명의 일면에 따른 발명은, 단결정 실리콘을 베이스로 하는 전기적으로 절연하기 위한 절연기판과, 이 절연기판 상에 형성된 전류를 흘리기 위한 전극 패턴과, 이 전극 패턴 상에 선택적으로 탑재되는 반도체 소자를 갖고, 이 반도체 소자 및 상기 전극 패턴을 선택적으로 결선한 것을 특징으로 한다.
또한, 본 발명의 또 다른 일면에 따른 발명은, 상기한 절연기판을 방열용 금속 베이스판 위에 형성한 것을 특징으로 한다.
더구나, 본 발명의 또 다른 일면에 따른 발명은, 상기한 절연기판의 적어도 1 주면에 전기적 절연을 확보하기 위한 절연층을 형성한 것을 특징으로 한다.
또한, 본 발명의 또 다른 일면에 따른 발명은, 상기한 절연기판의 양면에 전기적 절연을 확보하기 위한 절연층을 형성한 것을 특징으로 한다.
또한, 본 발명의 또 다른 일면에 따른 발명은, 상기한 절연층이 이산화 실리콘인 것을 특징으로 한다.
또한, 본 발명의 또 다른 일면에 따르면 발명은, 상기한 절연층의 한쪽면에 상기 전극 패턴을 형성한 것을 특징으로 한다.
또한, 본 발명의 또 다른 일면에 따른 발명은, 상기한 전극 패턴 위에 보조전극을 형성한 것을 특징으로 한다.
또한, 본 발명의 또 다른 일면에 따른 발명은, 상기한 보조전극이 와이어본드인 것을 특징으로 한다.
또한, 본 발명의 또 다른 일면에 따른 발명은, 상기한 보조전극이 금속편인 것을 특징으로 한다.
[실시예]
이하, 본 발명의 실시예에 대해, 도면을 참조하면서 설명한다.
실시예 1:
도 1 및 도 2는, 본 발명의 실시예 1에 관한 절연기판(2)을 나타낸 것으로, 그것의 표면에는, 전류를 흘리기 위한 금속으로 이루어진 전극 패턴(6)이 절연층(4)을 개재하여 형성되는 한편, 그것의 이면에는 동일하게 금속으로 이루어진 전극 패턴(8)에 형성되어 있다. 전기적 절연을 위한 절연기판(2)은 단결정 실리콘칩을 베이스로 형성되어 있으며, 그것의 1 주면에는 절연층(4)을 설치한 것으로, 소정의 절연을 확보하는 것이 가능해진다.
도 3은, 상기한 구성의 절연기판(2)을 사용한 파워모듈을 나타낸 것으로, 방열성을 높이기 위한 금속 베이스판(10) 위에, 양면에 전극 패턴(6, 8)이 형성된 절연기판(2)이 설치되어 있다. 또한, 절연기판(2)의 표면에는, 절연층(4)을 개재하여 형성된 전극 패턴(6) 위에 IGBT(12)와 다이오드 칩(14) 등의 반도체 소자가 선택적으로 탑재되고, 이들은 와이어본드 등에 의해 선택적으로 결선되어 있다. 또한, 외부에는 전극(16)이 인출되어 있다.
이때, 이 파워모듈의 등가회로는, 도 11에 나타낸 등가회로와 동일하다.
실시예 2:
도 4는, 본 실시예 2에 관한 절연기판(2)을 나타낸 것으로, 그것의 표면에는 절연층(4)을 개재하여 전극패턴(6)이 형성되는 한편, 그것의 이면에는 동일하게 절연층(18)을 개재하여 전극 패턴(8)이 형성되어 있다. 절연기판(2)은 단결정 실리콘 칩을 베이스로 형성되어 있으며, 그것의 양 주면에는 절연층(4, 18)을 설치하는 것으로, 소정의 절연을 확보하는 것이 가능해진다.
또한, 양면에 절연층(4, 18)을 설치한 것으로, 절연내압 마진이 향상되는 동시에, 절연물 형성에 따른 응력을 양면에 균등하게 하는 것이 가능하여, 휘어짐 억제의 효과를 갖는다.
실시예 3:
다음에, 도 1 및 도 2에 나타낸 절연기판(2)의 제조방법을 설명한다.
우선, 도 5a에 나타낸 것과 같은 실리콘 웨이퍼(20)를 준비하고, 도 5b에 나타낸 것과 같이, 실리콘 웨이퍼(20)의 한쪽면에, 예를 들면 열산화법 또는 CVD법 등에 의해 이산화 실리콘(22)을 형성한다. 이와 같이 하여 형성된 이산화 실리콘(22)을 절연막(4)으로서 사용하기 때문에, 그것의 막두께는 필요한 절연내압을 확보할 수 있는 두께로 형성된다.
다음에, 도 5c에 나타낸 것과 같이, 절연막(4)으로서의 이산화 실리콘(22)의 표면에, 예를 들면 증착법 또는 스퍼터링법에 의해 전극(24)을 형성한다. 파워모듈에 있어서, 금속 베이스판과 절연기판, 또는 절연기판과 반도체 칩을 납땜하는 경우에는, 예를 들면 Al/Mo/Ni/Au의 복수층의 금속막으로 형성하면 된다. 또한, 이 금속막의 두께는, 전류를 흘릴 때에 발생하는 전압강하를 고려하여 설정된다.
더구나, 도 5d에 나타낸 것과 같이, 반도체 제조 프로세서에서 일반적으로 사용되고 있는 사진제판기술을 사용하여, 소정의 레지스트 패턴(26)을 형성하고, 이 레지스트 패턴(26)이 피복된 부분 이외의 전극(24)을 제거하는 것에 의해 전극 패턴(6)을 형성한다.
다음에, 도 5e에 나타낸 것과 같이, 전공정에서 사용된 레지스트 패턴(26)을 제거하는 동시에, 실리콘 웨이퍼(20)의 이면에, 도 5c의 공정과 동일한 공정으로 전극(28)을 형성한다.
마지막으로, 도 5f에 나타낸 것과 같이, 실리콘 웨이퍼(20)를 다이싱에 의해소정 형상의 절연기판(2)으로 분할한다.
실시예 4:
다음에, 도 4에 나타낸 절연기판(2)의 제조방법을 설명한다.
우선, 도 6a에 나나낸 것과 같은 실리콘 웨이퍼(20)를 준비하고, 도 6b에 나타낸 것과 같이, 실리콘 웨이퍼(20)의 양면에, 예를 들면 열산화법 또는 CVD법에 의해 이산화 실리콘(22a, 22b)을 형성한다. 이와 같이 하여 형성된 이산화 실리콘(22a, 22b)을 절연막(4, 18)으로서 사용하기 때문에, 그것의 막두께는 필요한 절연내압을 확보할 수 있는 막두께로 설정된다.
다음에, 도 6c에 나타낸 것과 같이, 절연막(4)으로서의 이산화 실리콘(22a)의 표면에, 예를 들면 증착법 또는 스퍼터링법에 의해 전극(24)을 형성한다. 파워모듈에 있어서, 금속 베이스판과 절연기판, 또는 절연기판과 반도체 칩을 납땜하는 경우에는, 예를 들면 Al/Mo/Ni/Au의 복수층의 금속막을 형성하면 된다. 또한, 이 금속막의 막두께는, 전류를 흘릴 때에 발생하는 전압강하를 고려하여 설정된다.
더구나, 도 6d에 나타낸 것과 같이, 반도체 제조 프로세스에서 일반적으로 사용되고 있는 사진제판 기술을 사용하여, 소정의 레지스트 패턴(26)을 형성하고, 이 레지스트 패턴(26)이 피복된 부분 이외의 전극(24)을 제거하는 것에 의해 전극 패턴(6)을 형성한다.
다음에, 도 6e에 나타낸 것과 같이, 전공정에서 사용된 레지스트 패턴(26)을 제거하는 동시에, 이산화 실리콘(22b)의 표면에, 도 6c의 공정과 동일한 공정으로전극(28)을 형성한다.
더구나, 도 6f에 나타낸 것과 같이, 반도체 제조 프로세스에서 일반적으로 사용되고 있는 사진제판기술을 사용하여, 소정의 레지스트 패턴(30)을 형성하고, 이 레지스트 패턴(30)이 피복된 부분 이외의 전극(28)을 제거하는 것에 의해 전극 패턴(8)을 형성한다.
그후, 도 6g에 나타낸 것과 같이, 전공정에서 사용된 레지스트 패턴(30)을 제거한다.
마지막으로, 도 6h에 나타낸 것과 같이, 실리콘 웨이퍼(20)를 다이싱에 의해 소정 형상의 절연기판(2)으로 분할한다.
실시예 5:
도 7은, 본 발명의 실시예 5에 관한 파워모듈을 나타낸 것으로, 전극 패턴(6) 위에 복수의 와이어본드(32)를 보조전극으로서 설치한 것이다.
전술한 것과 같이, 반도체 프로세스를 사용하여, 비교적 용이하게 절연기판(2)을 제조할 수 있지만, 전극 패턴(6)의 막두께를 너무 두껍게 할 수 없는 경우가 있다. 이 경우, 도 7에 나타낸 것과 같이, 전극 패턴(6) 위에 와이어본드(32)를 실시하는 것으로 전극 패턴(6)과 와이어본드(32)부에서 전류를 분산시킬 수 있어, 전압강하가 적어지게 되는 동시에 소형화를 도모할 수 있다.
실시예 6:
도 8은, 본 발명의 실시예 6에 관한 파워모듈을 나타낸 것으로, 전극 패턴(6) 위에 복수의 금속편(34)을 보조전극으로서 설치한 것이다.
전술한 것과 같이, 전극 패턴(6)의 막두께를 너무 두껍게 형성할 수 없는 경우에는, 도 8에 나타낸 것과 같이, 전극 패턴(6) 위에 금속편(34)을 예를 들면 납땜하는 것으로, 전극 패턴(6)과 금속편(34)에서 전류를 분산시킬 수 있어, 전압강하가 작아지는 동시에, 소형화를 도모할 수 있다.
이때, 상기한 실시예에서는, 금속 베이스판을 갖는 파워모듈을 대표에로서 들고 있지만, 본 발명은 이와 같은 파워모듈에 한정되는 것만이 아니라, 금속 베이스판을 갖지 않는 파워모듈에도 적용가능하다.
본 발명은, 이상에서 설명한 것과 같이 구성되어 있기 때문에, 이하에 기재된 것과 같은 효과를 나타낸다.
본 발명의 일면에 기재된 발명에 따르면, 반도체장치에 설치되는 절연기판을 단결정 실리콘을 베이스로 하여 구성하였기 때문에, 알루미나를 사용한 경우에 비해, 열전도율을 비교적 높은 값(약 84W/mK)으로 유지할 수 있는 동시에, 충분한 기계적 강도를 확보할 수도 있다. 또한, 종래의 반도체 칩과 마찬가지로, 단결정 웨이퍼를 사용하여 절연기판을 제어할 수 있기 때문에, 질화 알루미늄을 사용한 경우에 비해, 저가의 반도체장치를 제공할 수 있다.
또한, 본 발명의 또 다른 일면에 따른 발명에 의하면, 절연기판을 금속 베이스판 위에 형성하였기 때문에, 금속 베이스판을 갖는 반도체장치에도 본 발명을 적용할 수 있으며, 동일한 효과를 발휘한다.
더구나, 본 발명의 또 다른 일면에 따른 발명에 의하면, 절연기판의 적어도 1 주면에 절연층을 형성하였기 때문에, 소정의 전기적 절연을 확보할 수 있다.
또한, 본 발명의 또 다른 일면에 따른 발명에 의하면, 절연기판의 양면에 절연층을 형성하였기 때문에, 전기적 절연성이 더욱 향상된다.
또한, 본 발명의 또 다른 일면에 따른 발명에 의하면, 절연층을 이산화 실리콘으로 형성하였기 때문에, 절연기판을 산화하는 것 만의 조작으로 절연층을 형성할 수 있어, 저가의 반도체장치를 제공할 수 있다.
또한, 본 발명의 또 다른 일면에 따른 발명에 의하면, 절연층의 한쪽면에 전극 패턴을 형성하였기 때문에, 소정의 전기적 절연을 확보할 수 있다.
또한, 본 발명의 또 다른 일면에 따른 발명에 의하면, 전극 패턴 상에 보조전극을 형성하였기 때문에, 전압 강하도 적고 소형화도 달성할 수 있다.
또한, 본 발명의 또 다른 일면에 따른 발명에 의하면, 보조전극을 와이어본드로 형성하였기 때문에, 반도체장치를 저가로 제조할 수 있다.
또한, 본 발명의 또 다른 일면에 따른 발명에 의하면, 보조전극을 금속편으로 형성하였기 때문에, 반도체장치를 저가로 제조할 수 있다.

Claims (3)

  1. 단결정 실리콘을 베이스로 하는 전기적으로 절연하기 위한 절연기판과, 이 절연기판 상에 형성된 전류를 흘리기 위한 전극 패턴과, 이 전극 패턴 상에 선택적으로 탑재되는 반도체 소자를 갖고, 이 반도체 소자 및 상기 전극 패턴을 선택적으로 결선한 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    상기 절연기판을 방열용 금속 베이스판 위에 형성한 것을 특징으로 하는 반도체장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 절연기판의 적어도 1 주면에 전기적 절연을 확보하기 위한 절연층을 형성한 것을 특징으로 하는 반도체장치.
KR1020010078753A 2001-04-11 2001-12-13 반도체장치 KR20020080234A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001112800A JP2002314036A (ja) 2001-04-11 2001-04-11 半導体装置
JPJP-P-2001-00112800 2001-04-11

Publications (1)

Publication Number Publication Date
KR20020080234A true KR20020080234A (ko) 2002-10-23

Family

ID=18964141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010078753A KR20020080234A (ko) 2001-04-11 2001-12-13 반도체장치

Country Status (4)

Country Link
US (1) US20020149055A1 (ko)
JP (1) JP2002314036A (ko)
KR (1) KR20020080234A (ko)
DE (1) DE10161947A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10249205B3 (de) * 2002-10-22 2004-08-05 Siemens Ag Leistungsbauelementanordnung zur mechatronischen Integration von Leistungsbauelementen
CN103050455A (zh) * 2011-10-17 2013-04-17 联发科技股份有限公司 堆叠封装结构
US20130093073A1 (en) * 2011-10-17 2013-04-18 Mediatek Inc. High thermal performance 3d package on package structure

Also Published As

Publication number Publication date
US20020149055A1 (en) 2002-10-17
JP2002314036A (ja) 2002-10-25
DE10161947A1 (de) 2002-10-24

Similar Documents

Publication Publication Date Title
JP6897869B2 (ja) 半導体モジュール
KR20040027110A (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
US6372550B2 (en) Semiconductor device and method for manufacturing same
JP2017162866A (ja) 半導体装置
JP2007157835A (ja) 実装基板
JP2007266435A (ja) 半導体装置および半導体パッケージ
US3594619A (en) Face-bonded semiconductor device having improved heat dissipation
JP7163583B2 (ja) 半導体装置
KR20020080234A (ko) 반도체장치
JPS6050354B2 (ja) 樹脂封止型半導体装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
US20190258302A1 (en) Power supply module
JP2000031487A (ja) 半導体装置とその製造方法
US11798868B2 (en) Metal tab for chip assembly
JP7370475B2 (ja) パワー半導体モジュール
WO2020184383A1 (ja) 半導体装置
WO2020189065A1 (ja) 半導体装置
KR102362565B1 (ko) 고전압 브리지 정류기
US20220102299A1 (en) Package with pad having open notch
WO2024111367A1 (ja) 半導体装置
JP7159609B2 (ja) 半導体装置
US20230215776A1 (en) Semiconductor device
TWI701747B (zh) 半導體裝置及其製造方法
JP2002289763A (ja) 電界効果トランジスタ
KR20240006446A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
SUBM Surrender of laid-open application requested