JPH04355969A - 個別ダイオード装置 - Google Patents
個別ダイオード装置Info
- Publication number
- JPH04355969A JPH04355969A JP21091791A JP21091791A JPH04355969A JP H04355969 A JPH04355969 A JP H04355969A JP 21091791 A JP21091791 A JP 21091791A JP 21091791 A JP21091791 A JP 21091791A JP H04355969 A JPH04355969 A JP H04355969A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- conductive region
- semiconductor substrate
- diode
- diode device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000008188 pellet Substances 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、1つのパッケージに
収納された個別ダイオード装置に関する。
収納された個別ダイオード装置に関する。
【0002】
【従来の技術】ビデオテープレコーダ等、多数の各種電
子回路を複合して構成される電子機器では、その構成回
路を集積回路(IC)化することが機能面で不利になる
場合や回路定数の設定等によりIC化が困難な場合があ
る。例えばダイオードは、その整流特性と順方向電圧降
下特性を利用したクリップ回路、スライス回路、クラン
プ回路、電圧電流特性を利用した関数発生回路、また、
整流特性を利用した電流の逆流防止回路など様々な回路
部分に用いられるが、このように種々の目的に使用可能
なダイオードは個別部品としての用途も多く、他のチッ
プ部品とともにプリント基板に個別に実装されている。
子回路を複合して構成される電子機器では、その構成回
路を集積回路(IC)化することが機能面で不利になる
場合や回路定数の設定等によりIC化が困難な場合があ
る。例えばダイオードは、その整流特性と順方向電圧降
下特性を利用したクリップ回路、スライス回路、クラン
プ回路、電圧電流特性を利用した関数発生回路、また、
整流特性を利用した電流の逆流防止回路など様々な回路
部分に用いられるが、このように種々の目的に使用可能
なダイオードは個別部品としての用途も多く、他のチッ
プ部品とともにプリント基板に個別に実装されている。
【0003】
【発明が解決しようとする課題】ダイオードを用いた前
記各種回路は、そのほとんどの場合、図3に示すように
ダイオードDのアノード側に抵抗Rが接続されているか
、図4に示すようにダイオードDのカソード側に抵抗R
が接続されている。したがって、個別部品としてダイオ
ードを用いる場合には、ほとんどの場合、個別部品とし
ての抵抗器も必要となる。このようにダイオードを用い
た回路を個別部品で構成する場合、プリント基板上の部
品実装面積が大きくなり、電子機器の小型軽量化を妨げ
、またプリント基板に対する実装工程も多くなり、この
種の回路を数多く必要とするビデオテープレコーダ等の
電子機器では部品コストとともに製造コストも嵩む。
記各種回路は、そのほとんどの場合、図3に示すように
ダイオードDのアノード側に抵抗Rが接続されているか
、図4に示すようにダイオードDのカソード側に抵抗R
が接続されている。したがって、個別部品としてダイオ
ードを用いる場合には、ほとんどの場合、個別部品とし
ての抵抗器も必要となる。このようにダイオードを用い
た回路を個別部品で構成する場合、プリント基板上の部
品実装面積が大きくなり、電子機器の小型軽量化を妨げ
、またプリント基板に対する実装工程も多くなり、この
種の回路を数多く必要とするビデオテープレコーダ等の
電子機器では部品コストとともに製造コストも嵩む。
【0004】この発明の目的は、ダイオードを構成する
半導体基板上に抵抗を形成し、その抵抗の一端をダイオ
ードの一方と接続して素子の複合化を図り、個別部品ま
たは集積回路では得ることのできない利点を持つ個別ダ
イオード装置を提供することにある。
半導体基板上に抵抗を形成し、その抵抗の一端をダイオ
ードの一方と接続して素子の複合化を図り、個別部品ま
たは集積回路では得ることのできない利点を持つ個別ダ
イオード装置を提供することにある。
【0005】
【課題を解決するための手段】この発明は、半導体基板
を第1導電領域とし、前記半導体基板の表面に第2導電
領域を形成した個別ダイオード装置において、半導体基
板の表面に酸化膜を介してポリシリコン成長膜による薄
膜抵抗を形成し、前記薄膜抵抗の一方端に導通する第1
の電極を形成し、前記薄膜抵抗の他方端と前記第2導電
領域とに導通する第2の電極を形成し、前記第1、第2
の電極を第1、第2の外部端子に接続し、前記半導体基
板の裏面を第3の外部端子に接続するとともに、全体を
1つのパッケージに収納したことを特徴とする。
を第1導電領域とし、前記半導体基板の表面に第2導電
領域を形成した個別ダイオード装置において、半導体基
板の表面に酸化膜を介してポリシリコン成長膜による薄
膜抵抗を形成し、前記薄膜抵抗の一方端に導通する第1
の電極を形成し、前記薄膜抵抗の他方端と前記第2導電
領域とに導通する第2の電極を形成し、前記第1、第2
の電極を第1、第2の外部端子に接続し、前記半導体基
板の裏面を第3の外部端子に接続するとともに、全体を
1つのパッケージに収納したことを特徴とする。
【0006】
【作用】この発明の個別ダイオード装置では、ダイオー
ドと抵抗を接続した回路がユニットとして一つのパッケ
ージに組み込まれているため、その占有面積が小さくな
り、装置全体の小型軽量化に寄与し、しかも、個別トラ
ンジスタ装置と同様に、3端子構造の電子部品として用
いることができるため、プリント基板に実装する際、組
立コストの低減を図ることができる。また、抵抗体とし
てポリシリコン成長膜による薄膜抵抗を用いたため、必
要な抵抗値を広い範囲に亘って正確に設定することがで
き、極めて汎用性の高い電子部品として様々な目的に用
いることができる。
ドと抵抗を接続した回路がユニットとして一つのパッケ
ージに組み込まれているため、その占有面積が小さくな
り、装置全体の小型軽量化に寄与し、しかも、個別トラ
ンジスタ装置と同様に、3端子構造の電子部品として用
いることができるため、プリント基板に実装する際、組
立コストの低減を図ることができる。また、抵抗体とし
てポリシリコン成長膜による薄膜抵抗を用いたため、必
要な抵抗値を広い範囲に亘って正確に設定することがで
き、極めて汎用性の高い電子部品として様々な目的に用
いることができる。
【0007】
【実施例】図1はこの発明の実施例である個別ダイオー
ド装置のペレット部の断面図である。図1において10
はN+ の半導体基板、11はN層であり、これらは第
1導電領域として作用する。12は第2導電領域である
P層、13は11の表面部を覆うSiO2 等で形成さ
れた酸化膜、15はポリシリコンの薄膜抵抗である。1
4,14’はそれぞれアルミニウムや金等による電極で
あり、電極14は薄膜抵抗の一方端に導通する第1の電
極として作用し、14’は薄膜抵抗の他方端とP層12
とに導通する第2の電極として作用する。図1において
T1,T2,T3は図3に示した各端子の記号と一致し
ている、即ちT1は抵抗の一方の端子、T2は抵抗の他
方の端子およびダイオードのアノード端子、T3はダイ
オードのカソード端子である。
ド装置のペレット部の断面図である。図1において10
はN+ の半導体基板、11はN層であり、これらは第
1導電領域として作用する。12は第2導電領域である
P層、13は11の表面部を覆うSiO2 等で形成さ
れた酸化膜、15はポリシリコンの薄膜抵抗である。1
4,14’はそれぞれアルミニウムや金等による電極で
あり、電極14は薄膜抵抗の一方端に導通する第1の電
極として作用し、14’は薄膜抵抗の他方端とP層12
とに導通する第2の電極として作用する。図1において
T1,T2,T3は図3に示した各端子の記号と一致し
ている、即ちT1は抵抗の一方の端子、T2は抵抗の他
方の端子およびダイオードのアノード端子、T3はダイ
オードのカソード端子である。
【0008】図1に示したペレットは従来の3端子型ト
ランジスタのパッケージングと同様に、先ず、ペレット
を端子T3に連続するリードフレームにダイボンディン
グし、電極14,14’をリードボンディング等により
端子T1,T2にそれぞれ電気的に接続する。
ランジスタのパッケージングと同様に、先ず、ペレット
を端子T3に連続するリードフレームにダイボンディン
グし、電極14,14’をリードボンディング等により
端子T1,T2にそれぞれ電気的に接続する。
【0009】図1に示した個別ダイオード装置のペレッ
トの製法手順は次の通りである。
トの製法手順は次の通りである。
【0010】まず、N+ の半導体基板(ウエハー)に
対してN層をエピタキシャル成長させる。このようにド
ーピング濃度を設定することにより、ダイオードの順方
向電圧降下の値を小さくする。次に、その表面に熱酸化
法によりシリコン酸化膜13を形成する。次に、前記酸
化膜13の所定位置つまりダイオードのアノードを形成
すべき位置にエッチングにより窓を開ける。続いて、こ
の窓に対してP層12を拡散により形成する。その後、
酸化膜の表面にポリシリコンの薄膜をCVD法により成
膜する。そしてポリシリコンの膜をパターンニングする
ことにより薄膜抵抗15を得る。更に、表面にアルミニ
ウムや金等の金属膜を蒸着により形成し、図1に示すよ
うに、薄膜抵抗の一方端と、薄膜抵抗の他方端およびP
層12の上部に電極14,14’をパターンニングする
。 その後、ウエハーをスクライビングしてペレットとして
分離する。
対してN層をエピタキシャル成長させる。このようにド
ーピング濃度を設定することにより、ダイオードの順方
向電圧降下の値を小さくする。次に、その表面に熱酸化
法によりシリコン酸化膜13を形成する。次に、前記酸
化膜13の所定位置つまりダイオードのアノードを形成
すべき位置にエッチングにより窓を開ける。続いて、こ
の窓に対してP層12を拡散により形成する。その後、
酸化膜の表面にポリシリコンの薄膜をCVD法により成
膜する。そしてポリシリコンの膜をパターンニングする
ことにより薄膜抵抗15を得る。更に、表面にアルミニ
ウムや金等の金属膜を蒸着により形成し、図1に示すよ
うに、薄膜抵抗の一方端と、薄膜抵抗の他方端およびP
層12の上部に電極14,14’をパターンニングする
。 その後、ウエハーをスクライビングしてペレットとして
分離する。
【0011】上記実施例はダイオードのアノード側に抵
抗を接続したものであったが、逆にダイオードのカソー
ド側に抵抗を接続することもできる。図2はその例を示
す半導体装置の断面図である。
抗を接続したものであったが、逆にダイオードのカソー
ド側に抵抗を接続することもできる。図2はその例を示
す半導体装置の断面図である。
【0012】図2において20はP+ の半導体基板、
21はP層、22はN層である。つまり端子T2がカソ
ード、端子T3がアノードとなる。このように形成する
ことにより、図4に示したような回路ユニットが構成さ
れる。
21はP層、22はN層である。つまり端子T2がカソ
ード、端子T3がアノードとなる。このように形成する
ことにより、図4に示したような回路ユニットが構成さ
れる。
【0013】以上に示した実施例によれば、従来の個別
ダイオード装置と同様のサイズに薄膜抵抗を形成するこ
とができ、ウエハーあたりの取り数を下げることなく製
造できる。
ダイオード装置と同様のサイズに薄膜抵抗を形成するこ
とができ、ウエハーあたりの取り数を下げることなく製
造できる。
【0014】
【発明の効果】この発明によれば、ダイオードと抵抗を
接続した回路部分に本願発明の個別ダイオード装置を適
用することができ、従来の個別ダイオードを用いていた
箇所に本願発明の個別ダイオード装置を用いることによ
り、個別部品としての抵抗器が不要となる。また、3端
子構造を有する個別トランジスタ装置と同様のパッケー
ジに収納することができ、個別トランジスタ装置と同等
に取り扱うことができる。そのため、電子回路としての
汎用性だけでなく、基板に対する実装方法も汎用化され
、電子機器の小型軽量化に寄与する。更に、この発明に
よれば、抵抗回路として、酸化膜の表面にポリシリコン
成長膜による薄膜抵抗を形成したため、例えば拡散抵抗
によるものに比較して、抵抗回路の占有面積が小さく全
体に大型化しない、組成,膜厚の制御が容易であり抵抗
値を広範囲に亘って正確に設定することができる、隣接
する他の層間の寄生容量(浮遊容量)が小さく高周波特
性に優れる、許容電流値および耐圧上の問題が生じない
、などの効果もある。
接続した回路部分に本願発明の個別ダイオード装置を適
用することができ、従来の個別ダイオードを用いていた
箇所に本願発明の個別ダイオード装置を用いることによ
り、個別部品としての抵抗器が不要となる。また、3端
子構造を有する個別トランジスタ装置と同様のパッケー
ジに収納することができ、個別トランジスタ装置と同等
に取り扱うことができる。そのため、電子回路としての
汎用性だけでなく、基板に対する実装方法も汎用化され
、電子機器の小型軽量化に寄与する。更に、この発明に
よれば、抵抗回路として、酸化膜の表面にポリシリコン
成長膜による薄膜抵抗を形成したため、例えば拡散抵抗
によるものに比較して、抵抗回路の占有面積が小さく全
体に大型化しない、組成,膜厚の制御が容易であり抵抗
値を広範囲に亘って正確に設定することができる、隣接
する他の層間の寄生容量(浮遊容量)が小さく高周波特
性に優れる、許容電流値および耐圧上の問題が生じない
、などの効果もある。
【図1】この発明の第1の実施例に係る個別ダイオード
装置のペレットの断面図である。
装置のペレットの断面図である。
【図2】この発明の第2の実施例に係る個別ダイオード
装置のペレットの断面図である。
装置のペレットの断面図である。
【図3】抵抗とダイオードによる基本回路の回路図であ
る。
る。
【図4】抵抗とダイオードによる基本回路の回路図であ
る。
る。
10,20−半導体基板(第1導電領域)12,22−
第2導電領域 13−酸化膜 14−第1の電極 14’−第2の電極 15−薄膜抵抗
第2導電領域 13−酸化膜 14−第1の電極 14’−第2の電極 15−薄膜抵抗
Claims (1)
- 【請求項1】半導体基板を第1導電領域とし、前記半導
体基板の表面に第2導電領域を形成した個別ダイオード
装置において、半導体基板の表面に酸化膜を介してポリ
シリコン成長膜による薄膜抵抗を形成し、前記薄膜抵抗
の一方端に導通する第1の電極を形成し、前記薄膜抵抗
の他方端と前記第2導電領域とに導通する第2の電極を
形成し、前記第1、第2の電極を第1、第2の外部端子
に接続し、前記半導体基板の裏面を第3の外部端子に接
続するとともに、全体を1つのパッケージに収納したこ
とを特徴とする個別ダイオード装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21091791A JPH04355969A (ja) | 1991-08-22 | 1991-08-22 | 個別ダイオード装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21091791A JPH04355969A (ja) | 1991-08-22 | 1991-08-22 | 個別ダイオード装置 |
Related Child Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12685695A Division JPH0832091A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
JP12685995A Division JPH088446A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
JP12685795A Division JPH0832092A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
JP12687695A Division JPH07326772A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置 |
JP12685895A Division JPH0818071A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04355969A true JPH04355969A (ja) | 1992-12-09 |
Family
ID=16597207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21091791A Pending JPH04355969A (ja) | 1991-08-22 | 1991-08-22 | 個別ダイオード装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04355969A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019106485A (ja) * | 2017-12-13 | 2019-06-27 | 富士電機株式会社 | 抵抗素子及びその製造方法 |
JP2020202355A (ja) * | 2019-06-13 | 2020-12-17 | 富士電機株式会社 | 抵抗素子 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010106A (ja) * | 1973-05-24 | 1975-02-01 | ||
JPS54141585A (en) * | 1978-04-26 | 1979-11-02 | Nec Corp | Semiconductor integrated circuit device |
-
1991
- 1991-08-22 JP JP21091791A patent/JPH04355969A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010106A (ja) * | 1973-05-24 | 1975-02-01 | ||
JPS54141585A (en) * | 1978-04-26 | 1979-11-02 | Nec Corp | Semiconductor integrated circuit device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019106485A (ja) * | 2017-12-13 | 2019-06-27 | 富士電機株式会社 | 抵抗素子及びその製造方法 |
JP2020202355A (ja) * | 2019-06-13 | 2020-12-17 | 富士電機株式会社 | 抵抗素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7501693B2 (en) | LDO regulator with ground connection through package bottom | |
EP1605508A2 (en) | Surface-mount chip-scale package | |
US10050025B2 (en) | Power converter monolithically integrating transistors, carrier, and components | |
JPH04355969A (ja) | 個別ダイオード装置 | |
JP2002252351A (ja) | 半導体装置 | |
JPH088446A (ja) | 個別ダイオード装置 | |
JPH0818071A (ja) | 個別ダイオード装置の製造方法 | |
JPH0832092A (ja) | 個別ダイオード装置 | |
JPH0832091A (ja) | 個別ダイオード装置 | |
JPH07326772A (ja) | 個別ダイオード装置 | |
US5220193A (en) | Variable-capacitance diode device with common electrode | |
JP3238825B2 (ja) | 面実装型半導体装置 | |
GB2068640A (en) | Wiring layers for semiconductor devices | |
JPH0440270Y2 (ja) | ||
JP3263554B2 (ja) | チップ部品およびその製造方法 | |
CN111263978B (zh) | 半导体装置 | |
US7173316B2 (en) | Semiconductor device | |
JPH08330519A (ja) | 化合物半導体集積回路装置 | |
JPH0541479A (ja) | 半導体装置 | |
EP0317133B1 (en) | Semiconductor device for controlling supply voltage fluctuations | |
KR20020080234A (ko) | 반도체장치 | |
JPH0566026B2 (ja) | ||
JPH06163806A (ja) | 半導体装置 | |
JPH0693489B2 (ja) | トランジスタ装置の製造方法 | |
JPS6313371A (ja) | 半導体装置 |