JPS6313371A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6313371A JPS6313371A JP15683486A JP15683486A JPS6313371A JP S6313371 A JPS6313371 A JP S6313371A JP 15683486 A JP15683486 A JP 15683486A JP 15683486 A JP15683486 A JP 15683486A JP S6313371 A JPS6313371 A JP S6313371A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- semiconductor device
- terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 239000004020 conductor Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000007493 shaping process Methods 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、各種の機能回路に対して用いることができ
る汎用回路ユニットを形成した半導体装置に係り、特に
、静電破壊強度の向上などに関する。
る汎用回路ユニットを形成した半導体装置に係り、特に
、静電破壊強度の向上などに関する。
各種の機能回路について、トランジスタなどの能動素子
と、それに付随する抵抗やキャパシタなどの付随素子と
によって構成された汎用回路ユニットを成す半導体装置
が実用化されている。
と、それに付随する抵抗やキャパシタなどの付随素子と
によって構成された汎用回路ユニットを成す半導体装置
が実用化されている。
このような半導体装置は、たとえば、第３図に示すよう
に、シリコンなどからなる基板２にトランジスタ４とと
もに抵抗素子６．８を設置して、汎用回路ユニットを構
成したものであり、個別部品としてのトランジスタと同
様にベース端子１０、コレクタ端子１２およびエミ・ツ
タ端子１４が設けられている。
に、シリコンなどからなる基板２にトランジスタ４とと
もに抵抗素子６．８を設置して、汎用回路ユニットを構
成したものであり、個別部品としてのトランジスタと同
様にベース端子１０、コレクタ端子１２およびエミ・ツ
タ端子１４が設けられている。
そして、この半導体装置は、第４図に示すように、たと
えば、シリコンなどのＮ型半導体からなる基板２に選択
的にＰ型のベース領域１６を形成し、そのベース領域１
６の中に選択的にＮ型のエミッタ領域１８を設置したも
のであり、ベース領域１６を包囲して基板２と同−導電
型の高濃度領域からなるチャネルストッパ２０が形成さ
れ、ている。
えば、シリコンなどのＮ型半導体からなる基板２に選択
的にＰ型のベース領域１６を形成し、そのベース領域１
６の中に選択的にＮ型のエミッタ領域１８を設置したも
のであり、ベース領域１６を包囲して基板２と同−導電
型の高濃度領域からなるチャネルストッパ２０が形成さ
れ、ている。
基板２０表面には絶縁層としての酸化膜２２が設置され
て、その表面に抵抗素子６が設置されている。酸化膜２
２にはベース領域１６およびエミッタ領域１８に選択的
に開口を形成して、ベース領域１６と抵抗素子６の一方
の端部との間には酸化膜２２の表面に沿って配線導体２
４が設置されている。そして、抵抗素子６の他方の端部
にはボンディングパットとしてのベース端子１０が形成
され、また、エミッタ領域１８の表面にはエミッタ端子
１４が形成されている。
て、その表面に抵抗素子６が設置されている。酸化膜２
２にはベース領域１６およびエミッタ領域１８に選択的
に開口を形成して、ベース領域１６と抵抗素子６の一方
の端部との間には酸化膜２２の表面に沿って配線導体２
４が設置されている。そして、抵抗素子６の他方の端部
にはボンディングパットとしてのベース端子１０が形成
され、また、エミッタ領域１８の表面にはエミッタ端子
１４が形成されている。
また、基板２はトランジスタ４のコレクタとして機能す
るので、基板２の裏面側には金属層を設置してコレクタ
端子１２が形成されている。
るので、基板２の裏面側には金属層を設置してコレクタ
端子１２が形成されている。
したがって、このような半導体装置によれば、個別部品
としてのトランジスタに対して付随する不可欠な抵抗素
子を設置しているので、各種の電子回路において、増幅
器などの任意の汎用回路ユニットとして用いることがで
きる。このため、ＩＣでは、回路の特性や目的によって
、機能が個性化されているのに対し、このような半導体
装置では、各種の電子回路に対応させることができると
ともに、個別部品のトランジスタや抵抗素子などを配線
する場合に比較して、回路の信顛性を高め、配線の手数
を除くことができるなどの利点がある。
としてのトランジスタに対して付随する不可欠な抵抗素
子を設置しているので、各種の電子回路において、増幅
器などの任意の汎用回路ユニットとして用いることがで
きる。このため、ＩＣでは、回路の特性や目的によって
、機能が個性化されているのに対し、このような半導体
装置では、各種の電子回路に対応させることができると
ともに、個別部品のトランジスタや抵抗素子などを配線
する場合に比較して、回路の信顛性を高め、配線の手数
を除くことができるなどの利点がある。
ところで、従来、このような半導体装置では、第４図に
示すように、抵抗素子６およびベース端子１０は、ベー
ス領域１６の上面を避けて、その外側の酸化膜２２上に
設置されている。このため、その静電破壊強度は酸化膜
２２の絶縁耐力に委ねられるために低く、しかも、ベー
ス領域１６の外部に設置されるため、基板２が大きくな
るとともに、接続のための配線導体２４が長くなるなど
の欠点があった。
示すように、抵抗素子６およびベース端子１０は、ベー
ス領域１６の上面を避けて、その外側の酸化膜２２上に
設置されている。このため、その静電破壊強度は酸化膜
２２の絶縁耐力に委ねられるために低く、しかも、ベー
ス領域１６の外部に設置されるため、基板２が大きくな
るとともに、接続のための配線導体２４が長くなるなど
の欠点があった。
そこで、この発明は、静電破壊強度を高め、かつ、チッ
プサイズの縮小化を図った半導体装置の提供を目的とす
る。
プサイズの縮小化を図った半導体装置の提供を目的とす
る。
この発明の半導体装置は、第１図に示すように、能動素
子（トランジスタ４）とそれに付随する受動素子（抵抗
素子６．８）とを併設して汎用回路ユニットを形成した
半導体装置において、能動素子（トランジスタ４）の一
部を成し、かつ基板２とは反対導電型の導電領域（ベー
ス拡散領域１６）上に絶縁層（酸化膜２２）を介在させ
て受動素子（抵抗素子６、’８）とともに、端子部（ベ
ース端子１０）を設置したものである。
子（トランジスタ４）とそれに付随する受動素子（抵抗
素子６．８）とを併設して汎用回路ユニットを形成した
半導体装置において、能動素子（トランジスタ４）の一
部を成し、かつ基板２とは反対導電型の導電領域（ベー
ス拡散領域１６）上に絶縁層（酸化膜２２）を介在させ
て受動素子（抵抗素子６、’８）とともに、端子部（ベ
ース端子１０）を設置したものである。
このように構成すると、能動素子（トランジスタ４）の
一部を成す導電領域（ベース拡散領域１６）と基板２と
のＰＮ接合領域の絶縁耐力をも利用できるので、受動素
子（抵抗素子６．８）および端子部（ベース端子１０）
の静電破壊電圧を高めることができるとともに、導電領
域（ベース拡散領域１６）内に受動素子（抵抗素子６．
８）および端子部（ベース端子１０）が設置されるので
、基板２の表面を有効に利用でき、その面積の縮小化を
図ることができる。
一部を成す導電領域（ベース拡散領域１６）と基板２と
のＰＮ接合領域の絶縁耐力をも利用できるので、受動素
子（抵抗素子６．８）および端子部（ベース端子１０）
の静電破壊電圧を高めることができるとともに、導電領
域（ベース拡散領域１６）内に受動素子（抵抗素子６．
８）および端子部（ベース端子１０）が設置されるので
、基板２の表面を有効に利用でき、その面積の縮小化を
図ることができる。
以下、この発明の実施例を図面を参照して説明する。
第１図はこの発明の半導体装置の実施例を示す。
この半導体装置は、たとえば、シリコンなどのＮ型半導
体からなる基板２の中央部に、トランジスタ４の一部を
成し、かつ、基板２とは反対導電型の導電領域としての
ベース拡散領域１６を形成し、その内部にベース拡散領
域１６とは反対導電型のエミッタ領域１８を形成し、ま
た、ベース拡散領域１６を包囲する基板２の領域には、
チャネルストッパ２０を形成し、基板２の表面は絶縁層
としての酸化膜２２で覆われて、能動素子としてのトラ
ンジスタ４が形成されている。
体からなる基板２の中央部に、トランジスタ４の一部を
成し、かつ、基板２とは反対導電型の導電領域としての
ベース拡散領域１６を形成し、その内部にベース拡散領
域１６とは反対導電型のエミッタ領域１８を形成し、ま
た、ベース拡散領域１６を包囲する基板２の領域には、
チャネルストッパ２０を形成し、基板２の表面は絶縁層
としての酸化膜２２で覆われて、能動素子としてのトラ
ンジスタ４が形成されている。
そして、ベース拡散領域１６の表面を覆う酸化膜２２の
表面には、ポリシリコンなどによって抵抗素子６が形成
され、その一方の端部とベース拡散領域１６との間は、
短い配線導体２４によって電気的に接続されているとと
もに、抵抗素子６の他方の端部にはボンディングパット
を兼ねる端子部としてのベース端子１０が形成されてい
る。エミッタ領域１８の表面には選択的に形成した開口
からボンディングパットとしてのエミッタ端子１４が形
成されている。また、基板２の裏面には、金属層によっ
てコレクタ端子１２が形成されている。
表面には、ポリシリコンなどによって抵抗素子６が形成
され、その一方の端部とベース拡散領域１６との間は、
短い配線導体２４によって電気的に接続されているとと
もに、抵抗素子６の他方の端部にはボンディングパット
を兼ねる端子部としてのベース端子１０が形成されてい
る。エミッタ領域１８の表面には選択的に形成した開口
からボンディングパットとしてのエミッタ端子１４が形
成されている。また、基板２の裏面には、金属層によっ
てコレクタ端子１２が形成されている。
ところで、第３図に示す半導体装置の基板２上のレイア
ウトは、第２図に示すように、ベース拡散領域１６の表
面領域に二つの抵抗素子６．８が設置されるとともに、
そのベース端子１０およびエミッタ端子１４が形成され
ている。
ウトは、第２図に示すように、ベース拡散領域１６の表
面領域に二つの抵抗素子６．８が設置されるとともに、
そのベース端子１０およびエミッタ端子１４が形成され
ている。
したがって、この半導体装置によると、抵抗素子６．８
およびベース端子１０が、トランジスタ４の一部を成す
ベース拡散領域１６内に設置されるので、基板２の表面
積を効率的に利用して基板２の面積の縮小化を図ること
ができ、抵抗素子６．８およびベース端子１０と基板２
との絶縁耐圧は、絶縁層としての酸化膜２２の耐圧に加
えて、ベース拡散領域１６と基板２とのＰＮ接合領域を
利用できるので、静電破壊電圧の向上を図ることができ
る。
およびベース端子１０が、トランジスタ４の一部を成す
ベース拡散領域１６内に設置されるので、基板２の表面
積を効率的に利用して基板２の面積の縮小化を図ること
ができ、抵抗素子６．８およびベース端子１０と基板２
との絶縁耐圧は、絶縁層としての酸化膜２２の耐圧に加
えて、ベース拡散領域１６と基板２とのＰＮ接合領域を
利用できるので、静電破壊電圧の向上を図ることができ
る。
以上説明したように、この発明によれば、能動素子の一
部を成し、かつ、基板とは反対導電型の導電領域上に絶
縁層を介して受動素子および端子部を設置したので、絶
縁層の絶縁耐圧に加えて基板と導電領域とからなるＰＮ
接合領域による耐圧が加わり、受動素子および端子部の
静電破壊強度を向上できるとともに、チンプサイズの縮
小化を図り、素子の小型化を実現できる。
部を成し、かつ、基板とは反対導電型の導電領域上に絶
縁層を介して受動素子および端子部を設置したので、絶
縁層の絶縁耐圧に加えて基板と導電領域とからなるＰＮ
接合領域による耐圧が加わり、受動素子および端子部の
静電破壊強度を向上できるとともに、チンプサイズの縮
小化を図り、素子の小型化を実現できる。
第１図はこの発明の半導体装置の実施例を示す断面図、
第２図はこの発明の半導体装置を第３図に示す半導体装
置について適用した実施例を示す図、第３図は汎用回路
ユニットを構成する半導体装置を示す回路図、第４図は
従来の半導体装置を示ず断面図である。 ４・・・能動素子としてのトランジスタ、６．８・・・
受動素子としての抵抗素子、１ｏ・・・端子部としての
ベース端子、１６・・・導電領域としてのベース拡散領
域。
第２図はこの発明の半導体装置を第３図に示す半導体装
置について適用した実施例を示す図、第３図は汎用回路
ユニットを構成する半導体装置を示す回路図、第４図は
従来の半導体装置を示ず断面図である。 ４・・・能動素子としてのトランジスタ、６．８・・・
受動素子としての抵抗素子、１ｏ・・・端子部としての
ベース端子、１６・・・導電領域としてのベース拡散領
域。
Claims (1)
- 【特許請求の範囲】 能動素子と能動素子に付随する受動素子とを併設して汎
用回路ユニットを形成した半導体装置において、 前記能動素子の一部を成し、かつ、基板とは反対導電型
の導電領域上に、絶縁層を介在させて前記受動素子とと
もに、端子部を設置したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156834A JP2757864B2 (ja) | 1986-07-03 | 1986-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156834A JP2757864B2 (ja) | 1986-07-03 | 1986-07-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6313371A true JPS6313371A (ja) | 1988-01-20 |
| JP2757864B2 JP2757864B2 (ja) | 1998-05-25 |
Family
ID=15636377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156834A Expired - Lifetime JP2757864B2 (ja) | 1986-07-03 | 1986-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757864B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005101517A1 (ja) * | 2004-04-02 | 2005-10-27 | Isahaya Electronics Corporation | 抵抗内蔵バイポーラトランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189665A (ja) * | 1983-04-13 | 1984-10-27 | Nec Corp | 半導体装置 |
| JPS6120063U (ja) * | 1984-07-10 | 1986-02-05 | 三洋電機株式会社 | 抵抗体内蔵半導体装置 |
-
1986
- 1986-07-03 JP JP61156834A patent/JP2757864B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189665A (ja) * | 1983-04-13 | 1984-10-27 | Nec Corp | 半導体装置 |
| JPS6120063U (ja) * | 1984-07-10 | 1986-02-05 | 三洋電機株式会社 | 抵抗体内蔵半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005101517A1 (ja) * | 2004-04-02 | 2005-10-27 | Isahaya Electronics Corporation | 抵抗内蔵バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757864B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5268589A (en) | Semiconductor chip having at least one electrical resistor means | |
| JPS6244418B2 (ja) | ||
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| JPH10256574A (ja) | ダイオード装置 | |
| US3697828A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JPS6313371A (ja) | 半導体装置 | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JPH10321791A (ja) | オペアンプ装置 | |
| US5554881A (en) | Constitution of an electrode arrangement in a semiconductor element | |
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| JPH0440270Y2 (ja) | ||
| JPH069208B2 (ja) | 半導体装置 | |
| JPS62244160A (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPS6362339A (ja) | 半導体装置 | |
| JPH02126665A (ja) | 半導体装置 | |
| JPH11340455A (ja) | 絶縁ゲート形電界効果トランジスタ素子 | |
| JPS61224348A (ja) | 半導体集積回路装置 | |
| JPH0693489B2 (ja) | トランジスタ装置の製造方法 | |
| JP2642000B2 (ja) | Ｍｏｓ集積回路装置 | |
| JPS60121758A (ja) | 半導体装置 | |
| JPS6118344B2 (ja) | ||
| JPH0525234Y2 (ja) | ||
| JPH05299588A (ja) | 半導体装置 | |
| JPS6024701A (ja) | マイクロ波混成集積回路 |