JPH06163806A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06163806A JPH06163806A JP31674592A JP31674592A JPH06163806A JP H06163806 A JPH06163806 A JP H06163806A JP 31674592 A JP31674592 A JP 31674592A JP 31674592 A JP31674592 A JP 31674592A JP H06163806 A JPH06163806 A JP H06163806A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- resistance
- silicon chip
- chip
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 抵抗素子をシリコンチップで構成することに
より、寄生容量を低減し組立工程のコストダウンを図
る。 【構成】 シリコンチップ（１３）の表面に抵抗領域
（１４）を拡散形成して抵抗素子とする。放熱板（１
０）上にセラミック基板（１１）を固着し、セラミック
基板（１１）表面に形成した固着パッド（１６）上にシ
リコンチップ（１３）をダイボンドする。シリコンチッ
プ（１３）の抵抗素子とセラミック基板（１１）上の回
路導体（１２）とをボンディングワイヤ（２１）で接続
して厚膜回路を構成する。
より、寄生容量を低減し組立工程のコストダウンを図
る。 【構成】 シリコンチップ（１３）の表面に抵抗領域
（１４）を拡散形成して抵抗素子とする。放熱板（１
０）上にセラミック基板（１１）を固着し、セラミック
基板（１１）表面に形成した固着パッド（１６）上にシ
リコンチップ（１３）をダイボンドする。シリコンチッ
プ（１３）の抵抗素子とセラミック基板（１１）上の回
路導体（１２）とをボンディングワイヤ（２１）で接続
して厚膜回路を構成する。
Description
【０００１】
【産業上の利用分野】本発明は抵抗素子の容量特性を改
善し且つ安価に製造できる混成型の高周波半導体装置。
善し且つ安価に製造できる混成型の高周波半導体装置。
【０００２】
【従来の技術】ＴＶ、ＨＤＴＶ等のビデオ出力回路をデ
ィスクリート部品で集積化したビデオパック（商品名）
なる半導体装置が本願出願人において商品化されている
（例えば、特開平４−１１２５６０号）。このような装
置は高周波高出力が求められるので、回路基板として低
誘電率のセラミック基板を用い、この表面に各チップ素
子と回路導体を形成し、全体をアルミダイキャスト製筐
体で気密封止するという手法が採られている。
ィスクリート部品で集積化したビデオパック（商品名）
なる半導体装置が本願出願人において商品化されている
（例えば、特開平４−１１２５６０号）。このような装
置は高周波高出力が求められるので、回路基板として低
誘電率のセラミック基板を用い、この表面に各チップ素
子と回路導体を形成し、全体をアルミダイキャスト製筐
体で気密封止するという手法が採られている。
【０００３】しかしながら、アルミダイキャスト筐体は
コスト高であることから、筐体に代わって樹脂モールド
により封止する試みが始まっている。しかも組立ライン
の簡素化、ＩＣ組立技術との技術の共有化を図るため、
所謂パワーＩＣ用の放熱板付リードフレームの延長線上
にあるようなものを利用することが考えられている。図
６にこの場合の構成を示す。リードフレームは、複数の
リード（１）を含む枠体（２）から成る第１の部材と、
板厚がリード（１）より厚い放熱板（３）から成る第２
の部材が別個に製造され、第１の部材に放熱板（３）か
ら成る第２の部材を４箇所の取付部（４）でカシメるこ
とにより一体化したもので、このブロックが複数個連ね
たものである。リード（１）の先端が金属製の放熱板
（３）の上を延在することから、両者の間には０．５ｍ
ｍ程の隙間が設けられて電気的絶縁が保たれている。そ
して、表面に能動、受動素子とこれらを接続する回路導
体および外部接続用のパッドとをあらかじめ形成したセ
ラミック基板（５）を放熱板（３）上に固定し、前記パ
ッドとリード（１）とを金線（６）でワイヤボンドした
後、図示一点鎖線（７）近傍の位置までの主要部を熱硬
化性樹脂（８）で封止するものである。
コスト高であることから、筐体に代わって樹脂モールド
により封止する試みが始まっている。しかも組立ライン
の簡素化、ＩＣ組立技術との技術の共有化を図るため、
所謂パワーＩＣ用の放熱板付リードフレームの延長線上
にあるようなものを利用することが考えられている。図
６にこの場合の構成を示す。リードフレームは、複数の
リード（１）を含む枠体（２）から成る第１の部材と、
板厚がリード（１）より厚い放熱板（３）から成る第２
の部材が別個に製造され、第１の部材に放熱板（３）か
ら成る第２の部材を４箇所の取付部（４）でカシメるこ
とにより一体化したもので、このブロックが複数個連ね
たものである。リード（１）の先端が金属製の放熱板
（３）の上を延在することから、両者の間には０．５ｍ
ｍ程の隙間が設けられて電気的絶縁が保たれている。そ
して、表面に能動、受動素子とこれらを接続する回路導
体および外部接続用のパッドとをあらかじめ形成したセ
ラミック基板（５）を放熱板（３）上に固定し、前記パ
ッドとリード（１）とを金線（６）でワイヤボンドした
後、図示一点鎖線（７）近傍の位置までの主要部を熱硬
化性樹脂（８）で封止するものである。
【０００４】この様な構成は、外部リードが個別に半田
付けするクリップ端子付リード等ではなくリードフレー
ムのリード（１）である点で従来の混成集積回路と構成
を異にする。従ってリードフレーム（１）を用いること
からその組立ラインは従来のパワーＩＣ組立ラインに近
似したものとなる。但し放熱板（３）上に固定するのが
シリコンチップではなく巨大なセラミック基板であり、
該セラミック基板の上に個別部品を固着する点で従来の
パワーＩＣ組立フローと構成を異にする。個別部品の半
田付け工程はパワーＩＣ組立フローに存在しないので、
この様な工程をできるだけ付加しないことが組立ライン
と技術の共用化が図れコストダウンを期待できる。
付けするクリップ端子付リード等ではなくリードフレー
ムのリード（１）である点で従来の混成集積回路と構成
を異にする。従ってリードフレーム（１）を用いること
からその組立ラインは従来のパワーＩＣ組立ラインに近
似したものとなる。但し放熱板（３）上に固定するのが
シリコンチップではなく巨大なセラミック基板であり、
該セラミック基板の上に個別部品を固着する点で従来の
パワーＩＣ組立フローと構成を異にする。個別部品の半
田付け工程はパワーＩＣ組立フローに存在しないので、
この様な工程をできるだけ付加しないことが組立ライン
と技術の共用化が図れコストダウンを期待できる。
【０００５】そこで、トランジスタを搭載するにはベア
チップをワイヤボンドで接続し、抵抗素子を搭載するに
はチップ抵抗ではなくセラミック基板（５）表面に印刷
した厚膜ペーストによる抵抗体を組み込んでいた。印刷
抵抗であればセラミック基板（５）の製造段階で組み込
めるので、前記組立フローには影響しない。
チップをワイヤボンドで接続し、抵抗素子を搭載するに
はチップ抵抗ではなくセラミック基板（５）表面に印刷
した厚膜ペーストによる抵抗体を組み込んでいた。印刷
抵抗であればセラミック基板（５）の製造段階で組み込
めるので、前記組立フローには影響しない。
【０００６】
【発明が解決しようとする課題】しかしながら、印刷抵
抗は抵抗値の調整にレーザトリミングを用いる等の理由
によりコスト高であり、そのためセラミック基板（５）
の単価を押し上げるという欠点があった。また、印刷抵
抗はセラミック基板（５）上に比較的大きな面積を必要
とし、接地電位に接続される放熱板（３）との対向面積
が大きくなることから、対ＧＮＤ容量が大きいという欠
点があった。上記半導体装置が比較的低い周波数領域を
取り扱う場合には問題は生じないが、ＶＨＦ帯以上の高
周波領域を取り扱う場合には前記容量が特性劣化を招く
という欠点があった。
抗は抵抗値の調整にレーザトリミングを用いる等の理由
によりコスト高であり、そのためセラミック基板（５）
の単価を押し上げるという欠点があった。また、印刷抵
抗はセラミック基板（５）上に比較的大きな面積を必要
とし、接地電位に接続される放熱板（３）との対向面積
が大きくなることから、対ＧＮＤ容量が大きいという欠
点があった。上記半導体装置が比較的低い周波数領域を
取り扱う場合には問題は生じないが、ＶＨＦ帯以上の高
周波領域を取り扱う場合には前記容量が特性劣化を招く
という欠点があった。
【０００７】
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、シリコン基板の表面に拡散領域を
形成して抵抗素子とし、該シリコンチップをセラミック
基板上に固着し、前記抵抗素子と回路導体とをワイヤボ
ンドで接続することにより、コストダウンが可能で且つ
抵抗素子自体の容量を小さくできる半導体装置を提供す
るものである。
鑑み成されたもので、シリコン基板の表面に拡散領域を
形成して抵抗素子とし、該シリコンチップをセラミック
基板上に固着し、前記抵抗素子と回路導体とをワイヤボ
ンドで接続することにより、コストダウンが可能で且つ
抵抗素子自体の容量を小さくできる半導体装置を提供す
るものである。
【０００８】
【作用】本発明によれば、抵抗素子は厚膜抵抗より抵抗
率を大にできるので、放熱板（１０）との対向面積を縮
小できる。また、シリコンチップ（１３）の表面に設け
ることによって抵抗領域（１４）と放熱板（１０）との
厚み方向の距離を増大できる。よって面積を小さくした
ことと距離を増大したことによって抵抗素子の対ＧＮＤ
容量を低減できる。
率を大にできるので、放熱板（１０）との対向面積を縮
小できる。また、シリコンチップ（１３）の表面に設け
ることによって抵抗領域（１４）と放熱板（１０）との
厚み方向の距離を増大できる。よって面積を小さくした
ことと距離を増大したことによって抵抗素子の対ＧＮＤ
容量を低減できる。
【０００９】さらに、シリコンチップ（１３）を用いる
ことによりダイボンド技術、ワイヤボンド技術を利用で
きるので、ラインの共用化、技術の共用化を図ることが
できる。
ことによりダイボンド技術、ワイヤボンド技術を利用で
きるので、ラインの共用化、技術の共用化を図ることが
できる。
【００１０】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１に本願の半導体装置を示す斜視
断面図である。同図において、（１０）は厚板金属材料
から成る放熱板、（１１）はセラミック基板、（１２）
はセラミック基板（１１）の表面に印刷形成した回路導
体、（１３）はシリコンチップ、（１４）はシリコンチ
ップ（１３）の表面に拡散により形成した抵抗領域、
（１５）はボンディングワイヤである。
ら詳細に説明する。図１に本願の半導体装置を示す斜視
断面図である。同図において、（１０）は厚板金属材料
から成る放熱板、（１１）はセラミック基板、（１２）
はセラミック基板（１１）の表面に印刷形成した回路導
体、（１３）はシリコンチップ、（１４）はシリコンチ
ップ（１３）の表面に拡散により形成した抵抗領域、
（１５）はボンディングワイヤである。
【００１１】シリコンチップ（１３）は、トランジスタ
チップ等の一般的な半導体プロセスによって製造され
る。即ち、Ｐ又はＮ型ウェハの表面を熱酸化して酸化膜
を形成し、ホトレジスト工程により酸化膜をホトエッチ
して選択マスクを形成し、基板と反対導電型の不純物を
選択的に拡散して抵抗領域（１４）を形成し、表面にＡ
ｌ電極パッドと保護膜を形成し、ウェハをダイシングし
て個々のシリコンチップ（１３）に分割するものであ
る。抵抗領域（１４）を拡散で形成するので、そのパタ
ーン寸法、拡散深さ、および不純物濃度により抵抗値を
広範囲にコントロールできる。そのため、印刷抵抗より
大幅に占有面積を低減できる。
チップ等の一般的な半導体プロセスによって製造され
る。即ち、Ｐ又はＮ型ウェハの表面を熱酸化して酸化膜
を形成し、ホトレジスト工程により酸化膜をホトエッチ
して選択マスクを形成し、基板と反対導電型の不純物を
選択的に拡散して抵抗領域（１４）を形成し、表面にＡ
ｌ電極パッドと保護膜を形成し、ウェハをダイシングし
て個々のシリコンチップ（１３）に分割するものであ
る。抵抗領域（１４）を拡散で形成するので、そのパタ
ーン寸法、拡散深さ、および不純物濃度により抵抗値を
広範囲にコントロールできる。そのため、印刷抵抗より
大幅に占有面積を低減できる。
【００１２】作業性という点で、シリコンチップ（１
３）は正方形に近い矩形が望ましい。矩形に対応すべく
シリコンチップ（１３）表面には抵抗領域（１４）がス
トライプ状に複数本形成され、個々を直列に電気接続す
ることで全体として一個の抵抗素子を構成する。必要に
応じて複数個分の抵抗素子を形成しても良い。個々の抵
抗領域（１４）を接続する手段は、拡散領域を連続させ
る、Ａｌ電極により接続する、そして図１のようにボン
ディングワイヤ（２１）で接続する、等がある。
３）は正方形に近い矩形が望ましい。矩形に対応すべく
シリコンチップ（１３）表面には抵抗領域（１４）がス
トライプ状に複数本形成され、個々を直列に電気接続す
ることで全体として一個の抵抗素子を構成する。必要に
応じて複数個分の抵抗素子を形成しても良い。個々の抵
抗領域（１４）を接続する手段は、拡散領域を連続させ
る、Ａｌ電極により接続する、そして図１のようにボン
ディングワイヤ（２１）で接続する、等がある。
【００１３】抵抗素子を形成したシリコンチップ（１
３）は、あらかじめセラミック基板（１１）の表面に形
成した固着パッド（１６）の上にダイボンドにより固定
され、シリコンチップ（１３）上の電極パッドとセラミ
ック基板（１１）上の回路導体（１２）とがボンディン
グワイヤ（１５）により接続されて厚膜回路の一部とな
る。固着パッド（１６）はＡｕ蒸着により形成されてお
り、他の回路導体（１２）とは絶縁されている。これに
より、シリコンチップ（１３）のシリコン基板も他とは
絶縁状態になっている。セラミック基板（１１）上には
他にトランジスタチップ、コンデンサチップ等が搭載さ
れ、抵抗素子としてシリコンチップ（１３）を搭載する
以外の基本的構成は図３，４のものと同等である。
３）は、あらかじめセラミック基板（１１）の表面に形
成した固着パッド（１６）の上にダイボンドにより固定
され、シリコンチップ（１３）上の電極パッドとセラミ
ック基板（１１）上の回路導体（１２）とがボンディン
グワイヤ（１５）により接続されて厚膜回路の一部とな
る。固着パッド（１６）はＡｕ蒸着により形成されてお
り、他の回路導体（１２）とは絶縁されている。これに
より、シリコンチップ（１３）のシリコン基板も他とは
絶縁状態になっている。セラミック基板（１１）上には
他にトランジスタチップ、コンデンサチップ等が搭載さ
れ、抵抗素子としてシリコンチップ（１３）を搭載する
以外の基本的構成は図３，４のものと同等である。
【００１４】図２はシリコンチップ（１３）部分の拡大
断面図である。放熱板（１０）上にセラミック基板（１
１）が半田層（１７）により固定され、セラミック基板
（１１）の固着パッド（１６）上にシリコンチップ（１
３）がダイボンドにより固着され、シリコンチップ（１
３）の表面に抵抗領域（１４）が形成される。動作状態
において、放熱板（１０）には接地電位が印加されるか
ら、抵抗領域（１４）と放熱板（１０）との間に寄生容
量（１８）を持つ。この寄生容量（１８）は抵抗領域
（１４）と放熱板（１０）との距離に反比例し抵抗領域
（１４）の面積に比例する。本願構成によれば、従来の
印刷抵抗よりシリコンチップ（１３）の厚みの分だけ距
離が増大し、また面積も小さくなることから、寄生容量
（１８）の値を大幅に低減できるものである。
断面図である。放熱板（１０）上にセラミック基板（１
１）が半田層（１７）により固定され、セラミック基板
（１１）の固着パッド（１６）上にシリコンチップ（１
３）がダイボンドにより固着され、シリコンチップ（１
３）の表面に抵抗領域（１４）が形成される。動作状態
において、放熱板（１０）には接地電位が印加されるか
ら、抵抗領域（１４）と放熱板（１０）との間に寄生容
量（１８）を持つ。この寄生容量（１８）は抵抗領域
（１４）と放熱板（１０）との距離に反比例し抵抗領域
（１４）の面積に比例する。本願構成によれば、従来の
印刷抵抗よりシリコンチップ（１３）の厚みの分だけ距
離が増大し、また面積も小さくなることから、寄生容量
（１８）の値を大幅に低減できるものである。
【００１５】ところで、シリコンチップ（１３）表面に
複数本の抵抗領域（１４）を設けると、各抵抗領域（１
４）間にも寄生容量（１９）を持つことになる。各抵抗
領域（１４）は抵抗値に従って電位差を持つので、この
ような寄生容量（１９）があると抵抗値の電流に対する
リニアリティを崩す要因となる。そこで、各抵抗領域
（１４）間のシリコン基板に溝（２０）を設けるとこの
問題を解決できる。即ち、シリコン基板の透電率が１２
程度であるのに対し、空気又は樹脂封止した場合の樹脂
の誘電率がそれより低い値であるので、寄生容量（１
９）の値を低減できるのである。溝（２０）は、シリコ
ン基板に抵抗領域（１４）を形成した後で、ウェハをダ
イシングソーでチップに切断する前に、浅くダイシング
ソーによって削ることによって形成される。溝（２０）
の深さは、少くとも抵抗領域（１４）の拡散深さより深
いものとする。溝（２０）を設けた場合は各抵抗領域
（１４）をボンディングワイヤ（２１）で相互接続する
手法が最も簡便である。
複数本の抵抗領域（１４）を設けると、各抵抗領域（１
４）間にも寄生容量（１９）を持つことになる。各抵抗
領域（１４）は抵抗値に従って電位差を持つので、この
ような寄生容量（１９）があると抵抗値の電流に対する
リニアリティを崩す要因となる。そこで、各抵抗領域
（１４）間のシリコン基板に溝（２０）を設けるとこの
問題を解決できる。即ち、シリコン基板の透電率が１２
程度であるのに対し、空気又は樹脂封止した場合の樹脂
の誘電率がそれより低い値であるので、寄生容量（１
９）の値を低減できるのである。溝（２０）は、シリコ
ン基板に抵抗領域（１４）を形成した後で、ウェハをダ
イシングソーでチップに切断する前に、浅くダイシング
ソーによって削ることによって形成される。溝（２０）
の深さは、少くとも抵抗領域（１４）の拡散深さより深
いものとする。溝（２０）を設けた場合は各抵抗領域
（１４）をボンディングワイヤ（２１）で相互接続する
手法が最も簡便である。
【００１６】
【発明の効果】以上に説明した通り、本発明はシリコン
チップ（１３）上に抵抗領域（１４）を拡散形成して抵
抗素子としたので、放熱板（１０）との寄生容量（１
８）を小さくすることにより高周波領域の回路特性を改
善できる利点を有する。また、シリコンチップ（１３）
をダイボンドにより固着しワイヤボンドで回路導体（１
２）に接続する構成としたので、その搭載はトランジス
タチップの搭載と同じ工程となり、技術の共用化が図れ
るので、コストダウンができるという利点をも有する。
チップ（１３）上に抵抗領域（１４）を拡散形成して抵
抗素子としたので、放熱板（１０）との寄生容量（１
８）を小さくすることにより高周波領域の回路特性を改
善できる利点を有する。また、シリコンチップ（１３）
をダイボンドにより固着しワイヤボンドで回路導体（１
２）に接続する構成としたので、その搭載はトランジス
タチップの搭載と同じ工程となり、技術の共用化が図れ
るので、コストダウンができるという利点をも有する。
【００１７】さらに、抵抗領域（１４）間に溝（２０）
を設けておくことにより、抵抗領域（１４）を複数本形
成した場合の各抵抗領域（１４）間の寄生容量（１９）
をも低減できるものである。
を設けておくことにより、抵抗領域（１４）を複数本形
成した場合の各抵抗領域（１４）間の寄生容量（１９）
をも低減できるものである。
【図１】本発明を説明するための斜視断面図である。
【図２】本発明を説明するための断面図である。
【図３】半導体装置をリードフレームの状態で示す平面
図である。
図である。
【図４】半導体装置を示す断面図である。
Claims (2)
- 【請求項１】 固定電位が印加されるヒートシンクと、 前記ヒートシンクの上に固着したセラミックス基板と、 前記セラミック基板の表面に印刷した多数の回路導体
と、 前記セラミック基板の上に固着されワイヤボンドにより
前記回路導体と接続される複数の半導体チップと、 前記セラミック基板の上に固着された抵抗チップとを備
え、 前記抵抗チップはシリコン基板の表面に拡散により形成
した抵抗領域によって抵抗素子が作り込まれ、 前記抵抗素子と前記回路導体とをワイヤボンドにより接
続し、 前記セラミック基板上のボンディングパッドと外部接続
リードとをワイヤボンドで接続し、 前記半導体チップ、抵抗チップを含み主要部を樹脂封止
したことを特徴とする半導体装置。 - 【請求項２】 前記シリコン基板の表面に複数本の拡散
領域が形成され、各拡散領域の間のシリコン基板表面に
溝を形成し、各拡散領域をワイヤボンドで接続したこと
を特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31674592A JPH06163806A (ja) | 1992-11-26 | 1992-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31674592A JPH06163806A (ja) | 1992-11-26 | 1992-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163806A true JPH06163806A (ja) | 1994-06-10 |
Family
ID=18080440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31674592A Pending JPH06163806A (ja) | 1992-11-26 | 1992-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163806A (ja) |
-
1992
- 1992-11-26 JP JP31674592A patent/JPH06163806A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075759A (en) | Surface mounting semiconductor device and method | |
| US6133634A (en) | High performance flip chip package | |
| JP3877401B2 (ja) | 半導体装置の製造方法 | |
| US5304844A (en) | Semiconductor device and method of producing the same | |
| US20060151868A1 (en) | Package for gallium nitride semiconductor devices | |
| EP1596434A1 (en) | Semiconductor device | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| JP2004071961A (ja) | 複合モジュール及びその製造方法 | |
| JPH10261756A (ja) | 半導体装置およびその製造方法 | |
| JP2003318344A (ja) | 半導体装置 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JP3500015B2 (ja) | 半導体装置及びその製造方法 | |
| EP0408904A2 (en) | Surface mounting semiconductor device and method | |
| US7145223B2 (en) | Semiconductor device | |
| US3581166A (en) | Gold-aluminum leadout structure of a semiconductor device | |
| US6396091B2 (en) | Chip scale package | |
| EP2309538A2 (en) | Package for semiconductor devices | |
| US9818662B2 (en) | Silicon package having electrical functionality by embedded passive components | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH06163806A (ja) | 半導体装置 | |
| JPH0567697A (ja) | 樹脂封止型半導体装置 | |
| JP3226082B2 (ja) | 半導体装置 | |
| JP4353935B2 (ja) | リードレスパッケージ型半導体装置 | |
| JP3036256B2 (ja) | 半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 |