JPS59208765A - 半導体装置用パツケ−ジ - Google Patents

半導体装置用パツケ−ジ

Info

Publication number
JPS59208765A
JPS59208765A JP58084327A JP8432783A JPS59208765A JP S59208765 A JPS59208765 A JP S59208765A JP 58084327 A JP58084327 A JP 58084327A JP 8432783 A JP8432783 A JP 8432783A JP S59208765 A JPS59208765 A JP S59208765A
Authority
JP
Japan
Prior art keywords
sink
width
package
terminal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58084327A
Other languages
English (en)
Inventor
Toshiyuki Fujii
藤井　利之
Takashi Ono
隆 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58084327A priority Critical patent/JPS59208765A/ja
Publication of JPS59208765A publication Critical patent/JPS59208765A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は中小電力用半導体装置に適した樹脂封止形パ
ッケージの改良に関するものである。
〔従来技術〕
電子機器の小形化、平面高密度実装に適した中小電力半
導体装置用パッケージ、例えばコレクタ損失Ｐｃが５０
０ｍ　Ｗ級のトランジスタ用として用いられてきたいわ
ゆる５ＯＴ−８９形パツケージは、開発当初のトランジ
スタ用のみならず、最近はサイリスタ、トライアック用
としてもその応用範囲が拡大してきた。
第１図は上記ＥＩＯＴ−８９形パッケージの斜視図、第
２図はその裏面からみた外形斜視図で、０．７ｍｍ角の
小車力用サイリスタチップを装着した状態を示す。図に
おいて、（１）はサイリスタチップ、（２）はアノード
端子、（３）はカソード端子、（４）はゲート端子、（
５）はモールド樹脂で、サイリスタチップ（１）はポン
ディングパッド（２１ａ　）上にマウントされており、
ポンディングパッド（２１ａ）の裏面はヒートシンク（
２１ｂ）としてモールド樹脂（５）の外に露出している
。この構造のパッケージでは、各端子間の絶縁耐圧は樹
脂モールド後の近接端子間の距離、特にその沿面距離に
依存する。そして、この沿面距離は０．８ｍｍ程度しか
なく、更にこのパッケージをプリント基板に実装すると
固着用半田によって更に小さくなる。
しかも、サイリスクチップ（１）のサイズが１．２ｍｍ
角程度板上になると、従来の＋ｊ＠　１．６ｍｍのポン
ディングパッドｒｚ１ａ）ではチップ（１）の搭載が困
難になる。
それは、ボンディング時の位置ずれや、組立部材の寸法
誤差からチップ（１）がボンディングパラ）Ｔ２１ａ）
からはみ出すからである。
第３図はこのようなサイズの大きいサイリスクチップを
マウントする場合の従来の形態を示し、第３図（ａ）　
ｉＪ：その裏面図、第３図価）は第３図（ａ）のＩＩＩ
　Ｂ−ＩＩＩ　Ｂ線での断面図である。このようにポン
ディングパッド（２１ａ　）　Ｃ従ってヒートシンク（
ｚｌｂ））］の幅Ｗを１．８　ｍｍ程ＩＷに拡大するこ
とによってサイリスタチップ（１）のマウントを確実に
することができるが、ヒートシン列２１１））とカソー
ド端子（３）およびゲート端子（４）との白面距離（図
示Ｄ）が短かくなり、絶縁耐圧の低下を招くという欠点
があった。
〔発明の概要〕
この発明は以上のような点に鑑みて、なされたもので、
ポンディングパッド部の幅は広くしながらその裏面のモ
ールド樹脂から露出するヒートシンク部の幅を狭くして
、他の端子との沿面距離を大きくすることによって、絶
縁耐圧の大きい半導体装置用パッケージを提供するもの
である。
〔発明の実施例〕
第４図はこの発明の一実施例についてサイリスタチップ
をマウントした状態を示し、第４図（ａ）はその裏面図
、第４図（ｂ）は第１図（ａ）のＩＶＢ　−ＩＶＢ線で
ングパツド（２１ａ）側の主面では幅を広く、裏側のモ
ールド樹脂（５）から露出するヒートシンク（ｚｘｂ）
側の主面では幅を狭くし、しかもカソード端子（３）お
よびゲート端子（４）のこのヒートシンク（２１ｂ）に
最モ近因点（イ）、（ロ）から所要半径Ｒでヒートシン
ク（２１ｂ）部を切り欠くことによって、ヒートシンク
（２１ｂ）とカソード端子（３）およびゲート端子（４
）との間の沿面距離が犬さくなり、絶縁耐圧を大きくす
ることができる。更に、アノード端子のポンディングパ
ッド（２１ａ）側の而とヒートシンク（２１ｂ）側の面
との間の板ｊ卑の中火部では両側に広がシ、張り出し部
（２１ｃ）が形成されており、フレームとモールド（射
脂（５）との接合を確実ならしめ、接合面積を広くする
ことによって外部からの湿気の影響を極めて少なくして
いる。
以上の実施例では１２ｍｍ角程度０小中電力用のサイリ
スタチップを装着する場合について説明したが、その他
の半導体素子を装着する場合にもこの発明は適用できる
。
〔発明の効果〕
μ上説明したように、この発明では半導体素子をボンデ
イン／する金属導体のそのポンディングパッド側の主面
部の幅を広くシ、その裏面のモールド樹脂から露出する
ヒートシンク側の主面部の所要ｇ］Ｓを削り取って、他
の端子を構成する金属導体との沿面距離を大きくしたの
で、電流容量を小さくすることなく、耐圧の大きい半導
体装置を実現することができる。
【図面の簡単な説明】
第１図は従来の半導体装置用パッケージの一例を示す斜
視図、第２図はその従来例の裏面からみた斜視図、第３
図はこのような従来のパッケージにサイズの少し大きい
サイリスタチップをマウントする場合を示し、第３図（
ａ）はその裏面図、第３図（ｂ）は第３図（ａ）の■Ｂ
　−１１ｉＢ線での部分断面図、第４図はこの発明の一
実施例について上述のサイリスタチップをマウントした
場合を示し、第４図（ａ）はその裏面図、第４図（ｂ）
は第４図（ａ）のＩＶＢ−■Ｂ勝でのｇＢ部分断面図あ
る。 図において、（１）はサイリスクチップ（半導体チップ
）　、（２）はアノード端子（第１の電極導体）、（２
１ａ）はポンディングパッド（第１の主面）、（２１ｂ
）はヒートシンク（第２の主面）　、（３）はカソード
端子（第２の電極導体）、（４）はゲート端子（第２の
電極導体）　、（５）は封止樹脂である。 なお、図中同一符号は同一または相当部分を示す。 代理人　　大　岩　増　雄 第１図 第２図 第３図 （（１’） （６） １ａ 第４図 （１２） ｌ　　　　　　　　　　ノｌａ

Claims (1)

    【特許請求の範囲】
  1. （１）　　半導体チップが第１の主面上に載置固着され
    る第１の電極導体、この第１の電極導体と所定距離をお
    いて設けられ上記半導体チップの所要個所に導体線で電
    気的に接続される第２の電極導体、並びに、上記各電極
    導体の外部回路との接続に必要な部分を除く部分、上記
    半導体チップおよび上記導体線を封止する封止樹脂を備
    え、上記第１の電極導体の第２の主面部が上記封止用の
    樹脂から露出するように構成されたものにおいて、上記
    第主面部の幅を小さくして、上記第１の電極導体と上記
    ＠２の電極導体との上記封止用の樹脂の外周面に沿う沿
    面距離を大きくなるようにしたことを特徴とする半導体
    装置用パッケージ。
JP58084327A 1983-05-12 1983-05-12 半導体装置用パツケ−ジ Pending JPS59208765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58084327A JPS59208765A (ja) 1983-05-12 1983-05-12 半導体装置用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58084327A JPS59208765A (ja) 1983-05-12 1983-05-12 半導体装置用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS59208765A true JPS59208765A (ja) 1984-11-27

Family

ID=13827415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58084327A Pending JPS59208765A (ja) 1983-05-12 1983-05-12 半導体装置用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS59208765A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088446A (ja) * 1995-05-25 1996-01-12 Rohm Co Ltd 個別ダイオード装置
JPH0832092A (ja) * 1995-05-25 1996-02-02 Rohm Co Ltd 個別ダイオード装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088446A (ja) * 1995-05-25 1996-01-12 Rohm Co Ltd 個別ダイオード装置
JPH0832092A (ja) * 1995-05-25 1996-02-02 Rohm Co Ltd 個別ダイオード装置

Similar Documents

Publication Publication Date Title
KR100307465B1 (ko) 파워모듈
JP3516789B2 (ja) 半導体パワーモジュール
KR100229858B1 (ko) 반도체 장치
KR900000206B1 (ko) 전력용 반도체 모듈의 배선구조
JPH03108744A (ja) 樹脂封止型半導体装置
JPH06151657A (ja) 半導体装置及びその製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JPS59208765A (ja) 半導体装置用パツケ−ジ
JPH11307721A (ja) パワーモジュール装置およびその製造方法
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JP3183063B2 (ja) 半導体装置
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP2795063B2 (ja) 混成集積回路装置
KR100244826B1 (ko) 반도체장치 및 그 제조방법
JP2690248B2 (ja) 表面実装型半導体装置
JP3048707B2 (ja) 混成集積回路
JP2512289B2 (ja) 樹脂封止型半導体装置
JP2587722Y2 (ja) 半導体装置
JPH11219969A (ja) 半導体装置
JP3011502B2 (ja) 混成集積回路
JP2504262Y2 (ja) 半導体モジュ―ル
JPH05211379A (ja) 混成集積回路装置
JPS60110145A (ja) 樹脂封止型半導体装置
JPH04171848A (ja) 半導体装置
JPH10135397A (ja) 表面実装型半導体装置の実装方法