JPS63253653A - 樹脂封止型ピングリツドアレイ及びその製造方法 - Google Patents

樹脂封止型ピングリツドアレイ及びその製造方法

Info

Publication number
JPS63253653A
JPS63253653A JP62086792A JP8679287A JPS63253653A JP S63253653 A JPS63253653 A JP S63253653A JP 62086792 A JP62086792 A JP 62086792A JP 8679287 A JP8679287 A JP 8679287A JP S63253653 A JPS63253653 A JP S63253653A
Authority
JP
Japan
Prior art keywords
resin
chip
section
grid array
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62086792A
Other languages
English (en)
Inventor
Katsuji Komatsu
小松　勝次
Yoshihiro Shimada
島田　佳宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP62086792A priority Critical patent/JPS63253653A/ja
Priority to DE8787304893T priority patent/DE3770162D1/de
Priority to EP87304893A priority patent/EP0285718B1/en
Publication of JPS63253653A publication Critical patent/JPS63253653A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、下面にコンタクトピンを有する樹脂基板にＩ
Ｃチップを搭載したマイクロコンビエータ等の交換用メ
モリーとして機能するビングリッドアレイ（以下、ＰＧ
Ａという。）及びその製造方法に関するものである。
〔従来の技術〕
ＩＣチップを搭載したＰＧＡは近年それを交換し他の機
能に変換させることにより装置の応用範囲を広げること
が行なわれてきており、この用途のためのＰＧＡの回路
基板としてセラミック、樹脂等が用いられてきた。
このうち、セラミンク製の基板は、絶縁性に優れ、従っ
て製品としての信頼性が大きい半面、配線パターンを印
刷、焼付により行なうため収縮を伴ない、配線パターン
を多くしたり、細密パターン化することが困難であり、
パターンの本数を多くすると可及的に大型化するととも
に、その単体での価格が高いという欠点があった。
このセラミックに代わるものとして、近年樹脂基板が用
いられるようになってきており、上記樹脂基板を用いた
ＰＧＡの耐湿性を向上させる構造及び製造方法について
は、すでに本出願人が特願昭６１−０８７０８１号公報
にて提案しである。
以下図面により前記特願昭６１−０８７０８１号公報に
開示した先願のＰＧＡ及びその製造方法を説明する。
第４図及び第５図は先願の樹脂封止型ＰＧＡを示すもの
で、第４図は断面図、第５図は底面図、第６図はその製
造方法を示す金型の一部断面図である。
コンタクトビン１を下面に有する樹脂基板２の上面にＩ
Ｃチップ３を載置した後、封止樹脂によりＩＣチップ６
を含む樹脂基板２の上面全体及び側面を掩蔽し、封止樹
脂層４を形成する。なお、５は後述する金型に樹脂基板
２を装填する際、金型に保持される切欠部であり、６は
ＰＧＡと装置との脱着を容易にするための高さ規制用の
段を有するスタンドビンである。
次に上記した樹脂封止型ＰＧＡの製造方法について第５
図をＡ−Ａ線で切断した第６図にもとづいて説明すると
、コンタクトビン１を下面側に有する樹脂基板２の上面
にＩＣチップ６を実装したＰＧＡを、下金型７に圧入す
る。
下金型７としては、前記コンタクトド・・の逃穴８・・
・を有し、樹脂基板２の切欠部５・・・と係合するため
の保持部９・・・及び樹脂ゲート口１０を形成し、さら
に保持部９は、樹脂基板２を下金型７に載置した際、切
欠部５に対応する位置に設け、かつ切欠部５に入り込む
ように突出した形状とする。
次にＰＧＡを圧入固定した下金型７上に上金型１１を被
せることによってＰＧＡの上面及び側面に空隙が形成さ
れる、然る後前記樹脂ゲートロ１０より封止樹脂を圧力
を伴って注入し、封止樹脂層４をトランスファーモール
ドし、該樹脂が硬化した後ＰＧＡを取り出し、樹脂ゲー
ト口１０部分の余分な樹脂を切落すことにより樹脂封止
型ＰＧＡを得る。
〔発明が解決しようとする問題点〕
上記する先願のＰＧＡは、湿気の浸透しやすい基板の上
面及び側面を樹脂により封止しているので、ＩＣチップ
はもとより配線パターンにも悪影響を与えず、製品の信
頼性を高めるものである。
しかし、上記トランスファーモールドによる樹脂封止の
場合、樹脂の注入圧が十分でなかったり、樹脂の流動性
が悪かった場合には中央部分への樹脂の注入量が不定す
ることにより第７図にて点鎖線で示すような凹部４ａが
形成されることがあった。そしてこの凹部４ａの形成は
樹脂基板２の中中部に実装されたＩＣチップ３の上部の
封止樹脂厚を薄くする結果となり、ＩＣチップ６に対す
る封止効果が十分でなくなるという欠点があった。
本発明の目的は、トランスファーモールドによる樹脂封
止を行うとともに、ＩＣ実装部分の封止樹脂厚を十分に
確保することが出来るＰＧＡ構造及びその整造方法を提
供することにある。
〔問題点を解決するための手段〕
上記目的を達成するための本発明の要旨は下記の通りで
ある。
下面側に複数のコンタクトビンを有する樹脂基板にＩＣ
チップを実装し、該ＩＣチップを樹脂封止してなるピン
グリッドアレイにおいて、ＩＣチップを含む樹脂基板上
面及び側面を樹脂により封止するとともに、前記ＩＣチ
ップ上部に於ける封止樹脂の厚さを周辺部より厚くした
ことを特徴とする。
〔実施例〕 以下図面により本発明の実施例を詳述する。
第１図は本発明に於げるＰＧＡの製造方法を説明するた
めの金型の一部断面図であり、第６図と同一部材には同
一番号を付し、説明を省略する。
すなわち第１図に示す本発明の構成は上金型１１の平坦
な下面部１１ａに於ける前記ＩＣチップ乙に対応した中
央部に四部１１ｂを設けたことであり、この金型によっ
てインサートモールドすることにより、第２図の断面図
及び第３図の斜視図に示すごと＜ＩＣチップ３の上部に
前記上金型の凹部１１ｂによる凸形状部４ｂが形成され
る。
そして、この凸形状部４ｂによりＩＣチップ３の上部の
封止樹脂厚が周辺部より厚くなることによってＩＣチッ
プ６の封止効果を高めている。
又第２図に示すごとく、インサートモールド時に於ける
樹脂の流れが若干悪くなった場合でも前記凹部４ａが凸
形状部４ｂの上に形成されるのでＩＣ実装部の封止樹脂
の厚さを十分に確保することが出来る。
〔発明の効果〕
上記のごとく本発明によれば、インサートモールドによ
る樹脂封止の信頼性を再に高めたビングリッドアレイの
構造を提供することが出来るとともに、その製造方法に
於ても上金型を若干変更するだけで、なんら工程上の変
更を必要としないため、製造コストを高めることなく信
頼性の向上が可能となる等、多大な効果を奏する。
【図面の簡単な説明】
第１図は本発明ＰＧＡの製造方法を示す゛金型の一部断
面図、第２図は本発明ＰＧＡの断面図、第３図は本発明
ＰＧＡの斜視図、第４図〜第７図は従来技術に係り、第
４図及び第７図はＰＧＡの断面図、第５図はＰＧＡの下
面図、第６図はＰＧＡの製造方法を示す金型の一部断面
図である。 ６・・・・・・ＩＣチップ、 ４・・・・・・封止樹脂層、 ４ｂ・・・・・・凸形状部、 ７・・・・・・下金型、 １１・・・・・・１金形、 １１ｂ・・・・・・凹０部。 第３図 第４図 第５図

Claims (2)

    【特許請求の範囲】
  1. （１）下面側に複数のコンタクトピンを有する樹脂基板
    にＩＣチップを実装し、該ＩＣチップを樹脂封止してな
    るピングリッドアレイにおいて、ＩＣチップを含む樹脂
    基板上面及び側面を樹脂により封止するとともに、前記
    ＩＣチップ上部に於ける封止樹脂の厚さを周辺部より厚
    くしたことを特徴とする樹脂封止型ピングリッドアレイ
    。
  2. （２）下面に複数のコンタクトピンを有する樹脂基板の
    上面に半導体チップを実装して成るピングリッドアレイ
    の保護カバーの形成方法において、樹脂基板を入れる凹
    部を有し且つ該凹部の底に前記コンタクトピンを受ける
    溝と前記凹部の周縁に前記樹脂基板の側面の一部に当接
    するように設けられた突出部とを有する下金型の該凹部
    にピングリッドアレイを該下金型の上面より低く且つ周
    囲にスペースを残すように圧入する工程と、前記下金型
    の上面に平坦な下面部の中央に凹部を形成した上金型を
    かぶせる工程と、 前記上金型と下金型とにより形成される空隙に熱硬化性
    樹脂を注入してトランスファモールドする工程と、から
    成る樹脂封止型ピングリッドアレイの製造方法。
JP62086792A 1987-04-10 1987-04-10 樹脂封止型ピングリツドアレイ及びその製造方法 Pending JPS63253653A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62086792A JPS63253653A (ja) 1987-04-10 1987-04-10 樹脂封止型ピングリツドアレイ及びその製造方法
DE8787304893T DE3770162D1 (de) 1987-04-10 1987-06-03 Verfahren zum herstellen eines schutzdeckels fuer ein steckerstift-gitter.
EP87304893A EP0285718B1 (en) 1987-04-10 1987-06-03 Method of forming protective cover of pin grid array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62086792A JPS63253653A (ja) 1987-04-10 1987-04-10 樹脂封止型ピングリツドアレイ及びその製造方法

Publications (1)

Publication Number Publication Date
JPS63253653A true JPS63253653A (ja) 1988-10-20

Family

ID=13896626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62086792A Pending JPS63253653A (ja) 1987-04-10 1987-04-10 樹脂封止型ピングリツドアレイ及びその製造方法

Country Status (3)

Country Link
EP (1) EP0285718B1 (ja)
JP (1) JPS63253653A (ja)
DE (1) DE3770162D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974727B2 (en) * 2001-06-28 2005-12-13 Sanyo Electric Co., Ltd. Method of manufacturing a hybrid integrated circuit device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005712B1 (ko) * 1991-11-14 1994-06-23 금성일랙트론 주식회사 잭 타입 아이씨 패키지(jack-type ic package)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1421855A (en) * 1973-01-23 1976-01-21 Toko Inc Method and apparatus for packaging electronic components with thermosetting material
EP0074378A4 (en) * 1981-03-23 1985-04-25 Motorola Inc SEMICONDUCTOR ARRANGEMENT CONTAINING A UNPLATED UNIT.
EP0106475A1 (en) * 1982-10-04 1984-04-25 Texas Instruments Incorporated Apparatus and method for semiconductor device packaging
US4688152A (en) * 1986-08-11 1987-08-18 National Semiconductor Corporation Molded pin grid array package GPT

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974727B2 (en) * 2001-06-28 2005-12-13 Sanyo Electric Co., Ltd. Method of manufacturing a hybrid integrated circuit device

Also Published As

Publication number Publication date
EP0285718B1 (en) 1991-05-15
EP0285718A3 (en) 1989-02-01
DE3770162D1 (de) 1991-06-20
EP0285718A2 (en) 1988-10-12

Similar Documents

Publication Publication Date Title
JPS62244139A (ja) 樹脂封止型ピングリツドアレイ及びその製造方法
US5557150A (en) Overmolded semiconductor package
US6624058B1 (en) Semiconductor device and method for producing the same
US5148265A (en) Semiconductor chip assemblies with fan-in leads
US4935581A (en) Pin grid array package
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
EP1137066A3 (en) Semiconductor device and process of production of same
EP0360485A3 (en) Pin grid array (pga) integrated circuit packages
JPS63253653A (ja) 樹脂封止型ピングリツドアレイ及びその製造方法
JP3226244B2 (ja) 樹脂封止型半導体装置
EP0711104B1 (en) Semiconductor device and method for making same
JPH0484452A (ja) 樹脂封止型半導体装置
KR100246360B1 (ko) 마이크로 비지에이 패키지
JPS62142338A (ja) 半導体装置用パツケ−ジ
JPS60254646A (ja) 半導体装置
JPH01244652A (ja) 樹脂封止型半導体装置
JPS62244141A (ja) 樹脂封止型ピングリツドアレイの製造方法
JPH0258243A (ja) 放熱板付半導体装置の製造方法
JP2578856B2 (ja) 樹脂封止型ピングリッドアレイ構造
JPH02183547A (ja) 放熱板付半導体装置の製造方法
JPS6240749A (ja) ピングリツドアレイ
JPH08213418A (ja) 半導体装置の製造方法およびその製造方法に用いるモールド金型
JPS63248153A (ja) 樹脂封止型半導体装置の保護カバー形成方法
JP2004158755A (ja) 樹脂封止金型
JPH0237756A (ja) 放熱板付半導体装置