KR940005712B1 - 잭 타입 아이씨 패키지(jack-type ic package) - Google Patents

잭 타입 아이씨 패키지(jack-type ic package) Download PDF

Info

Publication number
KR940005712B1
KR940005712B1 KR1019910020242A KR910020242A KR940005712B1 KR 940005712 B1 KR940005712 B1 KR 940005712B1 KR 1019910020242 A KR1019910020242 A KR 1019910020242A KR 910020242 A KR910020242 A KR 910020242A KR 940005712 B1 KR940005712 B1 KR 940005712B1
Authority
KR
South Korea
Prior art keywords
package
jack
type
substrate
semiconductor chip
Prior art date
Application number
KR1019910020242A
Other languages
English (en)
Other versions
KR930011138A (ko
Inventor
백승대
Original Assignee
금성일랙트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일랙트론 주식회사, 문정환 filed Critical 금성일랙트론 주식회사
Priority to KR1019910020242A priority Critical patent/KR940005712B1/ko
Priority to TW081108248A priority patent/TW253984B/zh
Priority to US07/962,878 priority patent/US5365404A/en
Priority to DE4237267A priority patent/DE4237267C2/de
Priority to JP4302041A priority patent/JPH05218232A/ja
Publication of KR930011138A publication Critical patent/KR930011138A/ko
Application granted granted Critical
Publication of KR940005712B1 publication Critical patent/KR940005712B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

잭 타입 아이씨 패키지(JACK-TYPE IC PACKAGE)
제1도 및 제2도는 종래의 일반적인 반도체 패키지의 구성을 보이는 도면으로서,
제1도의 (a)(b)는 삽입형 반도체 패키지의 외부사시도 및 내부 구성을 보이는 단면도.
제2도의 (a)(b)는 표면실장형 반도체 패키지의 외부사시도 및 내부 구성을 보이는 단면도.
제3도 및 제4도는 본 발명에 의한 잭 타입 아이씨 패키지의 구성을 보이는 단면도 및 내부 평면도.
제5도는 본 발명의 요부 상세 단면도로서 범프(Bump)와 핀(Pin)이 도전배선(Lead)에 의해 연결되어 있는 상태의 일 예를 도시한 도면.
제6도는 본 발명에 의한 잭 타입 아이씨 패키지의 대량 생산을 위한 공정의 일 예를 도시한 도면.
제7도는 본 발명에 사용되는 몰딩금형의 일 예를 보이는 도면으로서 몰딩 캐비티(Molding Cavity)의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체칩 11a : 본드패드
12 : 접속핀 13 : 잭하우징
14 : 수지필름 14a : 도전배선
14b, 14c : 접착성수지 15 : 플라스틱 수지
16 : 도전범프
본 발명은 반도체 패키지 구조에 관한 것으로, 특히 패키지공정을 단축하고 신뢰성을 향상시키며, 고집적 메모리칩의 패키지에 적당하도록한 잭 타입 아이씨 패키지(JACK TYPE IC PACKAGE)에 관한 것이다.
더욱 구체적으로는 종래의 패키지는 패키지 외부로 금속성의 리드가 돌출되어 제조공정중 리드를 가공하기 위한 공정이 필요하게 되고 리드와 플라스틱 수지와의 물성 차이로 인해 신뢰성이 저하되며, 패키지의 크기에 비해 칩의 크기가 매우 제한되는 등의 여러 문제점이 있었다. 따라서 본 발명은 상기한 바와같은 종래의 반도체 패키지가 가지는 제반 문제점들을 해소하기 위하여 기판과의 접속을 위한 리드를 핀 타입으로 하여 패키지의 배면에 형성함과 아울러 그 핀과 패키지내의 칩 및 수지 필름을 외부로 부터 차단, 보호하기 위한 잭 하우징을 구비하고 몰딩하여 잭 형태로 기판에 이탈, 착시킬 수 있도록 한 잭 타입 아이씨 패키지에 관한 것이다.
이하에서는 첨부한 도면에 의하여 설명하겠다.
제1도의 (a) 및 (b)는 종래의 일반적인 반도체 패키지의 외부 사시도 및 내부 구성을 보이는 단면도로서 이에 도시한 바와같이 종래의 반도체 패키지는 인쇄회로기판(도시되지 않음 : 이하 "기판"이라 약칭함)에 패키지의 외부로 돌출된 리드들을 삽입한 후, 용융 납땜조(도시되지 않음)를 통과시킴으로써 패키지를 기판에 접착시키는 구조로 되
즉, 리드프레임(1)의 패들(1c) 위에 반도체 칩(2)을 접착수지(3)로 접착 경화시킨 후 칩(2) 상면에 형성된 외부연결단자인 복수개의 본드패드(2a)와 리드프레임(1)의 인너리드(1a)를 골드와이어(4)로 접속, 연결시킨다. 이렇게한 다음 이들을 성형용 금형(도시되지 않음)에 넣어 플라스틱 수지등의 몰딩컴파운드(5)를 이용하여 밀봉한 후, 아웃리드(1b)를 규격에 맞게 절단 및 절곡하고 통상적인 플래팅 공정을 행하여 제작하며, 이와같이 제작된 반도체 패키지는 기판에 PTH(Pin Through Hole) 타입으로 실장하도록 되어 있다.
제2도의 (a)(b)는 또 다른 형태의 좀더 개량된 반도체 패키지의 구성을 보이는 사시도 및 단면도로서 이에 도시한 바와같이 이러한 패키지는 리드(1b)와 리드(1b)간의 간격을 1.27mm로 유지시켜 파인 피치(fine pitch)화함으로써 제1도에 도시한 패키지에 비해 훨씬 작은 부피의 패키지를 가지도록 함과 아울러 기판에 표면실장(SMT)할 수 있도록 구성한 것으로, 기판의 양면에 실장 가능하므로 매우 높은 탑재 밀도를 얻을 수 있는 장점이 있다.
도면에서 제1도와 동일한 구성 요소들에 대해서는 동일 부호를 부여하였다.
그러나, 이와같이 구성되는 종래의 반도체 패키지는 리드프레임(1)의 아웃리드(1b)와 몰딩컴파운드(5)의 접촉면에 발생하는 미세한 틈(GAP)으로 침투하는 습기로 인해 신뢰성이 저하되는 결함이 있는 것이었다. 이러한 신뢰성의 저하는 근분적으로 리드(1b)와 수지(5)의 물성이 다름으로서 온도변화에 따라 미세한 틈이 발생하는데에서 기인하는 바, 통상 이러한 틈새는 수지(5)와 리드(1b) 소재의 열팽창 계수 차이를 줄
또한 종래의 패키지는 수지(5)와 칩(2)과 리드프레임(1)의 선팽창 계수 차이로 인해 칩 깨어짐이나, 패키지내의 갈라짐 또는 칩(2)과 패들(1c)의 분리등으로 신뢰성 결함을 초래하는 것이었다. 즉 수지(5)의 선팽창 계수는 일반적으로 14~17×10-6/K이고, 칩(2)의 선팽창계수는 상기 수지(5)의 1/5인 3×10-6/K 이므로 상기와 같은 결함이 발생하는 것이었다.
또한, 종래의 반도체 패키지는 상기한 바와같은 결함 이외에도 기판과의 접속을 위한 리드가 외부로 돌출되어 있으므로 수평 상태의 리드들을 절단(Trim) 및 구부림(FORM)하는 공정이 필요하게 되고 이에따라 많은 기계 장치가 필요하게 되며, 더우기 상기한 공정을 거치는 동안 수지(5)와 리드(1b)와의 미세한 갭이 더 커지게 될 수 있으며, 이로인한 패키지의 신뢰성은 더더욱 위협을 받게 되는 것이었다.
이를 감안하여 창안한 본 발명의 목적은 상기한 바와같은 종래의 문제점을 보완하기 위해 기판과의 접속을 위한 피드를 핀형태로 패키지의 배면에 형성하고, 그 핀과 패키지내의 칩 및 수지필름을 외부로부터 차단, 보호하는 잭 하우징을 구비하여 잭 타입으로 기판과의 접속을 용이하게할 수 있도록한 잭 타입 아이씨 패키지를 제공함에 있다.
상기와 같은 목적을 갖는 본 발명은 복수개의 본드패드가 형성된 반도체 칩과, 복수개의 기판접속용 접속핀이 구비된 잭 하우징을 도전배선이 내장된 수지필름을 매개로 부착 고정하여 칩의 본드패드와, 잭 하우징의 핀들이 전기적으로 접속 연결되게한 후
이하에서는 이러한 본 발명을 첨부한 도면에 의하여 보다 상세히 설명하겠다.
제3도 및 제4도는 본 발명에 의한 잭 타입 아이씨 패키지의 구성을 보이는 단면도 및 내부 평면도로서 이에 도시한 바와같이 본 발명에 의한 잭 타입 아이씨 패키지는 복수개의 본드패드(11a)가 구비된 반도체 칩(11)과, 일단이 상기 반도체 칩(11)의 본드패드(11a)와 연결되며 타측단은 기판(도시되지 않음)에 접속 연결되는 복수개의 접속핀(12)들이 결합된 잭 하우징(13)과, 그 잭 하우징(13)을 상기 반도체 칩(11)에 부착 고정하기 위한 수지필름(14)과, 상기 반도체 칩(11)과 잭 하우징(13)을 포함하는 일정 부위를 밀폐시키는 플라스틱수지(15)로 구성되어 있으며, 기판과의 접속을 위한 접속핀(12)들은 패키지의 배면에 형성된다.
상기 잭 하우징(13)은 패키지의 상, 하부에 형성할 수도 있고 상부나 하부에 형성할 수도 있다.
그리고 상기 수지필름(14)은 제5도에 도시한 바와같이 칩(11)의 본드패드(11a)와 잭 하우징(13)에 결합된 접속핀(12)들은 연결시키기 위한 도전배선(14a)과, 그 상, 하측에 부착된 접착성수지(14b)(14c)로 구성되어 있으며, 이 접착성수지(14b)(14c)에 의해 잭 하우징(13)과 반도체 칩(11)이 부착 고정된다.
또한, 상기 접속핀(12)은 수지필름(14)에 내장된 도전배선(14a)에 의해 반도체 칩(11)의 본드패드(11a)에 형성된 도전범프(16)를 매개로 연결되어 있는 바, 금속성 핀으로서 잭 하우징(13)과 그 하측의 접착성수지(14b)를 관통하여 도전배선(14a)과 용접되어
또한 상기 접속핀(12)과 잭 하우징(13)의 결합 상태는 핀(12)의 하부가 글래스(Glass)나 세라믹(Ceramic)으로 둘러 쌓여진 모양으로 잭 하우징(13)에 삽입 고정된 결합 구조를 가지며 절연 및 고정이 가능하고 내습성의 유지가 가능하다.
또한, 상기 도전범프(16)는 수지필름(14) 하부에 접착성수지(14c)로부터 노출되어 도전범프(16) 상부에서 아래로 누르는 힘에 의해 그 도전범프(16)의 하면과 칩(11)의 본드패드(11a) 상면과의 금속간 결합을 가능하게 하여 신뢰성 있는 전기적 연결을 할 수 있게 된다.
이때 도전범프(16)와 본드패드(11a)를 어라인(Align)하는 문제가 대두될 수 있으나, 이는 도전범프(16)를 본드패드(14a)에 본딩하기 위한 장비로 신카와(SHINKAWA)사의 STB-FA-IL-20 등과 같은 장비를 이용하여 울트라 소닉(ULTRA SONIC)이나 써머 소닉(THERMO SONIC)등의 방법으로 본딩하면 해소할 수 있게 된다. 즉 상기 장비의 본딩 어라인먼트(BONDING ALIGNMENT)는 X, Y 테이블 레졸류션(Table Resolution)이 2.5μm/stem으로서 매우 정밀하여 양산에 문제가 없는 것이다.
제6도는 본 발명에 의한 잭 타입 아이씨 패키지의 대량 생산을 위한 순차적인 공정의 일예를 도시한 도면으로서 우측은 몰딩전의 상태이고, 이와같은 상태에서 좌측으로 이동하면서 몰딩 공정을 수행함으로써 경제적인 대량 생산이 가능하게 되는 것이다.
제7도는 본 발명에 의한 잭 타입 아이씨 패키지의 몰딩 공정에 사용되는 몰딩 금형의 일예를 도시한 몰딩 캐비티(Molding Cavity)의 단면도로서 도면에서 17은 상형 몰드다이, 18은 하형몰드다이, 19는 이젝터 핀(Ejector pin)을 각각 보인 것이다.
이와같이 구성된 본 발명에 의한 잭 타입 아이씨 패키지는 잭 하우징(13)에 결합
이상에서 상세히 설명한 바와같이 본 발명에 의한 잭 타입 아이씨 패키지는 패키지의 양 사이드로 돌출되는 리드가 제거되므로 패키지 제조 공정중의 리드 가공 공정(리드의 절단, 구부림, 납도금)을 생략할 수 있고 실장율을 높일 수 있으며, 리드와 수지와의 미세한 갭(Gap)이 제거되므로 습기등의 외부 환경에 대한 패키지의 신뢰성이 향상되는 효과가 있다.
또한, 종래의 패키지는 리드와 패물 크기의 제약으로 인해 패키지에 비해 65~80%의 칩크기만을 수용할 수 있었으나 본 발명에 의한 패키지는 90% 이상의 칩 크기를 패키지내에 수용할 수 있으며, 기판에 탑재후 불량발생시 기판의 훼손없이 불량 패키지만을 쉽게 제거/치환가능한 이점이 있다.
또한, 기판에 조립시 리드의 삽입이나, 표면 실장후의 납땜이 불필요하고 잭(JACK) 끼리의 결합만으로 조립이 가능하므로 공정을 줄일 수 있고 패키지의 이탈, 착이 간편 용이한 효과가 있다.

Claims (5)

  1. 복수개의 본드패드(11a)가 구비된 반도체 칩(11)의 상면에 일단이 반도체 칩(11)의 본드패드(11a)에 연결되며 타측단은 기판에 접속 연결되는 복수개의 접속핀(12)들이 결합 고정된 잭 하우징(13)을 수지필름(14)을 이용하여 부착 고정하고 플라스틱수지(15)로 몰딩하여, 잭 형태로 기판에 이탈, 착시킬 수 있도록 구성함을 특징으로 하는 잭 타입 아이씨 패키지.
  2. 제1항에 있어서, 상기 수지필름(14)에는 반도체 칩(11)의 본드패드(11a)와, 기판에 접속 연결되는 접속핀(12)들을 전기적으로 접속 연결시키는 도전배선(14a)이 내장되고 그 상·하측에는 접착성수지(14b)(14c)가 부착되어 잭 하우징(13)을 반도체 칩(11)에 부착 고정할 수 있도록 구성한 것임을 특징으로 하는 잭 타입 아이씨 패키지.
  3. 제1항에 있어서, 잭 하우징(13)에 고정된 접속핀(12)은 일단이 반도체 칩(11)의 본드패드(11a)에 형성된 도전범프(16)에 연결되어 있는 도전배선(14a)의 타측단에 연결됨을 특징으로 하는 잭 타입 아이씨 패키지.
  4. 제1항에 있어서, 상기 잭 하우징(13)은 패키지의 상, 하부에 형성됨을 특징으로 하는 잭 타입 아이씨 패키지.
  5. 제1항에 있어서, 상기 잭 하우징(13)은 패키지의 상부 또는 하부에 형성됨을 특징으로 하는 잭 타입아이씨 패키지.
KR1019910020242A 1991-11-14 1991-11-14 잭 타입 아이씨 패키지(jack-type ic package) KR940005712B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019910020242A KR940005712B1 (ko) 1991-11-14 1991-11-14 잭 타입 아이씨 패키지(jack-type ic package)
TW081108248A TW253984B (ko) 1991-11-14 1992-10-16
US07/962,878 US5365404A (en) 1991-11-14 1992-10-19 Jack-type semiconductor integrated circuit packages
DE4237267A DE4237267C2 (de) 1991-11-14 1992-11-04 Steckerartiges Gehäuse für einen integrierten Halbleiterschaltkreis
JP4302041A JPH05218232A (ja) 1991-11-14 1992-11-12 ジャックタイプｉｃパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020242A KR940005712B1 (ko) 1991-11-14 1991-11-14 잭 타입 아이씨 패키지(jack-type ic package)

Publications (2)

Publication Number Publication Date
KR930011138A KR930011138A (ko) 1993-06-23
KR940005712B1 true KR940005712B1 (ko) 1994-06-23

Family

ID=19322814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020242A KR940005712B1 (ko) 1991-11-14 1991-11-14 잭 타입 아이씨 패키지(jack-type ic package)

Country Status (5)

Country Link
US (1) US5365404A (ko)
JP (1) JPH05218232A (ko)
KR (1) KR940005712B1 (ko)
DE (1) DE4237267C2 (ko)
TW (1) TW253984B (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4340266A (en) * 1978-05-22 1982-07-20 Minnesota Mining And Manufacturing Company Connector system
US4331371A (en) * 1979-03-09 1982-05-25 Japan Aviation Electronics Industry, Ltd. Electrical connector
FR2554980B1 (fr) * 1983-11-10 1986-01-17 Socapex Connecteur a force d'insertion nulle pour support rectangulaire de circuit et pince de fermeture pour un tel connecteur
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
JPS63253653A (ja) * 1987-04-10 1988-10-20 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
US5180976A (en) * 1987-04-17 1993-01-19 Everett/Charles Contact Products, Inc. Integrated circuit carrier having built-in circuit verification
JPH0777255B2 (ja) * 1988-07-26 1995-08-16 松下電工株式会社 ピングリッドアレイおよび半導体素子塔載方法
US4936783A (en) * 1988-12-21 1990-06-26 Minnesota Mining And Manufacturing Company Electronic socket for IC quad pack
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device

Also Published As

Publication number Publication date
TW253984B (ko) 1995-08-11
US5365404A (en) 1994-11-15
DE4237267C2 (de) 2000-03-09
DE4237267A1 (en) 1993-05-19
JPH05218232A (ja) 1993-08-27
KR930011138A (ko) 1993-06-23

Similar Documents

Publication Publication Date Title
US6084310A (en) Semiconductor device, lead frame, and lead bonding
KR100256293B1 (ko) 반도체장치 및 그 제조방법
KR100645415B1 (ko) 반도체장치및그제조방법
KR0185570B1 (ko) 칩 스케일 패키지의 제조 방법
KR20000048011A (ko) 반도체 장치
JP2837355B2 (ja) 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
KR940005712B1 (ko) 잭 타입 아이씨 패키지(jack-type ic package)
JP4038021B2 (ja) 半導体装置の製造方法
US6022763A (en) Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
KR100296845B1 (ko) 반도체패키지및그제조방법
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JPH10154768A (ja) 半導体装置及びその製造方法
JPH08139226A (ja) 半導体回路装置及びその回路実装方法
JP2669756B2 (ja) 表面実装部品及びその半製品
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPH01120856A (ja) リードフレーム
KR200159861Y1 (ko) 반도체 패키지
KR100348321B1 (ko) 반도체 패키지 제조용 리드프레임
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR19980035063A (ko) 패키지가 실장된 기판의 구조
JPH04326755A (ja) 樹脂封止型半導体装置およびその製造方法
JP3434633B2 (ja) 樹脂封止型半導体装置
CN115995442A (zh) 封装框架、半导体封装结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060522

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee