KR100348321B1 - 반도체 패키지 제조용 리드프레임 - Google Patents

반도체 패키지 제조용 리드프레임 Download PDF

Info

Publication number
KR100348321B1
KR100348321B1 KR1020000062868A KR20000062868A KR100348321B1 KR 100348321 B1 KR100348321 B1 KR 100348321B1 KR 1020000062868 A KR1020000062868 A KR 1020000062868A KR 20000062868 A KR20000062868 A KR 20000062868A KR 100348321 B1 KR100348321 B1 KR 100348321B1
Authority
KR
South Korea
Prior art keywords
lead
inner lead
lead frame
die pad
semiconductor package
Prior art date
Application number
KR1020000062868A
Other languages
English (en)
Other versions
KR20020032015A (ko
Inventor
박영록
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000062868A priority Critical patent/KR100348321B1/ko
Publication of KR20020032015A publication Critical patent/KR20020032015A/ko
Application granted granted Critical
Publication of KR100348321B1 publication Critical patent/KR100348321B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드프레임의 인너리드 구조를 개선하여 클램핑되는 영역의 인너리드 하부 폭이 충분히 넓어져 인너리드에 대한 클램핑이 안정적으로 이루어지므로써, 인너리드 흔들림에 의한 본딩 불량이 방지되고 더 나아가 스티치 본딩된 접합부에 대한 신뢰성이 향상되도록 한 것이다.
이를 위해, 본 발명은 반도체칩이 부착되는 다이패드(2)와, 상기 다이패드(2) 주위에 배치되는 복수개의 인너리드(1)와, 상기 다이패드(2)를 지지하는 타이바(3)를 포함하여서 된 반도체 패키지 제조용 리드프레임에 있어서; 상기 인너리드(1)의 상부면은 와이어 본딩 영역의 폭이 와이어 본딩 영역을 벗어난 영역의 폭에 비해 상대적으로 넓은 형상이고, 상기 인너리드(1)의 하부면은 리드 팁에서부터 멀어질수록 점점 그 폭이 넓어지는 형상임을 특징으로 하는 반도체 패키지 제조용 리드프레임이 제공된다.

Description

반도체 패키지 제조용 리드프레임{lead frame for fabricating semiconductor package}
본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로서, 더욱 상세하게는 리드프레임의 인너리드 구조를 개선하여 와이어 본딩시 인너리드의 흔들림에 의한 본딩 불량이 방지되도록 한 것이다.
일반적으로, 반도체 조립 공정에 가장 보편적으로 적용되는 자재인 리드프레임은, 도 1에 나타낸 바와 같이, 반도체칩이 안착되는 다이패드(2)와, 상기 다이패드(2) 주위에 배치되는 인너리드(1)들과, 상기 인너리드(1)들의 반대편으로 연장 형성되며 상기 인너리드(1)에 각각 일대일 대응하도록 형성된 아웃터리드(도시는 생략함)와, 상기 각 인너리드(1)와 아웃터리드 사이에 위치하는 댐바(도시는 생략함)와, 상기 다이패드(2)를 지지하는 타이바(3)와, 상기한 각 구성요소를 전체적으로 지지하는 가이드레일부(도시는 생략함)를 포함하여 구성된다.
이 때, 상기 인너리드(1)의 클램핑 영역으로부터 소정 거리 떨어진 위치에는 인너리드(1)간의 간격이 유지되도록 하는 리드 록 테이프(4)가 부착된다.
이와 같이 구성되는 리드프레임의 리드 피치는 반도체소자의 고집적화 및 패키지의 다핀화에 따라 점점 미세화되어 가고 있으며, 기존의 리드프레임은 주로 리드의 톱부분과 바텀부분의 에칭 정도를 달리하여 본딩영역의 톱부분과 바텀부분의 면적을 제어하고 있다.
따라서, 상기한 기존의 리드프레임은 도 2 및 도 3에 나타낸 바와 같이, 인너리드(1)의 형상이 상부(top)에서 바라볼 때와 하부(bottom)에서 바라볼 때에 따라 각각 달라지게 된다.
즉, 인너리드(1)를 상부(top)에서 바라볼 때에는, 도 2에 나타낸 바와 같이, 와이어 본딩 영역의 폭이 나머지 영역(즉, 와이어 본딩 영역을 벗어난 영역)의 폭에 비해 상대적으로 넓은 형태를 띠게 된다.
이에 반해, 상기 인너리드(1)를 하부(bottom)에서 바라볼 때에는, 도 3에 나타낸 바와 같이, 와이어 본딩 영역과 그 나머지 영역의 폭이 동일한 형태를 띠게 된다.
이에 따라, 상기 인너리드(1)는 리드 팁을 정면에서 바라 볼 때, 도 4에 나타낸 바와 같은 형태를 띠게 된다.
한편, 반도체 소자에 대한 조립공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있으며, 반도체 조립공정의 개요에 대해 설명하면 다음과 같다.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라 브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.
또한, 분리된 각각의 칩은 리드프레임의 다이패드(2)에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.
한편, 전술한 바와 같이 칩을 리드프레임의 다이패드(2)에 접착시키는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라 전기적 입출력단자나접지(earth)를 겸하는 일도 있으며 소자의 동작시 발생하는 열의 방열 통로로서도 필요로 하는 경우가 있기 때문이다.
상기와 같이 칩을 본딩한 후에는 칩과 리드프레임의 인너리드(1)를 와이어로 본딩하므로써 전기적으로 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드와이어를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.
또한, 와이어 본딩에 의해 칩과 인너리드(1)가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.
그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃리드(out lead)를 형상으로 절단하고 성형하는 공정이 행해지며, 아웃리드부에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.
한편, 기존의 리드프레임은 리드수가 늘어나고 리드 피치가 점점 미세화됨에 따라, 상기 인너리드(1)가 불안정한 형태를 띠게 되어, 와이어를 인너리드(1)에 접합시키는 스티치 본딩(stitch bonding)을 수행함에 있어 다음과 같은 문제점을 야기하게 되는 단점이 있다.
즉, 스티치 본딩시 캐필러리(5)는 도 4에 화살표로 나타낸 바와 같이, 진동하면서 본딩 파워를 와이어 본딩 영역에 전달하게 되는데, 인너리드(1)의 하부면 폭이 캐필러리(5)의 팁 직경보다도 작아 인너리드(1)의 흔들림을 야기하게 되고, 이러한 인너리드(1)의 흔들림은 본딩 파워의 손실로 이어져 본딩부의 접합 신뢰성을 저하시킬 우려가 많이 있었다.
따라서, 상기한 인너리드(1)의 흔들림을 최소화하기 위해 와이어 본딩 공정에서는 클램프를 이용하여 인너리드(1)를 클램핑하므로써 인너리드(1)의 흔들림을 최소화시키게 된다.
그러나, 기존의 리드프레임은 클램프를 이용하여 인너리드(1)를 클램핑함에도 불구하고 하더라도 인너리드(1)의 형상적 한계로 인해 본딩 불량이 야기될 가능성이 매우 높다.
즉, 기존의 리드프레임은, 도 3 및 도 4에 나타낸 바와 같이, 인너리드(1) 하부면 폭(W1)이 전체적으로 동일하고, 리드 클램핑이 이루어지는 영역의 인너리드(1) 하부면 폭(W1)이 좁아 클램프에 의한 클램핑이 불안정하게 이루어지고, 이에 따라 스티치 본딩에 의한 접합부의 본딩 불량이 유발되는 문제점이 있었다.
특히, 이와 같은 인너리드의 흔들림에 의한 본딩 불량은 고주파 와이어 본더를 이용한 와이어 본딩시 더욱 심화된다.
한편, 종래의 리드프레임은 리드 록 테이프가 인너리드의 클램핑 영역 후방에 위치하고 있어, 클램핑시 금속재질인 클램프와 인너리드와의 직접적인 접촉에 의해 클램핑력이 제대로 전달되지 않고, 클램프에 이물질이 묻어 있을 경우 상기이물질이 옮겨와 인너리드를 오염시키게 되는 등의 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 리드프레임의 인너리드 구조를 개선하여 인너리드에 대한 클램핑이 안정적으로 이루어지므로써, 스티치 본딩시 인너리드 흔들림에 의한 본딩 불량이 방지되고 더 나아가 스티치 본딩된 접합부에 대한 신뢰성이 향상되도록 하는데 그 목적이 있다.
도 1은 종래의 리드프레임의 요부를 나타낸 평면도
도 2는 도 1의 A부 확대도
도 3은 도 2의 저면도
도 4는 도 1의 리드 팁 정면도로서, 스티치 본딩 상태를 설명하는 기 위한 도면
도 5는 본 발명에 따른 리드프레임의 요부를 나타낸 평면도
도 6은 도 5의 B부 확대도
도 7은 도 6의 저면도
도 8은 도 5의 리드 팁 정면도
* 도면의 주요부분에 대한 부호의 설명 *
1:인너리드 2:다이패드
3:타이바 4:리드 록 테이프
5:캐필러리
상기한 목적을 달성하기 위해, 본 발명은 반도체칩이 부착되는 다이패드와, 상기 다이패드 주위에 배치되는 복수개의 인너리드와, 상기 다이패드를 지지하는 타이바를 포함하여서 된 반도체 패키지 제조용 리드프레임에 있어서; 상기 인너리드의 상부면은 와이어 본딩 영역의 폭이 와이어 본딩 영역을 벗어난 영역의 폭에 비해 상대적으로 넓은 형상이고, 상기 인너리드의 하부면은 리드 팁에서부터 멀어질수록 점점 그 폭이 넓어지는 형상임을 특징으로 하는 반도체 패키지 제조용 리드프레임이 제공된다.
이하, 본 발명의 일실시예를 첨부도면 도 5 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.
도 5는 본 발명에 따른 리드프레임의 요부를 나타낸 평면도이고, 도 6은 도 5의 B부 확대도이며, 도 7은 도 6의 저면도이고, 도 8은 도 5의 리드 팁 정면도이다.
본 발명은 반도체칩이 부착되는 다이패드(2)와, 상기 다이패드(2) 주위에 배치되는 복수개의 인너리드(1)와, 상기 다이패드(2)를 지지하는 타이바(3)와, 상기 인너리드(1)로부터 각각 외측으로 연장 형성되는 아웃터리드와, 상기 인너리드(1)와 아웃터리드 사이에 위치하는 댐바를 포함하여서 된 리드프레임에 있어서, 상기 인너리드(1)의 형상을 개선하여, 상기 인너리드(1)를 상부(top)에서 바라볼 때에는 와이어 본딩 영역의 폭이 와이어 본딩 영역을 벗어난 영역의 폭에 비해 상대적으로 넓은 형태를 띠게 되고, 상기 인너리드(1)를 하부(bottom)에서 바라볼 때에는 리드 팁에서부터 멀어질수록 점점 그 폭이 넓어지게 되는 형태가 되도록 구성한 것이다.
한편, 상기 인너리드(1)들의 클램핑 영역에는 서로 이웃하는 각 인너리드(1) 사이의 간격이 일정하게 유지되도록 리드 록 테이프(4)(lead lock tape)가 부착된다.
이와 같이 구성된 본 발명의 반도체 패키지 제조용 리드프레임의 작용은 다음과 같다.
반도체 조립공정은 전술한 바와 동일하므로 설명을 생략하고, 와이어 본딩 공정에서의 본 발명 리드프레임의 작용을 주로 하여 설명한다.
와이어 본딩 공정에 있어서 볼본딩이 완료된 와이어를 인너리드(1)의 와이어 본딩 영역에 접합시키는 스티치 본딩 수행시, 본 발명 리드프레임의 인너리드(1)는 하부면의 폭이 리드팁에서부터 멀어질수록 점점 넓어지는 형태여서 스티치 본딩이 안정적인 상태에서 수행될 수 있다.
즉, 본 발명 리드프레임은, 도 7 및 도 8에 나타낸 바와 같이, 인너리드(1)의 팁(tip)에 있어서는 하부면의 폭(W1)이 종래 리드프레임의 인너리드(1)의 팁 부분의 하부면 폭(W1)과 동일하나, 팁으로부터 점점 멀어질수록 그 폭이 점점 넓어지는 형태이며, 가장 넓은 부분은 폭이 W2로 나타난다.
따라서, 와이어 본딩을 위한 인너리드(1) 클램핑시, 클램프가 하강하여 인너리드(1)를 누를 때, 인너리드(1) 하부면의 폭이 종래에 비해 충분히 넓어져 클램프가 누르는 힘이 인너리드(1)의 넓은 면적을 갖는 하부면으로 전달되어 안정적으로 인너리드(1)가 클램핑됨으로써, 캐필러리(5)를 통해 전달되는 진동에 의한 인너리드(1)의 흔들림이 최소화된다.
즉, 본 발명의 리드프레임은 클램프에 의한 인너리드(1) 클램핑시, 하부면폭이 넓어진 만큼 히터블록(도시는 생략함)과 인너리드(1) 하부면과의 접촉 면적이 종래에 비해 증가하게 되며, 이에 따라 인너리드(1)가 보다 안정적으로 클램핑될 수 있다.
한편, 본 발명에서는 인너리드(1)의 클램핑 영역에 리드 록 테이프(4)가 위치함에 따라, 금속재질인 클램프와 인너리드(1)가 직접적으로 맞닿음으로써 클램핑력이 확실히 전달되지 못하는 현상 및, 클램프에 묻어 있던 이물질이 인너리드(1)로 옮겨와 상기 인너리드(1)를 오염시키는 현상이 방지된다.
이상에서와 같이, 본 발명은 리드프레임의 인너리드 구조를 변경하여 클램핑되는 영역의 인너리드 하부 폭이 충분히 넓어져 인너리드에 대한 클램핑이 안정적으로 이루어지도록 한 것이다.
이에 따라, 본 발명은 인너리드 흔들림에 의한 본딩 불량이 방지되고 더 나아가 스티치 본딩된 접합부에 대한 신뢰성이 향상된다.
한편, 본 발명은 인너리드에 부착되는 리드 록 테이프의 위치를 클램핑 위치로 옮겨, 금속재질인 클램프와 인너리드가 직접적으로 맞닿는 현상을 방지하므로써, 클램핑력이 인너리드로 확실히 전달되도록 함과 더불어 클램프에 묻어 있던 이물질에 의한 인너리드 오염을 방지하는 효과가 있다.

Claims (2)

  1. 반도체칩이 부착되는 다이패드와, 상기 다이패드 주위에 배치되는 복수개의 인너리드와, 상기 다이패드를 지지하는 타이바를 포함하여서 된 반도체 패키지 제조용 리드프레임에 있어서;
    상기 인너리드의 상부면은 와이어 본딩 영역의 폭이 와이어 본딩 영역을 벗어난 영역의 폭에 비해 상대적으로 넓은 형상이고, 상기 인너리드의 하부면은 리드 팁에서부터 멀어질수록 점점 그 폭이 넓어지는 형상임을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  2. 제 1 항에 있어서,
    상기 인너리드들의 클램핑 영역에,
    서로 이웃하는 각 인너리드 사이의 간격이 일정하게 유지되도록 리드 록 테이프(lead lock tape)가 부착됨을 특징으로 하는 반도체 패키지 제조용 리드프레임.
KR1020000062868A 2000-10-25 2000-10-25 반도체 패키지 제조용 리드프레임 KR100348321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000062868A KR100348321B1 (ko) 2000-10-25 2000-10-25 반도체 패키지 제조용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000062868A KR100348321B1 (ko) 2000-10-25 2000-10-25 반도체 패키지 제조용 리드프레임

Publications (2)

Publication Number Publication Date
KR20020032015A KR20020032015A (ko) 2002-05-03
KR100348321B1 true KR100348321B1 (ko) 2002-08-10

Family

ID=19695329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000062868A KR100348321B1 (ko) 2000-10-25 2000-10-25 반도체 패키지 제조용 리드프레임

Country Status (1)

Country Link
KR (1) KR100348321B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732258B2 (en) 2003-11-06 2010-06-08 Samsung Electronics Co., Ltd. Lead frame and method for fabricating semiconductor package employing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732258B2 (en) 2003-11-06 2010-06-08 Samsung Electronics Co., Ltd. Lead frame and method for fabricating semiconductor package employing the same

Also Published As

Publication number Publication date
KR20020032015A (ko) 2002-05-03

Similar Documents

Publication Publication Date Title
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US6372625B1 (en) Semiconductor device having bonding wire spaced from semiconductor chip
KR101131353B1 (ko) 반도체 장치
US20070284710A1 (en) Method for fabricating flip-chip semiconductor package with lead frame as chip carrier
JP2001313363A (ja) 樹脂封止型半導体装置
KR20000048011A (ko) 반도체 장치
US6054772A (en) Chip sized package
US8604627B2 (en) Semiconductor device
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JPS6281738A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
KR100348321B1 (ko) 반도체 패키지 제조용 리드프레임
JP4207791B2 (ja) 半導体装置
KR20020016083A (ko) 반도체 패키지의 와이어 본딩방법
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JPS62154769A (ja) 半導体装置
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP2506861B2 (ja) 電気的接続接点の形成方法
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR940005712B1 (ko) 잭 타입 아이씨 패키지(jack-type ic package)
JPH03265148A (ja) 半導体装置及びその製造方法
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
JP2004200719A (ja) 半導体装置
JPH0590320A (ja) ボール式ワイヤーボンデイング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140704

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170712

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 17