JPH0777255B2 - ピングリッドアレイおよび半導体素子塔載方法 - Google Patents
ピングリッドアレイおよび半導体素子塔載方法Info
- Publication number
- JPH0777255B2 JPH0777255B2 JP63187503A JP18750388A JPH0777255B2 JP H0777255 B2 JPH0777255 B2 JP H0777255B2 JP 63187503 A JP63187503 A JP 63187503A JP 18750388 A JP18750388 A JP 18750388A JP H0777255 B2 JPH0777255 B2 JP H0777255B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate portion
- substrate
- electric path
- flexible substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ICなどの半導体素子をパッケージ化するた
めに搭載するピングリッドアレイ（以下「ピングリッド
アレイ」を「PGA」と言う）、および、PGAに半導体素子
を搭載する方法に関する。
めに搭載するピングリッドアレイ（以下「ピングリッド
アレイ」を「PGA」と言う）、および、PGAに半導体素子
を搭載する方法に関する。
ICのパッド数の増加に伴い、TAB（テープオートメーテ
ッドボンディング）やフリップチップによるボンディン
グが行われている。ICのパッドと搭載基板の電極との電
気的な接合は、パッド数の増加に比例してボンディング
時間の長くなるワイヤボンディングよりも、パッド数に
関係なく短時間で多数のパッドを一括してボンディング
できる（ギャングボンディングできる）バンプボンディ
ングが多くなっている。
ッドボンディング）やフリップチップによるボンディン
グが行われている。ICのパッドと搭載基板の電極との電
気的な接合は、パッド数の増加に比例してボンディング
時間の長くなるワイヤボンディングよりも、パッド数に
関係なく短時間で多数のパッドを一括してボンディング
できる（ギャングボンディングできる）バンプボンディ
ングが多くなっている。
ボンディングに使うバンプは、IC側または基板側のいず
れかに設けられるが、特に最近では、基板側に設けられ
るようになっている。これは、IC側にバンプを設けるた
めには、ICに複雑な加工を施す必要があるからである。
したがって、ICを搭載する基板として、バンプ付きTA
B、バンプ付きPGAなどが開発されている。
れかに設けられるが、特に最近では、基板側に設けられ
るようになっている。これは、IC側にバンプを設けるた
めには、ICに複雑な加工を施す必要があるからである。
したがって、ICを搭載する基板として、バンプ付きTA
B、バンプ付きPGAなどが開発されている。
第４図（ａ）および（ｂ）にみるように、PGA61は、多
数のリードピン７…を比較的小さな面積内に配置できる
という利点を有する。また、たとえば、規格化された間
隔でリードピン７…を設置するようにすると、IC搭載後
には、他の基板と接合しやすく、特別な接合用装置を用
いずとも接合を行うことができる。
数のリードピン７…を比較的小さな面積内に配置できる
という利点を有する。また、たとえば、規格化された間
隔でリードピン７…を設置するようにすると、IC搭載後
には、他の基板と接合しやすく、特別な接合用装置を用
いずとも接合を行うことができる。
しかし、上記PGA61は、セラミック基板などリジッドな
基板20上にIC（図示省略）を搭載するため、基板20が反
っていたり、うねっていたり、厚みにバラツキがあった
りすると、基板20表面の電路３上に設けたバンプ52…の
高さ位置もばらつく。これにより、IC接合時のキーパラ
メーターである平行度に、ばらつきが生じ、接合信頼性
に大きく悪影響を及ぼす。
基板20上にIC（図示省略）を搭載するため、基板20が反
っていたり、うねっていたり、厚みにバラツキがあった
りすると、基板20表面の電路３上に設けたバンプ52…の
高さ位置もばらつく。これにより、IC接合時のキーパラ
メーターである平行度に、ばらつきが生じ、接合信頼性
に大きく悪影響を及ぼす。
発明者らは、先に、半導体素子搭載用基板に反り、うね
りなどがある場合に、それに応じて、搭載しようとする
半導体素子の平行度を制御しながら接合を行うという方
法を提案している（特願昭63-101878号）。
りなどがある場合に、それに応じて、搭載しようとする
半導体素子の平行度を制御しながら接合を行うという方
法を提案している（特願昭63-101878号）。
他方、第３図（ａ）および（ｂ）にみるように、バンプ
付きTAB40は、バンプ52…がフレキシブルなフィルム14
のボンディング部の孔41に突出したフレキシブルなリー
ド５…上に設けられているため、IC（図示省略）との接
合時にICとの平行度調整は、ICとリード５…を加圧・加
熱する、半導体素子吸着ヘッドおよび基板載置ステージ
の平行度に依存するので、比較的容易である。その反
面、IC接合後には、フレキシブルフィルム14から１個１
個切り離して他の基板と接合を行うのであるが、その取
り扱いには特別な装置が必要となり、汎用性に欠けると
いう問題点を有する。
付きTAB40は、バンプ52…がフレキシブルなフィルム14
のボンディング部の孔41に突出したフレキシブルなリー
ド５…上に設けられているため、IC（図示省略）との接
合時にICとの平行度調整は、ICとリード５…を加圧・加
熱する、半導体素子吸着ヘッドおよび基板載置ステージ
の平行度に依存するので、比較的容易である。その反
面、IC接合後には、フレキシブルフィルム14から１個１
個切り離して他の基板と接合を行うのであるが、その取
り扱いには特別な装置が必要となり、汎用性に欠けると
いう問題点を有する。
以上のことに鑑みて、この発明は、半導体素子と、搭載
用基板側の電極部との平行度調整が、同基板の反り、う
ねり等に影響されず、あらかじめ、半導体素子加熱ヒー
ターと基板加熱ヒーターとの間など、半導体素子を扱う
ヘッドと基板を載置するステージとの間の平行度を調整
しておけば基板に反り、うねり等があっても平行度の調
整が行えるPGAを提供することを第１の課題とし、同PGA
を用いて、半導体素子と基板のバンプとを平行度良く接
合することのできる半導体素子搭載方法を提供すること
を第２の課題とする。
用基板側の電極部との平行度調整が、同基板の反り、う
ねり等に影響されず、あらかじめ、半導体素子加熱ヒー
ターと基板加熱ヒーターとの間など、半導体素子を扱う
ヘッドと基板を載置するステージとの間の平行度を調整
しておけば基板に反り、うねり等があっても平行度の調
整が行えるPGAを提供することを第１の課題とし、同PGA
を用いて、半導体素子と基板のバンプとを平行度良く接
合することのできる半導体素子搭載方法を提供すること
を第２の課題とする。
上記第１の課題を解決するために、請求項１の発明にか
かるPGAは、半導体素子が搭載されるピングリッドアレ
イにおいて、リジッドな基板部分と、第１の電路と、リ
ードピンと、フレキシブルな基板部分と、第２の電路
と、電極部とを備えている。リジッドな基板部分は、半
導体素子よりも大きい第１の貫通孔を有する枠状体であ
る。第１の電路は、リジッドな基板部分の表面に形成さ
れたものである。リードピンは、リジッドな基板部分の
裏面から突出していて第１の電路と電気的に繋がってい
る。フレキシブルな基板部分は、リジッドな基板部分の
表面の第１の貫通孔の縁に取り付けられ、第１の貫通孔
よりも小さい第２の貫通孔を有する枠状体である。第２
の電路は、フレキシブルな基板部分の表面に形成され、
先端が第２の貫通孔の開口に突出しており、他端が第１
の電路と電気的に繋がっている。電極部は、第２の電路
の先端表面に形成され、半導体素子のパッドと接合され
てパッドと電気的に繋がるようになっている。
かるPGAは、半導体素子が搭載されるピングリッドアレ
イにおいて、リジッドな基板部分と、第１の電路と、リ
ードピンと、フレキシブルな基板部分と、第２の電路
と、電極部とを備えている。リジッドな基板部分は、半
導体素子よりも大きい第１の貫通孔を有する枠状体であ
る。第１の電路は、リジッドな基板部分の表面に形成さ
れたものである。リードピンは、リジッドな基板部分の
裏面から突出していて第１の電路と電気的に繋がってい
る。フレキシブルな基板部分は、リジッドな基板部分の
表面の第１の貫通孔の縁に取り付けられ、第１の貫通孔
よりも小さい第２の貫通孔を有する枠状体である。第２
の電路は、フレキシブルな基板部分の表面に形成され、
先端が第２の貫通孔の開口に突出しており、他端が第１
の電路と電気的に繋がっている。電極部は、第２の電路
の先端表面に形成され、半導体素子のパッドと接合され
てパッドと電気的に繋がるようになっている。
上記第２の課題を解決するために、請求項２の発明にか
かる半導体素子搭載方法は、請求項１記載のPGAのフレ
キシブルな基板部分の電極部と、半導体素子のパッドと
を対面させた状態で、前記フレキシブルな基板部分の第
２の電路の上下から圧着を行って前記電極部と前記パッ
ドとの接合を行うようにしている。
かる半導体素子搭載方法は、請求項１記載のPGAのフレ
キシブルな基板部分の電極部と、半導体素子のパッドと
を対面させた状態で、前記フレキシブルな基板部分の第
２の電路の上下から圧着を行って前記電極部と前記パッ
ドとの接合を行うようにしている。
請求項１の発明にかかるPGAは、電極部がフレキシブル
な基板部分に支持されているため、半導体素子のパッド
と接合するときに、基板の反り、うねりなどの有無に関
わらず、半導体素子加熱ヒーターと基板加熱ヒーターと
の平行度など、半導体素子を扱うヘッドと基板を載置す
るステージとの平行度に依存して前記電極部とパッドと
の平行度が調整される。これにより、接合が容易に行う
ことができる。しかも、リードピンの設けられたリジッ
ドな基板部分と前記フレキシブルな基板部分とが接合さ
れているので、ICなど半導体素子（半導体チップ）を搭
載したあとも取り扱いやすく、汎用性がある。
な基板部分に支持されているため、半導体素子のパッド
と接合するときに、基板の反り、うねりなどの有無に関
わらず、半導体素子加熱ヒーターと基板加熱ヒーターと
の平行度など、半導体素子を扱うヘッドと基板を載置す
るステージとの平行度に依存して前記電極部とパッドと
の平行度が調整される。これにより、接合が容易に行う
ことができる。しかも、リードピンの設けられたリジッ
ドな基板部分と前記フレキシブルな基板部分とが接合さ
れているので、ICなど半導体素子（半導体チップ）を搭
載したあとも取り扱いやすく、汎用性がある。
請求項２の発明にかかる半導体素子搭載方法は、PGAの
フレキシブルな基板部分の電極部と半導体素子のパッド
とを対面させた状態で、前記フレキシブルな基板部分の
上下から圧着を行うことにより、半導体素子を扱うヘッ
ドと基板を載置するステージとの平行度に依存して前記
電極と前記パッドとの平行度が調整され、接合信頼性の
高い搭載を行うことができる。しかも、汎用性のある半
導体素子搭載基板が得られる。
フレキシブルな基板部分の電極部と半導体素子のパッド
とを対面させた状態で、前記フレキシブルな基板部分の
上下から圧着を行うことにより、半導体素子を扱うヘッ
ドと基板を載置するステージとの平行度に依存して前記
電極と前記パッドとの平行度が調整され、接合信頼性の
高い搭載を行うことができる。しかも、汎用性のある半
導体素子搭載基板が得られる。
以下に、この発明を、その実施例を表す図面を参照しな
がら詳しく説明する。
がら詳しく説明する。
第１図（ａ）および（ｂ）は、請求項１の発明にかかる
PGAの１実施例を表す。これらの図にみるように、このP
GA1は、フレキシブルな基板部分４およびリジッドな基
板部分２からなる。フレキシブルな基板部分４には、電
極部である多数のバンプ52…を有する第２の電路（リー
ド）５…が設けられている。リジッドな基板部分２に
は、リードピン７…が設けられている。リードピン７
は、スルーホール６に差し込んで設置されたり、スルー
ホール６縁のランド31にろう付けされて設置されたりす
る。なお、リードピン７…は、半導体素子搭載面側であ
ってもよく、この面の裏面側であってもよい。フレキシ
ブルな基板部分４とリジッドな基板部分２とは、フレキ
シブルな基板部分４のフレキシブル性を損なわない状態
で接合されて一体になっている。
PGAの１実施例を表す。これらの図にみるように、このP
GA1は、フレキシブルな基板部分４およびリジッドな基
板部分２からなる。フレキシブルな基板部分４には、電
極部である多数のバンプ52…を有する第２の電路（リー
ド）５…が設けられている。リジッドな基板部分２に
は、リードピン７…が設けられている。リードピン７
は、スルーホール６に差し込んで設置されたり、スルー
ホール６縁のランド31にろう付けされて設置されたりす
る。なお、リードピン７…は、半導体素子搭載面側であ
ってもよく、この面の裏面側であってもよい。フレキシ
ブルな基板部分４とリジッドな基板部分２とは、フレキ
シブルな基板部分４のフレキシブル性を損なわない状態
で接合されて一体になっている。
バンプ52は、フレキシブルな基板部分４に設けられた電
路５とリジッドな基板部分２上に設けられた第１の電路
３とが接続部51により接合されていて電気的に繋がって
いることにより、リードピン７と電気的に繋がってい
る。前記接続部51としては、たとえば、フレキシブルな
基板部分４に設けたアウターリードが利用される。前記
電路３と電路５との接合方法は、特に限定はなく、たと
えば、半田付けでもよく、導電性の接着剤による接合で
もよく、電気的に繋がれるか、または、電気的および機
械的に接合されればよい。
路５とリジッドな基板部分２上に設けられた第１の電路
３とが接続部51により接合されていて電気的に繋がって
いることにより、リードピン７と電気的に繋がってい
る。前記接続部51としては、たとえば、フレキシブルな
基板部分４に設けたアウターリードが利用される。前記
電路３と電路５との接合方法は、特に限定はなく、たと
えば、半田付けでもよく、導電性の接着剤による接合で
もよく、電気的に繋がれるか、または、電気的および機
械的に接合されればよい。
フレキシブルな基板部分４としては、TABなどのフィル
ムキャリアに用いられるフレキシブルフィルム、たとえ
ば、ポリイミドフィルムなどが使用される。バンプ付き
TABなどTABをそのフレキシブル性を損なわない状態でリ
ジッドな基板分と接合するようにしてもよい。
ムキャリアに用いられるフレキシブルフィルム、たとえ
ば、ポリイミドフィルムなどが使用される。バンプ付き
TABなどTABをそのフレキシブル性を損なわない状態でリ
ジッドな基板分と接合するようにしてもよい。
フレキシブルな基板部分４に設けられる電路５は、フレ
キシブルであることが好ましく、たとえば、金属箔など
金属の薄膜などが使われる。金属としては、銅などが使
用されるが、これに限るものではない。前記電路５は、
第１図にみるように、これを支持する枠状のフレキシブ
ルな基板部分４の孔に突出している、いわゆる、インナ
ーリード、のようになっていてもよく、同基板部分４上
に沿って設けられていてもよい。電路５の電極部にはバ
ンプを設けて、フレキシブルな基板部分をバンプ付きTA
Bなどとしてもよい。なお、バンプは、半導体素子のパ
ッドに設け、基板側には設けないようにしてもよいが、
基板側に設けるようにすると、上述した利点がある。バ
ンプは、金、半田、アルミニウムなど適宜のものが使用
される。
キシブルであることが好ましく、たとえば、金属箔など
金属の薄膜などが使われる。金属としては、銅などが使
用されるが、これに限るものではない。前記電路５は、
第１図にみるように、これを支持する枠状のフレキシブ
ルな基板部分４の孔に突出している、いわゆる、インナ
ーリード、のようになっていてもよく、同基板部分４上
に沿って設けられていてもよい。電路５の電極部にはバ
ンプを設けて、フレキシブルな基板部分をバンプ付きTA
Bなどとしてもよい。なお、バンプは、半導体素子のパ
ッドに設け、基板側には設けないようにしてもよいが、
基板側に設けるようにすると、上述した利点がある。バ
ンプは、金、半田、アルミニウムなど適宜のものが使用
される。
リジッドな基板部分２としては、セラミック基板、樹脂
含浸基材から作った基板などが使用される。リジッドな
基板部分２は、たとえば、中央部の半導体素子搭載部に
あたる部分のない形、枠状の形とされ、この枠状の形と
され、このリングの内側の孔21の縁にフレキシブルな基
板部分４の外側の縁が重ね合わさせて接合されることに
より、上記のように、フレキシブルな基板部分４のフレ
キシブル性を損なわない状態で接合される。しかし、こ
の状態でのフレキシブルな基板部分４とリジッドな基板
部分２との接合の仕方はこれに限らない。
含浸基材から作った基板などが使用される。リジッドな
基板部分２は、たとえば、中央部の半導体素子搭載部に
あたる部分のない形、枠状の形とされ、この枠状の形と
され、このリングの内側の孔21の縁にフレキシブルな基
板部分４の外側の縁が重ね合わさせて接合されることに
より、上記のように、フレキシブルな基板部分４のフレ
キシブル性を損なわない状態で接合される。しかし、こ
の状態でのフレキシブルな基板部分４とリジッドな基板
部分２との接合の仕方はこれに限らない。
リジッドな基板部分２の上に設けられる電路３として
は、たとえば、前記電路５と同様、金属箔など金属の薄
膜などが使われ、金属としては銅などが使われる。
は、たとえば、前記電路５と同様、金属箔など金属の薄
膜などが使われ、金属としては銅などが使われる。
フレキシブルな基板部分４とリジッドな基板部分２との
接合は、前記電路3,5の接合により間接的になされても
よく、接着剤などで直接的になされてもよく、特に限定
はない。
接合は、前記電路3,5の接合により間接的になされても
よく、接着剤などで直接的になされてもよく、特に限定
はない。
第２図（ａ）および（ｂ）は、請求項２の発明にかかる
半導体素子搭載方法の１実施例を表す。これらの図にみ
るように、半導体素子搭載用基板として、第１図に示す
PGA1を基板載置ステージ（図示されず）の上に準備す
る。他方、基板載置ステージの基板を加熱するヒーター
（または同ステージ）10、および、半導体素子を加熱す
るヒーターを備え半導体素子を扱うヘッド９の間の平行
度を調整しておく。半導体素子８をヘッド９で取り扱
い、同ヘッド９とヒーター10との間に半導体素子８のパ
ッド（図示されず）と基板側のバンプ52…とを対面する
よう位置合わせし、この対面させた状態で挟み込む。そ
して、基板側のバンプ52…と半導体素子のパッドとを加
圧しながら加熱し、熱圧着する。これにより、信頼性の
高い接合で半導体素子が基板に搭載されるのである。
半導体素子搭載方法の１実施例を表す。これらの図にみ
るように、半導体素子搭載用基板として、第１図に示す
PGA1を基板載置ステージ（図示されず）の上に準備す
る。他方、基板載置ステージの基板を加熱するヒーター
（または同ステージ）10、および、半導体素子を加熱す
るヒーターを備え半導体素子を扱うヘッド９の間の平行
度を調整しておく。半導体素子８をヘッド９で取り扱
い、同ヘッド９とヒーター10との間に半導体素子８のパ
ッド（図示されず）と基板側のバンプ52…とを対面する
よう位置合わせし、この対面させた状態で挟み込む。そ
して、基板側のバンプ52…と半導体素子のパッドとを加
圧しながら加熱し、熱圧着する。これにより、信頼性の
高い接合で半導体素子が基板に搭載されるのである。
前記ヘッド９に、超音波を印加する機構を設けておき、
半導体素子の接合時に超音波を印加するようにすると、
より低温で、さらには加熱を行わずに、接合を行うこと
ができる。
半導体素子の接合時に超音波を印加するようにすると、
より低温で、さらには加熱を行わずに、接合を行うこと
ができる。
なお、この発明は、上記実施例に限らない。たとえば、
半導体素子を扱うヘッド、および、基板を載置するステ
ージで加熱を行わず、加圧のみを行って、超音波などを
利用して圧着を行うようにしてもよい。このようにする
と、加熱を行わないので、加熱による弊害をなくすこと
ができる。搭載された半導体素子は、必要に応じて、気
密封止、樹脂封止などにより封止される。
半導体素子を扱うヘッド、および、基板を載置するステ
ージで加熱を行わず、加圧のみを行って、超音波などを
利用して圧着を行うようにしてもよい。このようにする
と、加熱を行わないので、加熱による弊害をなくすこと
ができる。搭載された半導体素子は、必要に応じて、気
密封止、樹脂封止などにより封止される。
請求項１の発明にかかるPGAは、以上のようなものであ
るので、半導体素子搭載部の電極部と半導体素子との平
行度が、基板の反り、うねり等に影響されず、半導体素
子を扱うヘッドと基板載置ステージまたは基板加熱ヒー
ターとの平行度により調整されるようになる。また、こ
のPGAは、半導体素子を搭載した後に他の基板と接合す
る際に、特別な接合用装置を必要とせず、リードピンの
挿入孔があれば、汎用的に使用することができるもので
ある。
るので、半導体素子搭載部の電極部と半導体素子との平
行度が、基板の反り、うねり等に影響されず、半導体素
子を扱うヘッドと基板載置ステージまたは基板加熱ヒー
ターとの平行度により調整されるようになる。また、こ
のPGAは、半導体素子を搭載した後に他の基板と接合す
る際に、特別な接合用装置を必要とせず、リードピンの
挿入孔があれば、汎用的に使用することができるもので
ある。
請求項２の発明にかかる半導体素子搭載方法は、以上の
ようなものであるので、半導体素子搭載用基板に反り、
うねり等があっても、半導体素子を扱うヘッドと基板載
置ステージまたは基板加熱ヒーターとの平行度を調整し
ておくことにより、半導体素子搭載用基板の電極部と半
導体素子との平行度を調整することができ、接合信頼性
の高い接合を行うことができる。
ようなものであるので、半導体素子搭載用基板に反り、
うねり等があっても、半導体素子を扱うヘッドと基板載
置ステージまたは基板加熱ヒーターとの平行度を調整し
ておくことにより、半導体素子搭載用基板の電極部と半
導体素子との平行度を調整することができ、接合信頼性
の高い接合を行うことができる。
第１図は請求項１の発明にかかるPGAの１実施例を表
し、図（ａ）は斜視図、図（ｂ）は側面断面図、第２図
は請求項２の発明にかかる半導体素子搭載方法の１実施
例を表し、図（ａ）は搭載前の側面断面図、図（ｂ）は
搭載後の側面断面図、第３図（ａ）はバンプ付きTABの
１例の平面図、同図（ｂ）はそのＡ−Ａ断面図、第４図
（ａ）は従来のバンプ付きPGAの１例の斜視図、同図
（ｂ）はそのＢ−Ｂ断面図である。 １……PGA、２……リジッドな基板部分、３……電路、
４……フレキシブルな基板部分、５……電路、７……リ
ードピン、８……半導体素子、９……半導体素子を扱う
ヘッド、10……基板を加熱するヒーター、51……接続
部、52……バンプ
し、図（ａ）は斜視図、図（ｂ）は側面断面図、第２図
は請求項２の発明にかかる半導体素子搭載方法の１実施
例を表し、図（ａ）は搭載前の側面断面図、図（ｂ）は
搭載後の側面断面図、第３図（ａ）はバンプ付きTABの
１例の平面図、同図（ｂ）はそのＡ−Ａ断面図、第４図
（ａ）は従来のバンプ付きPGAの１例の斜視図、同図
（ｂ）はそのＢ−Ｂ断面図である。 １……PGA、２……リジッドな基板部分、３……電路、
４……フレキシブルな基板部分、５……電路、７……リ
ードピン、８……半導体素子、９……半導体素子を扱う
ヘッド、10……基板を加熱するヒーター、51……接続
部、52……バンプ
Claims (2)
- 【請求項１】半導体素子が搭載されるピングリッドアレ
イにおいて、 前記半導体素子よりも大きい第１の貫通孔を有する枠状
のリジッドな基板部分と、 前記リジッドな基板部分の表面に形成された第１の電路
と、 前記リジッドな基板部分の裏面から突出していて前記第
１の電路と電気的に繋がったリードピンと、 前記リジッドな基板部分の表面の前記第１の貫通孔の縁
に取り付けられ、前記第１の貫通孔よりも小さい第２の
貫通孔を有する枠状のフレキシブルな基板部分と、 前記フレキシブルな基板部分の表面に形成され、先端が
前記第２の貫通孔の開口に突出しており、他端が前記第
１の電路と電気的に繋がった第２の電路と、 前記第２の電路の前記先端表面に形成され、前記半導体
素子のパッドと接合されて前記パッドと電気的に繋がる
電極部と、 を備えたピングリッドアレイ。 - 【請求項２】請求項１記載のピングリッドアレイの前記
フレキシブルな基板部分の前記電極部と、半導体素子の
パッドとを対面させた状態で、前記フレキシブルな基板
部分の前記第２の電路の上下から圧着を行って前記電極
部と前記パッドとの接合を行う半導体素子搭載方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187503A JPH0777255B2 (ja) | 1988-07-26 | 1988-07-26 | ピングリッドアレイおよび半導体素子塔載方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187503A JPH0777255B2 (ja) | 1988-07-26 | 1988-07-26 | ピングリッドアレイおよび半導体素子塔載方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0236556A JPH0236556A (ja) | 1990-02-06 |
| JPH0777255B2 true JPH0777255B2 (ja) | 1995-08-16 |
Family
ID=16207205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63187503A Expired - Fee Related JPH0777255B2 (ja) | 1988-07-26 | 1988-07-26 | ピングリッドアレイおよび半導体素子塔載方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777255B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940005712B1 (ko) * | 1991-11-14 | 1994-06-23 | 금성일랙트론 주식회사 | 잭 타입 아이씨 패키지(jack-type ic package) |
| JPH0750762B2 (ja) * | 1992-12-18 | 1995-05-31 | 山一電機株式会社 | Ｉｃキャリア |
| JPH0763082B2 (ja) * | 1993-02-15 | 1995-07-05 | 山一電機株式会社 | Ｉｃキャリア |
| JPH0831544B2 (ja) * | 1993-06-29 | 1996-03-27 | 山一電機株式会社 | Ｉｃキャリア |
| JP2709283B2 (ja) * | 1995-04-07 | 1998-02-04 | 山一電機株式会社 | Ｉｃキャリア |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252946B2 (ja) * | 1981-01-29 | 1987-11-07 | Shinkawa Kk |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252946U (ja) * | 1985-09-20 | 1987-04-02 |
-
1988
- 1988-07-26 JP JP63187503A patent/JPH0777255B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252946B2 (ja) * | 1981-01-29 | 1987-11-07 | Shinkawa Kk |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0236556A (ja) | 1990-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| JPH0777255B2 (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| JP3348830B2 (ja) | はんだバンプボンディング装置およびはんだバンプボンディング方法 | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP3408971B2 (ja) | フリップチップ実装用キャリア | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2003007773A (ja) | ボンディングツールおよびボンディング方法 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
| JP2914577B2 (ja) | 表面実装電子デバイスの製造方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP2891243B2 (ja) | フェイスダウンボンディング装置 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JP2777114B2 (ja) | テープキャリア | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JP4213499B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000252376A (ja) | 集積回路チップ搭載基板ユニットフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |