JPH0237756A - 放熱板付半導体装置 - Google Patents
放熱板付半導体装置Info
- Publication number
- JPH0237756A JPH0237756A JP63188854A JP18885488A JPH0237756A JP H0237756 A JPH0237756 A JP H0237756A JP 63188854 A JP63188854 A JP 63188854A JP 18885488 A JP18885488 A JP 18885488A JP H0237756 A JPH0237756 A JP H0237756A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- punching
- resin
- heat dissipation
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004080 punching Methods 0.000 claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 26
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 238000000465 moulding Methods 0.000 claims abstract description 17
- 230000017525 heat dissipation Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000001746 injection moulding Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 230000005855 radiation Effects 0.000 abstract description 3
- 229920000954 Polyglycolide Polymers 0.000 description 19
- 235000010409 propane-1,2-diol alginate Nutrition 0.000 description 19
- 239000000919 ceramic Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 201000007902 Primary cutaneous amyloidosis Diseases 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 208000014670 posterior cortical atrophy Diseases 0.000 description 1
- 238000000513 principal component analysis Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止型半導体装置の放熱構造に関する。
樹脂封止型半導体装置の一例としてビングリッドアレイ
（以下ＰＧＡと略記する）について説明する。
（以下ＰＧＡと略記する）について説明する。
ＩＣチップを搭載したＰＣＡは近年それを交換して他の
機能に変換出来ることにより装置の応用範囲を広げるこ
とが行なわれてきており、この用途のためのＰＧＡの回
路基板としてセラミックが用いられてきた。
機能に変換出来ることにより装置の応用範囲を広げるこ
とが行なわれてきており、この用途のためのＰＧＡの回
路基板としてセラミックが用いられてきた。
このセラミック製の基板は、絶縁性に優れ、従って製品
としての信頼性が大きい反面、配線パタンを印刷、焼付
により行なうため収縮を伴ない、配線パターンを多（し
たり細密パターン化することが困難であった。またパタ
ーンの本数を多くすると可及的に大型化するとともに、
その単体での価格が高いという欠点があった。
としての信頼性が大きい反面、配線パタンを印刷、焼付
により行なうため収縮を伴ない、配線パターンを多（し
たり細密パターン化することが困難であった。またパタ
ーンの本数を多くすると可及的に大型化するとともに、
その単体での価格が高いという欠点があった。
このセラミック製の基板に代わるものとして近年、細密
パターン加工が可能で、かつ廉価な基板に複数のコンタ
クトピンを有する樹脂基板のＩＣチップを載置した上面
と樹脂基板周囲の破断面とを成形樹脂によって完全に被
覆したパンケージング構造を提案した。
パターン加工が可能で、かつ廉価な基板に複数のコンタ
クトピンを有する樹脂基板のＩＣチップを載置した上面
と樹脂基板周囲の破断面とを成形樹脂によって完全に被
覆したパンケージング構造を提案した。
しかし上記樹脂封止型のＰＧＡは、セラミック基板を用
いたＰＧＡに対し、細密パターン加工による小型化と廉
価とが可能であるにもかかわらず、未だに普及し得ない
理由として放熱特性の問題がある。
いたＰＧＡに対し、細密パターン加工による小型化と廉
価とが可能であるにもかかわらず、未だに普及し得ない
理由として放熱特性の問題がある。
すなわち、ＰＧＡに実装されるＩＣはチップサイズの大
きいＬＳＩであるため動作電流による発熱が多く、この
発熱を素早くパンケージ外へ放熱してやらないと前記Ｌ
ＳＩの温度が上昇することにより、その読出し速度が低
下したり、極端な場合はＬＳＩが熱破壊されてしまう問
題が発生する。
きいＬＳＩであるため動作電流による発熱が多く、この
発熱を素早くパンケージ外へ放熱してやらないと前記Ｌ
ＳＩの温度が上昇することにより、その読出し速度が低
下したり、極端な場合はＬＳＩが熱破壊されてしまう問
題が発生する。
上記問題を解決するものとして本出願人はすでに成形樹
脂の上面部に金属製の放熱部材をインサートモールドし
た樹脂封止型ＰＧＡの構造を特願昭６３−２５５１６号
及び特願昭６３−７２１９０号等により提案している。
脂の上面部に金属製の放熱部材をインサートモールドし
た樹脂封止型ＰＧＡの構造を特願昭６３−２５５１６号
及び特願昭６３−７２１９０号等により提案している。
〔発明が解決しようとする課題］
前記各先願に於ける放熱板は、アルミ等の金属板を打抜
加工することによって成形するものであり、コイニング
によって凹凸形状にした後、外形打抜加工によって完成
さもる。従って完成された放熱板には外形打抜加工於け
るダイスとパンチとの位置関係によって上面側及び下面
側にはそれぞれ面ダレとエッヂとが相対的に形成される
。
加工することによって成形するものであり、コイニング
によって凹凸形状にした後、外形打抜加工によって完成
さもる。従って完成された放熱板には外形打抜加工於け
るダイスとパンチとの位置関係によって上面側及び下面
側にはそれぞれ面ダレとエッヂとが相対的に形成される
。
第５図は先願の放熱板の外形打抜加工を示す打抜型の要
部断面図、第６図は先願の放熱板をインサートモールド
したＰＧＡの成形金型を示す要部断面図、第７図は先願
のＰＧＡの斜視図である。
部断面図、第６図は先願の放熱板をインサートモールド
したＰＧＡの成形金型を示す要部断面図、第７図は先願
のＰＧＡの斜視図である。
第５図は周知のパンチとダイスによって構成された打抜
型を用いてアルミ板８０から放熱板８″の外形打抜加工
を行う状態を示すものであり、後述するごとく下面側に
は溝状凹部８ａが父上面側には放熱面積を大きくするた
めの凸形状部８ｂが形成されアルミ板８０を、打抜型の
ストリッパ８１の上に前記凸形状部８ｂを上に向けて載
置しその上にダイス８２をセットする。そしてパンチ８
３を矢印Ｐ方向に突上げることにより放熱板８′の外形
打抜が行われる。
型を用いてアルミ板８０から放熱板８″の外形打抜加工
を行う状態を示すものであり、後述するごとく下面側に
は溝状凹部８ａが父上面側には放熱面積を大きくするた
めの凸形状部８ｂが形成されアルミ板８０を、打抜型の
ストリッパ８１の上に前記凸形状部８ｂを上に向けて載
置しその上にダイス８２をセットする。そしてパンチ８
３を矢印Ｐ方向に突上げることにより放熱板８′の外形
打抜が行われる。
周知のごとく第５図に示す打抜型にて外形打抜を行った
場合にはパンチ８３の突上げ方向に対して放熱板８“の
上側のコーナ一部に面ダレが、又下側のコーナ一部にエ
ッヂがそれぞれ形成される。
場合にはパンチ８３の突上げ方向に対して放熱板８“の
上側のコーナ一部に面ダレが、又下側のコーナ一部にエ
ッヂがそれぞれ形成される。
すなわち放熱板８′の場合は、凸形状部８ｂのある上面
側のコーナ一部に面ダレ８Ｃが、又溝状凹部８ａのある
下面側のコーナ一部にエッヂ８ｄがそれぞれ形成される
。
側のコーナ一部に面ダレ８Ｃが、又溝状凹部８ａのある
下面側のコーナ一部にエッヂ８ｄがそれぞれ形成される
。
第６図は前記放熱板８′をインサートモールドした先願
のＰＧＡの成形状態を示す成形金型の要部断面図であり
、上金型９０には位置決め凹部９０ａと真空穴９０ｂが
設けられており、前記放熱板８″が真空穴９０ｂの吸着
力によって位置決め保持されている。
のＰＧＡの成形状態を示す成形金型の要部断面図であり
、上金型９０には位置決め凹部９０ａと真空穴９０ｂが
設けられており、前記放熱板８″が真空穴９０ｂの吸着
力によって位置決め保持されている。
又、下金型９１には凹部９１ａ１コンタクトピンの逃穴
９１ｂ、湯口９ｉｃとが設けられており、凹部９１ａに
は下面側に複数のコンタクトピン２０を備え、又上面側
にＩＣチップ１を実装した樹脂基板２が載置されている
。この状態に於いで湯口９１ｃより成形樹脂６を注入す
ることにより、第７図に示すごとく成形樹脂６の上部に
ゲート残り６ａを有する樹脂封止型ＰＧＡが完成する。
９１ｂ、湯口９ｉｃとが設けられており、凹部９１ａに
は下面側に複数のコンタクトピン２０を備え、又上面側
にＩＣチップ１を実装した樹脂基板２が載置されている
。この状態に於いで湯口９１ｃより成形樹脂６を注入す
ることにより、第７図に示すごとく成形樹脂６の上部に
ゲート残り６ａを有する樹脂封止型ＰＧＡが完成する。
すなわち第６図に示すごとく先願のＰＧＡに於いては、
放熱板８′のエッヂ８ｄに発生するハリがＰＧＡの上面
に露出するのを避けるため、面ダレ８Ｃが凸形状部８ｂ
側に形成された放熱板８゜をインサートモールドするよ
うにしていた。しかしこの構造に於いては湯口９１ｃか
ら圧力を伴って流入する成形樹脂６が放熱板８°の上面
側コナ一部に形成された面ダレ８Ｃと上金型９０との間
に流れ込み、第７図に示すごとく放熱板８°の上面に成
形樹脂６が流れ出して島模様６゛を形成することとなる
。この結果ＰＧＡの外観品質が低下するとともに放熱特
性が劣化する等の問題があった。
放熱板８′のエッヂ８ｄに発生するハリがＰＧＡの上面
に露出するのを避けるため、面ダレ８Ｃが凸形状部８ｂ
側に形成された放熱板８゜をインサートモールドするよ
うにしていた。しかしこの構造に於いては湯口９１ｃか
ら圧力を伴って流入する成形樹脂６が放熱板８°の上面
側コナ一部に形成された面ダレ８Ｃと上金型９０との間
に流れ込み、第７図に示すごとく放熱板８°の上面に成
形樹脂６が流れ出して島模様６゛を形成することとなる
。この結果ＰＧＡの外観品質が低下するとともに放熱特
性が劣化する等の問題があった。
本発明の目的は工数の増加を伴うことなく、放熱板上面
部への成形樹脂の流出を改善した放熱板付半導体装置を
提供することにある。
部への成形樹脂の流出を改善した放熱板付半導体装置を
提供することにある。
〔課題を解決するための手段］
上記目的を達成するための本発明に於ける要旨は、複数
のコンタクト端子を有する樹脂基板にＩＣチップを実装
し、該ＩＣチップを射出成形により樹脂封止するととも
に、前記射出成形によって形成された封止樹脂の上面部
には、金属製の放熱部材がインサートモールドによって
一体化されでいる放熱板付半導体装置に於いて、前記金
属製の放熱部材は、金属板を打抜加工して形成されて成
り、かつ前記放熱部材は外形打抜加工によって生じた面
ダレ発生面側を内側としてインサートモールドされてい
ることを特徴とする。
のコンタクト端子を有する樹脂基板にＩＣチップを実装
し、該ＩＣチップを射出成形により樹脂封止するととも
に、前記射出成形によって形成された封止樹脂の上面部
には、金属製の放熱部材がインサートモールドによって
一体化されでいる放熱板付半導体装置に於いて、前記金
属製の放熱部材は、金属板を打抜加工して形成されて成
り、かつ前記放熱部材は外形打抜加工によって生じた面
ダレ発生面側を内側としてインサートモールドされてい
ることを特徴とする。
〔実施例］
以下図面により本発明の実施例を詳述する。
第２図は本発明の放熱板の外形打抜加工を示す打抜型の
要部断面図、第１図は本発明の放熱板をインサートモー
ルドしたＰＧＡの成形金型を示す要部断面図、第３図は
本発明のＰＧＡの斜視図である。
要部断面図、第１図は本発明の放熱板をインサートモー
ルドしたＰＧＡの成形金型を示す要部断面図、第３図は
本発明のＰＧＡの斜視図である。
第２図に於いて第５図と異なるところは、打抜型のスト
リッパー８１の上にアルミ板８０の溝状凹部８ａを上に
向けて載置し、その上にダイス８２をセットする。そし
てバンチ８３を矢印Ｐ方向に突上げることにより放熱板
８の外形打抜をおこなったものである。すなわち放熱板
８は前記放熱Ｆｉ８″とは逆向に凸形状部８ｂのある上
面側コナ一部にエツジ８ｄが、又溝状凹部のある下面側
コーナ一部に面ダレ８Ｃがそれぞれ形成される。
リッパー８１の上にアルミ板８０の溝状凹部８ａを上に
向けて載置し、その上にダイス８２をセットする。そし
てバンチ８３を矢印Ｐ方向に突上げることにより放熱板
８の外形打抜をおこなったものである。すなわち放熱板
８は前記放熱Ｆｉ８″とは逆向に凸形状部８ｂのある上
面側コナ一部にエツジ８ｄが、又溝状凹部のある下面側
コーナ一部に面ダレ８Ｃがそれぞれ形成される。
第１図に於いて第６図と異なるところは、上金型９０の
位置決め凹部９０ａに放熱板８が外形打抜加工によって
生じた面ダレ８Ｃを内側に向けて位置決め保持されてい
ることである。
位置決め凹部９０ａに放熱板８が外形打抜加工によって
生じた面ダレ８Ｃを内側に向けて位置決め保持されてい
ることである。
この結果上金型９０の内面と放熱板８の上面側コーナ一
部のエッヂ８ｄとが密着されているため成形樹脂６は放
熱板８の上面に流れ出すことがない。
部のエッヂ８ｄとが密着されているため成形樹脂６は放
熱板８の上面に流れ出すことがない。
さらに本実施例に於いては成形金型の湯口９１ｃの位置
を下方へ移すことによって成形樹脂６の流れを放熱板８
の上面側コーナ一部から遠ざけることにより、前記放熱
板８の上面に成形樹脂６が流れ出さないよう考慮してい
る。
を下方へ移すことによって成形樹脂６の流れを放熱板８
の上面側コーナ一部から遠ざけることにより、前記放熱
板８の上面に成形樹脂６が流れ出さないよう考慮してい
る。
第３図に示す本発明のＰＧＡは第７図に示す先願のＰＧ
Ａに対して放熱板８上の品積様６“が存在せず、又ゲー
ト残り６ａが成形樹脂６の中間部に存在している。
Ａに対して放熱板８上の品積様６“が存在せず、又ゲー
ト残り６ａが成形樹脂６の中間部に存在している。
次に第４図により前記放熱板８の製作工程を説明する。
まず（Ａ）のブランク工程ではアルミ板８０を放熱Ｆｉ
８より外径が大きいブランクに加工するとともに全面を
粗面化する。次にＣＢ）のコイニング工程では、前記溝
状凹部８ａ及び凸形状部８ｂをコイニングにより形成す
る。次に〔Ｃ〕のアルマイト工程では、アルミ板８０の
全面に酸化処理を行ってアルマイト層８０ａを形成する
。
８より外径が大きいブランクに加工するとともに全面を
粗面化する。次にＣＢ）のコイニング工程では、前記溝
状凹部８ａ及び凸形状部８ｂをコイニングにより形成す
る。次に〔Ｃ〕のアルマイト工程では、アルミ板８０の
全面に酸化処理を行ってアルマイト層８０ａを形成する
。
次にＣＤ）のレジスト塗布工程では、上面と側面とにレ
ジスト膜８０ｂを形成する。
ジスト膜８０ｂを形成する。
次に（Ｅ）のアルマイト剥離工程では剥離液を用いてレ
ジスト膜８０ｂの存在しない下面側のアルマイト層８０
ａを除去する。
ジスト膜８０ｂの存在しない下面側のアルマイト層８０
ａを除去する。
次にＣＦ）のレジスト剥離工程では剥離液を用いてレジ
スト膜８０ｂを除去する。
スト膜８０ｂを除去する。
最後にＣＧ）の外形打抜工程にて点線で示す部分を打抜
加工することにより放熱板８が完成する。
加工することにより放熱板８が完成する。
上記（Ｇ）の外形打抜加工は第２図に示す打抜型を用い
て行うことにより下面側コーナ一部面ダレ８ｃが形成さ
れる。
て行うことにより下面側コーナ一部面ダレ８ｃが形成さ
れる。
上記工程によって形成された放熱板８は、上面側が美し
い黒色のアルマイト層８０ａによって被覆され、又下面
側はアルミ板８０の粗面化された面が露出している。
い黒色のアルマイト層８０ａによって被覆され、又下面
側はアルミ板８０の粗面化された面が露出している。
従って前記放熱板８を第１図に示すごとくインサートモ
ールドした場合、放熱板８は粗面化された下面側が成形
樹脂６と密着して信頼性を高めるとともに、露出する上
面側が美しい黒色を呈することにより外観的にも商品力
を高めることが出来る。
ールドした場合、放熱板８は粗面化された下面側が成形
樹脂６と密着して信頼性を高めるとともに、露出する上
面側が美しい黒色を呈することにより外観的にも商品力
を高めることが出来る。
上記のごとく本発明によれば、インサートモールドする
放熱板の向きを考慮し、面ダレ発生面側を内側にしてモ
ールドすることにより放熱板上面への樹脂の流出を防止
することが可能どなり、放熱板付半導体装置の放熱特性
の向上及び外観品質の向上が出来る。
放熱板の向きを考慮し、面ダレ発生面側を内側にしてモ
ールドすることにより放熱板上面への樹脂の流出を防止
することが可能どなり、放熱板付半導体装置の放熱特性
の向上及び外観品質の向上が出来る。
又上記放熱板の製作に当たっては外形打抜を行うときの
パンチの方向のみを考慮すればよいため、なんらコスト
アップを伴うことがな（、その商品力向上に大なる効果
がある。
パンチの方向のみを考慮すればよいため、なんらコスト
アップを伴うことがな（、その商品力向上に大なる効果
がある。
第１図は本発明のＰＧＡの成形金型を示す要部断面図、
第２図は本発明の放熱板の外形打抜加工を示す打抜型の
要部断面図、第３図は本発明のＰＧＡの外観斜視図、第
４図は本発明の放熱板の製造工程を示す工程図、第５図
〜第７図はいずれも先願の技術を示すものであり、第５
図は放熱板の外形打抜加工を示す打抜型の要部断面図、
第６図はＰＧＡの成形金型の要部断面図、第７図はＰＧ
Ａの外観斜視図である。 ｌ・・・ＩＣチップ ２・・・樹脂基板 ６・・・成形樹脂 ８．８” ・・・放熱板 第 図 第 図 ・面ダレ 二 ４１ 第 図
第２図は本発明の放熱板の外形打抜加工を示す打抜型の
要部断面図、第３図は本発明のＰＧＡの外観斜視図、第
４図は本発明の放熱板の製造工程を示す工程図、第５図
〜第７図はいずれも先願の技術を示すものであり、第５
図は放熱板の外形打抜加工を示す打抜型の要部断面図、
第６図はＰＧＡの成形金型の要部断面図、第７図はＰＧ
Ａの外観斜視図である。 ｌ・・・ＩＣチップ ２・・・樹脂基板 ６・・・成形樹脂 ８．８” ・・・放熱板 第 図 第 図 ・面ダレ 二 ４１ 第 図
Claims (1)
- 複数のコンタクト端子を有する樹脂基板にＩＣチップを
実装し、該ＩＣチップを射出成形により樹脂封止すると
ともに、前記射出成形によって形成された封止樹脂の上
面部には、金属製の放熱部材が、インサートモールドに
よって一体化されている放熱板付半導体装置に於いて、
前記金属製の放熱部材は、金属板を打抜加工して形成さ
れて成り、かつ前記放熱部材は外形打抜加工によって生
じた面ダレ発生面側を内側としてインサートモールドさ
れていることを特徴とする放熱板付半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188854A JPH0237756A (ja) | 1988-07-28 | 1988-07-28 | 放熱板付半導体装置 |
| US07/700,670 US5179039A (en) | 1988-02-05 | 1991-05-15 | Method of making a resin encapsulated pin grid array with integral heatsink |
| US07/752,172 US5233225A (en) | 1988-02-05 | 1991-08-23 | Resin encapsulated pin grid array and method of manufacturing the same |
| US07/912,065 US5289039A (en) | 1988-02-05 | 1992-07-07 | Resin encapsulated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188854A JPH0237756A (ja) | 1988-07-28 | 1988-07-28 | 放熱板付半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0237756A true JPH0237756A (ja) | 1990-02-07 |
Family
ID=16231011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63188854A Pending JPH0237756A (ja) | 1988-02-05 | 1988-07-28 | 放熱板付半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0237756A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299091A (en) * | 1991-03-20 | 1994-03-29 | Hitachi, Ltd. | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same |
| KR100652405B1 (ko) * | 2005-03-28 | 2006-12-01 | 삼성전자주식회사 | 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910242A (ja) * | 1982-07-09 | 1984-01-19 | Hitachi Ltd | 樹脂封止型半導体装置 |
-
1988
- 1988-07-28 JP JP63188854A patent/JPH0237756A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910242A (ja) * | 1982-07-09 | 1984-01-19 | Hitachi Ltd | 樹脂封止型半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299091A (en) * | 1991-03-20 | 1994-03-29 | Hitachi, Ltd. | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same |
| KR100652405B1 (ko) * | 2005-03-28 | 2006-12-01 | 삼성전자주식회사 | 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법 |
| US7504736B2 (en) | 2005-03-28 | 2009-03-17 | Samsung Electronics Co., Ltd. | Semiconductor packaging mold and method of manufacturing semiconductor package using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5108955A (en) | Method of making a resin encapsulated pin grid array with integral heatsink | |
| US5289039A (en) | Resin encapsulated semiconductor device | |
| US7271037B2 (en) | Leadframe alteration to direct compound flow into package | |
| US5179039A (en) | Method of making a resin encapsulated pin grid array with integral heatsink | |
| US20020191382A1 (en) | Surface-mount device and method for manufacturing the surface-mount device | |
| US5233225A (en) | Resin encapsulated pin grid array and method of manufacturing the same | |
| CA1184671A (en) | Method of manufacture of plastics containers with incorporated heat sinks for integrated circuits and die and heat sink combination for use with this method | |
| JPH0237756A (ja) | 放熱板付半導体装置 | |
| KR900001989B1 (ko) | 반도체장치 | |
| JP3214619B2 (ja) | 半導体パッケージの製造方法 | |
| JP2003318333A (ja) | 混成集積回路装置 | |
| JPH0258243A (ja) | 放熱板付半導体装置の製造方法 | |
| JP6566586B2 (ja) | 金属−セラミックス回路基板およびその製造方法 | |
| JPH0236557A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2578856B2 (ja) | 樹脂封止型ピングリッドアレイ構造 | |
| JP2005057004A (ja) | 混成集積回路装置の製造方法 | |
| KR100649865B1 (ko) | 반도체 패키지 제조용 부재 | |
| KR900001988B1 (ko) | 반도체장치에 사용되는 리이드 프레임 | |
| JPH01268036A (ja) | モールド金型 | |
| JPH0562037U (ja) | 樹脂封止半導体装置 | |
| JPH0855935A (ja) | 放熱板内蔵樹脂封止型半導体装置及びその製造方法 | |
| JPH04324664A (ja) | リードフレームの集合シート | |
| JPH04373138A (ja) | 樹脂封止半導体装置の製造方法 | |
| JPS63253653A (ja) | 樹脂封止型ピングリツドアレイ及びその製造方法 | |
| JPH01300548A (ja) | 半導体装置用放熱基板の製造方法 |