KR900001988B1 - 반도체장치에 사용되는 리이드 프레임 - Google Patents

반도체장치에 사용되는 리이드 프레임 Download PDF

Info

Publication number
KR900001988B1
KR900001988B1 KR1019900000785A KR900000785A KR900001988B1 KR 900001988 B1 KR900001988 B1 KR 900001988B1 KR 1019900000785 A KR1019900000785 A KR 1019900000785A KR 900000785 A KR900000785 A KR 900000785A KR 900001988 B1 KR900001988 B1 KR 900001988B1
Authority
KR
South Korea
Prior art keywords
lead
supporting
support member
semiconductor device
lead frame
Prior art date
Application number
KR1019900000785A
Other languages
English (en)
Inventor
마사찌까 마스다
겐 무라까미
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57016232A external-priority patent/JPS58134452A/ja
Priority claimed from KR1019830000433A external-priority patent/KR900001989B1/ko
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Priority to KR1019900000785A priority Critical patent/KR900001988B1/ko
Application granted granted Critical
Publication of KR900001988B1 publication Critical patent/KR900001988B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체장치에 사용되는 리이드 프레임
제1도는 종래의 반도체장치의 평면도.
제2도는 본 발명의 리이드 프레임에 따른 반도체장치의 사시도.
제3도는 제2도에 도시한 반도체장치의 일부를 절단한 상태를 도시한 사시도.
제4도는 본 발명에 따른 리이드 프레임 전체의 개략적인 평면도.
제5도는 제4도에 도시한 리이드 프레임의 중요부의 확대도.
제6도는 제5도에 도시한 리이드 프레임을 성형할 때의 성형 상태의 단면도.
제7도는 제5도에 대응하는 종래의 리이드 프레임의 부분적인 확대도.
제8도는 종래의 성형 상태의 단면도.
본 발명은 평면 패키지형의 반도체장치에 적합한 리이드 프레임에 관한 것이다.
일반적으로, 평면 패키지형의 반도체장치는 듀얼 인 라인 패키지장치에 비하여 얇은 형 및 다수개의 핀을 형성하기가 용이하고, 또 내장용회로기판(프린트 기판)의 내장은 칩 캐리어 패키지와 거의 동일한 내장 작업으로 된다는 장점이 있어서 그 수요는 증가하고 있다. 이러한 종류의 반도체장치는 통상 금속의 얇은 판을 펀칭해서 얻어진 리이드 프레임에 반도체소자를 고정시키고, 또 리이드와의 사이에 전기적인 접속시킨 다음에 펠릿과 리이드와의 접속부를 4각형(정사각형,장방형)으로 얇게 수지(플라스틱)으로 패키지 모양이 되게 봉지한 구성으로 되어 있다.
그리고, 이와같이 패키지의 평면형상을 4각형으로 하였을 때에는 제1도에 도시한 것과 같이 패키지기판(1)의 한쪽 모서리부분을 제거하여 모서리 제거부(2)를 형성하고, 이 모서리 제거부(2)를 다수개의 핀(리이드)(3)의 인덱스로서 이용하고 있다.
그런데, 근래의 반도체장치는 점점 더 고밀도화되고, 또 다핀화되는 경향이 있다. 반면에 설계, 제작 또는 내장상의 이유에서 패키지의 형성이라든가 치수를 일정하게 유지하는 것이 요구될 때가 있다. 이와같은 경우에는 리이드의 피치를 가급적 적게하고, 또 패키지기판(1)의 주위의 4변의 길이를 최대한으로 이용해서 핀(3)을 배치하는 것에 의해 다핀화에 대응시키지 않을 수 없다.
그러나 상술한 종래의 반도체장치에서는 인덱스용으로서 모서리 제거부(2)를 마련하는 것에 의해 이 부분에는 핀(3)을 마련할 수가 없었고, 이 때문에 패키지 기판주위의 4변의 이용도가 저하되어서 다핀화의 장해로 되고 있었다. 또한, 모서리 제거부(2)에 핀을 배치하지 못하기 때문에 모서리 제거부(2)에 접하는 측면(1a)와 (1b)에서는 핀을 패키지판(1)의 중심 0에 대하여 대칭으로 배열할 수가 없고, 이에 의하여 설계, 제작 또는 내장에 있어서 불리한 점이 생기게 된다. 좀더 자세한 것은 다음에 설명하겠지만 모서리 제거부(2)에 핀을 마련하지 않기 때문에, 이에 대응하는 리이드 프레임에 해당하는 위치에는 당연히 리이드를 마련하지 않으며, 이것 때문에 플라스틱의 몰드성형을 할 때에는 플라스틱이 새어나와서 외관이 깨끗하지 못하고 패키지의 결함이 생겨서 상품가치를 저하시키는 문제점도 있었다.
본 발명의 목적은 다수개의 핀을 배치할 수 있고 설계, 제작 또는 내장이 용이하고, 수지성형시의 수지가 새는 것을 방지할 수 있는 반도체장치에 적합한 리이드 프레임을 제공하는 것이다.
이하 본 발명의 구성에 대해서 실시예와 함께 설명한다.
제2도는 본 발명의 반도체장치의 전체적인 사시도, 제3도는 제2도에 도시한 반도체장치의 전체적인 사시도, 제3도는 제2도에 도시한 반도체장치의 일부를 절단한 상태를 도시한 사시도이다. 동일 도면에서, (10)은 패키지판, (11)은 이 패키지(10)의 4변 주위의 측면에 돌출된 리이드이다.
패키지기판(10)은 수지재료를 몰드성형등의 방법으로 전체를 편평하게, 또 그 평면형상을 장방형과 같은 4각형으로 형성하며, 또 상기 리이드(11)의 안쪽부, 즉 내부리이드(12)와 반도체소자 펠릿(13)을 내장하여 봉지하고 있다. 반도체소자 펠릿(13)은 대략 정사각형인 탭(14)위면에 고정하고, 반도체소자 펠릿의 전극 패드와 상기의 각 리이드(11)의 내부리이드(12)를 와이어(15)로 접속하고 있다. 또한, 상기 패키지 기판(10)은 한쪽 모서리부분을 제거한 형태로 하고, 이 모서리 제거부를 인덱스(16)으로 구성하고 있다. 한편, 상기 리이드(11)은 각각 같은 피치로 패키지기판(10)의 4변 주위의 측면 각각에 병렬로 마련되고, 또 그 외부 리이드(11)이 사각형의 주위를 향해서 돌출하고 있다.
이 경우에 외부리이드(17)은 계단형상으로 구부러져 있으며, 도면에 도시되지 않은 내장용 프린트 기판위에 패키지기판(10)을 탑재하였을 때에 외부리이드(17)의 끝부분이 프린트기판의 배선에 접촉하도록 하고 있다. 또한, 이 외부리이드(17)은 패키지기판(10)의 중심위치에 대하여 대칭형으로 되도록 배치함과 동시에 패키지기판(10)의 주위를 최대한으로 유효하게 이용할 수 있도록 배치하고 있으며, 따라서 상기 리이드(11)의 일부, 본 실시예에서는 (11a)와 (11b)가 상기 패키지기판(10)의 모서리 제거부, 즉 인덱스(16)의 면에 배치되고, 이 면으로부터 각 외부 리이드(17a)와 (17b)를 각각 직각방향으로 돌출시키고 있다.
제4도는 42합금등의 얇은 금속판을 펀칭해서 형성한 장방형의 리이드 프레임(18)을 도시한 것이다. 이 리이드 프레임(18)은 본 실시예에서 5개의 패키지에 해당하는 리이드 등을 연속하여 마련한 일렬 프레임으로서 구성하고 있으며, 각 패키지에 해당하는 부분은 중앙에 형성한 사각형의 탭(14)의 주위에 여러개의 리이드(11)의 내부 리이드(12)를 제5도에 도시한 것과 같이 합쳐서 방사형상으로 배치함과 동시에 각 리이드(11)은 틀형상의 댐(19)에 의해 일체로 연결되고, 또 각 리이드(11)의 외부리이드(17)은 동일한 피치 간격으로 4변의 주위방향으로 연장하여 마련된 프레임부(20)에 연결되어 있다. 또한 상기 탭(14)는 그의 4개의 모서리 각각에 탭연결 리이드(21)을 마련하고, 이 탭연결 리이드(21)을 상기 댐(19)에 연결시키는 것에 의해 탭(14)를 프레임(20)에 지지되게 하고 있다. (23)은 가이드구멍이다. 이 경우 본 발명에서 상기 인덱스(16)에 배치하는 리이드(11a) 및 (11b)와 탭연결 리이드(21)과의 간격(22)를 가급적 좁게 하고 있다.
이와 관련하여 제7도에 도시한 종래의 리이드 프레임(18A)는 리이드(11a) 및 (11b)가 존재하지 않기 때문에, 탭연결 리이드(21)과 인접하는 리이드(11) 사이의 간격(22A)가 넓게 되어 있다.
또한, 상기 리이드 프레임(18A)의 각 패키지의 한 모서리 부분에는 펀칭을 실행하지 않은 게이트 위면판부(29A)를 마련하고, 다음에 설명하는 바와같이 수지성형을 할 때에 수지의 흐름을 조정할 수 있도록 하고 있다. (29A)는 게이트 위면판부이다. 또한, 제4도와 같이 리이드 프레임(18)의 양측에는 여러개의 가이드구멍(23)을 형성하여 자동조립을 할때에 수지를 송출시키는데 이용된다.
계속해서 상기 리이드 프레임(18)의 탭(14)와 내부리이드(12)에 금 등의 도금을 실행한 다음에 탭(14)의 표면에 반도체소자 펠릿(13)을 금 실리콘의 공융 혼합물등으로 고정하고, 또 펠릿(13)과 내부리이드(12) 사이를 와이어(15)로 접속해서 전기적인 접속을 실행한다. 다음에 제6도에 도시한 것과 같이 리이드 프레임(18)을 상하의 수지 성형(24) 및 (25)내에 설정하고, 그 캐비티(26)내에 탭(14), 내부리이드(12), 펠릿(13) 및 와이어(15)를 배치하고, 아래쪽의 수지성형(25)에 형성된 게이트(27)로부터 봉지용 수지(28)을 캐비티(26)내에 사출한다. 이때에 리이드 프레임(18)의 한쪽 모서리부에 마련된 게이트 위면 판부(29)를 게이트(27)의 바로 위의 위치에 배치하고, 게이트(2)로부터 사출된 수지를 내부 깊은 쪽으로 유도시킨다. 또한, 캐비티내에 사출된 수지는 리이드 프레임(18)의 간격 사이를 통과해서 캐비티 내부 전체에 충전되어 소정의 몰드가 완성된다.
따라서, 상술한 본 발명에 관한 리이드 프레임에서는 리이드(11a) 및 (11b)와 탭연결 리이드(21) 사이의 간격이 좁기 때문에, 제5도의 B부분에서의 수지의 누출을 적게 억제할 수가 있다. 이에 대하여 제7도에 도시한 종래의 리이드 프레임(18A)에서는 간격(22A)가 크기 때문에 제7도의 A부분에서 제8도에 도시한 바와같이 수지의 누출(30)이 생기기 쉽고, 성형경화후에 이 누출부분을 제거하려고 하면 패키지 기판(10)의 결함을 발생시키는 문제점이 있다.
이상과 같이 성형봉지를 완성한 후, 리이드 프레임(18)의 프레임부(20)이나 댐(19), 그리고 탭연결 리이드(21)을 절단하여 분리하고, 또 프레스 가공에 의해서 외부 리이드(17)을 계단형상으로 구부러지게 하면 상술한 반도체 장치를 얻을 수 있는 것이다.
따라서, 상술한 본 실시예의 반도체장치에 의하면 패키지기판(10)에는 한쪽의 모서리를 제거함으로서 형성된 인덱스(16)이 마련되고 있으므로 종래와 마찬가지로 리이드(11)의 인식을 실행할 수 있는 것은 물론이고, 이 인덱스(16)에도 리이드(11A) 및 (11B)를 배치하는 것에 의해 그만큼 리이드 수가 증가될 수 있어서 고밀도화와 다판화에 대응할 수 있다.
또한, 인덱스에 리이드를 배치하는 것에 의해 리이드를 패키지기판의 중심에 대하여 대칭으로 배치하는 것이 가능하게 되고, 이에 의하여 반도체 장치라든가 내장용 회로 기판등의 설계, 제작 또는 내장을 용이하게 실행할 수 있다.
여기서 도면에 도시한 반도체장치에 적합한 리이드 프레임의 구성은 하나의 예에 불과한 것이며 여러가지 변형예를 생각할 수 있는 것은 물론이다.
이상과 같이 본 발명의 리이드 프레임에 의하면 패키지 기판의 인덱스에 해당하는 위치에 리이드를 배치하고 있으므로 패키지의 수지성형시에서의 수지 누출이나 결함을 방지해서 상품가치의 저하를 방지함과 동시에 이 리이드 프레임을 적용한 반도체장치의 고밀도화와 다핀화 또는 설계, 제작 및 내장을 용이하게 도모할 수 있다는 효과가 있다.

Claims (3)

  1. 4개의 모서리를 포함하고, 반도체소자를 지지하고, 한쪽끝에서 지지부재를 각각 지지하도록 리이드를 지지하는 사각형의 지지부재를 갖는 금속시트, 상기 사각형의 지지부재의 주변 가장자리를 향해서 돌출된 한쪽끝을 각각 갖는 여러개의 연결 리이드와 상기 지지부재와 연결 리이드의 다른 한쪽끝을 지지하도록 마련한 프레임부를 포함하는 리이드 프레임에 있어서, 상기 지지부재는 상기 4개의 모서리의 인접위치의 4개의 주변 가장자리로부터 상기 지지부재를 바깥쪽으로 연장하는 각각의 방향으로 상기 프레임부까지 각각 연장하는 리이드 프레임.
  2. 4개의 모서리를 포함하고, 반도체소자를 지지하고, 한쪽끝에서 지지부재를 각각 지지하도록 리이드를 지지하는 사각형의 지지부재를 갖는 금속시트, 상기 사각형의 지지부재의 주변 가장자리를 향해서 돌출된 한쪽끝을 각각 갖는 여러개의 연결 리이드와 상기 지지부재와 연결리이드를 지지하도록 마련한 프레임부를 포함하는 리이드 프레임에 있어서, 상기 지지부재는 상기 지지부재의 모서리와 떨어진 4개의 부분으로 부터 상기 지지부재를 바깥쪽으로 연장하는 각각의 방향으로 상기 프레임부까지 연장하는 리이드 프레임.
  3. 전극 패드를 반도체소자를 봉지하는 패키지 본체, 4개의 모서리를 포함하고, 반도체소자를 지지하고, 한쪽끝에서 지지부재를 각각 지지하도록 리이드를 지지하는 사각형의 지지부재를 갖는 금속시트, 상기 사각형의 지지부재의 주변 가장자리를 향해서 돌출된 한쪽끝을 각각 갖고, 상기 전극패드에 접속하는 여러개의 연결리이드와 상기 4개의 모서리의 인접위치의 4개의 주변 가장자리로부터 상기 지지부재를 바깥쪽으로 연장하는 각각의 방향으로 상기 프레임부까지 각각 연장하는 상기 지지부재의 다른쪽끝을 지지하도록 마련한 프레임을 포함하는 반도체장치.
KR1019900000785A 1982-02-05 1990-01-24 반도체장치에 사용되는 리이드 프레임 KR900001988B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900000785A KR900001988B1 (ko) 1982-02-05 1990-01-24 반도체장치에 사용되는 리이드 프레임

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP57016232A JPS58134452A (ja) 1982-02-05 1982-02-05 半導体装置およびその製造方法
JP57-16232 1982-02-05
KR1019830000433A KR900001989B1 (ko) 1982-02-05 1983-02-04 반도체장치
KR1019900000785A KR900001988B1 (ko) 1982-02-05 1990-01-24 반도체장치에 사용되는 리이드 프레임

Publications (1)

Publication Number Publication Date
KR900001988B1 true KR900001988B1 (ko) 1990-03-30

Family

ID=27281306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000785A KR900001988B1 (ko) 1982-02-05 1990-01-24 반도체장치에 사용되는 리이드 프레임

Country Status (1)

Country Link
KR (1) KR900001988B1 (ko)

Similar Documents

Publication Publication Date Title
US4496965A (en) Stacked interdigitated lead frame assembly
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US5493151A (en) Semiconductor device, lead frame and method for manufacturing semiconductor devices
US7141886B2 (en) Air pocket resistant semiconductor package
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US5872395A (en) Bent tip method for preventing vertical motion of heat spreaders during injection molding of IC packages
JPH05226564A (ja) 半導体装置
KR20080029904A (ko) 범프 기술을 이용하는 ic 패키지 시스템
US7053467B2 (en) Leadframe alteration to direct compound flow into package
KR900001989B1 (ko) 반도체장치
KR950034696A (ko) 초박형 반도체 패키지 및 그 제조방법
JP2003197846A (ja) リードフレームおよびこれを用いた半導体装置
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
JP3136029B2 (ja) 半導体装置
JPH0529527A (ja) 半導体装置
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR0124790B1 (ko) 표면실장형 집적회로 패키지
JPH039538A (ja) 半導体装置用樹脂封止金型
JP3224224B2 (ja) 半導体装置の製造方法
KR0147157B1 (ko) 티형 고집적 반도체 패키지
KR100222294B1 (ko) 반도체 패키지
KR100242249B1 (ko) 패키지성형금형구조 및 반도체패키지
KR200313831Y1 (ko) 바텀리드패키지

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
G160 Decision to publish patent application
O035 Opposition [patent]: request for opposition
E701 Decision to grant or registration of patent right
O073 Decision to grant registration after opposition [patent]: decision to grant registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020325

Year of fee payment: 13

EXPY Expiration of term