KR0124790B1 - 표면실장형 집적회로 패키지 - Google Patents

표면실장형 집적회로 패키지

Info

Publication number
KR0124790B1
KR0124790B1 KR1019940001773A KR19940001773A KR0124790B1 KR 0124790 B1 KR0124790 B1 KR 0124790B1 KR 1019940001773 A KR1019940001773 A KR 1019940001773A KR 19940001773 A KR19940001773 A KR 19940001773A KR 0124790 B1 KR0124790 B1 KR 0124790B1
Authority
KR
South Korea
Prior art keywords
package
lead
encapsulant
integrated circuit
leads
Prior art date
Application number
KR1019940001773A
Other languages
English (en)
Other versions
KR950024310A (ko
Inventor
이구
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR1019940001773A priority Critical patent/KR0124790B1/ko
Publication of KR950024310A publication Critical patent/KR950024310A/ko
Application granted granted Critical
Publication of KR0124790B1 publication Critical patent/KR0124790B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Abstract

본 발명은 표면실장형 반도체 패키지에 관한 것으로, 종래의 반도체 패키지는 리드프레임을 경계로 상하부의 두 패키지로 구분되는 형태로 패키지의 형상이 이루어졌기 때문에 자연 외부로 실장되는 리드의 길이가 길어 리드프레임에 댐바를 형성하고 또 이를 잘라내는 트리밍공정을 거쳐야 하는등 제조공정상의 문제 및 반도체 패키지의 고집적화를 이루는 장애요인이 되었던 문제점이 있었던 바, 본 발명은 패키지의 외부로 실장되는 리드를 패키지의 바닥면에 놓이게 함으로써 표면실장형 반도체 패키지의 크기를 최소화함과 동시에 최소 패키지의 크기에 최대 리드수를 넣을 수 있는 등의 고품질의 반도체제품을 제조 가능토록 한 것이다.

Description

표면실장형 집적회로 패키지
제1도는 일반적인 표면실장형 집적회로 패키지의 평면도.
제2도는 일반적인 표면실장형 집적회로 패키지의 구성을 나타낸 단면도.
제3도는 본 발명에 따른 쿼드 타입(QUAD TYPE)의 표면실장형 패키지의 구성을 타나낸 도면으로서,
(a)는 저면도, (b)는 평면도, (c)는 단면도.
제4도는 본 발명에 따른 듀얼 타입(DUAL TYPE)의 표면실장형 패키지 구성을 나타낸 도면으로서,
(a)는 평면도, (b)는 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11, 21 : 봉지재 12, 22 : 리드
13, 23 : 반도체칩 14, 24 : 와이어.
본 발명은 표면실장형 반도체(집적회로)패키지에 관한 것이다.
일반적인 표면실장형 반도체 패키지는 제1, 2도의 예시와 같이 반도체칩(3)이 에폭시(5)의해 탑재판에 부착되어 있고, 이 반도체칩(3)의 신호는 와이어(4)로 리드(2)에 연결되어 있으며, 상기 반도체칩(3)과 그 외의 구성 부품들을 외부로부터 보호하기 위하여 봉지재(1),(1')로 몰딩된 것으로, 상기한 봉지재(1)(1')는 리르프레임을 경계로 상부와 하부로 구분되는 형태를 취하고 있다. 따라서, 반도체 패키지의 제조공정시 리드프레임이 봉지재(1)(1')의 상하부 중간부분에 위치하게 되므로 봉지재(1)(1')의 외부로 돌출되는 리드(2)는 상당히 길게 형성될 수 밖에 없다. 그러므로 반도체 패키지의 제조공정에서 리드프레임에 댐바(DAMBAR)를 만들어서 봉지재로 몰딩할 때 열경화성수지가 금형밖으로 새어나오지 못하게 해야 하고, 또한 몰드후에도 댐바를 잘라내는 별도의 공정 (트리밍 공정)을 거쳐야 한다. 또한, 솔더(SOLDER) 도금시 리드(2)가 길기 때문에 리드손상에 대하여 주의를 해야 하며 리드를 표면실장형자재로 만들기 위해 포밍(FORMING)공정을 거치는 과정에서도 리드가 길어 가공성이 나쁘기 때문에 품질의 저하를 가져오는 폐단이 있었다.
이러한 패키지의 구조가 갖는 제결함을 해결하기 위하여 일본국 공개 특허공보 평4-98861호(1992.3.31)에서 수지봉지형반도체장치가 개시된 바 있다. 그러나, 이러한 구조는 반도체 패키지의 저면으로 리드의 저면을 노출되도록 한 구성으로서, 이러한 패키지를 메인보드에 실장시 리드의 저면이 메인보드에 전부 연결되지 못하고, 오픈되는 리드가 발생되는 문제점이 있었다. 즉, 패키지의 저면으로 노출되는 리드의 평탄성에 의해 오픈되는 리드가 발생되었던 것이다. 그러므로, 이러한 패키지를 베인보드에 실장시 별도의 연결매체(솔더볼 등)를 이용하여야 함으로써 공정이 추가되고, 가격이 상승되는 등의 문제점을 내포하고 있었던 것이다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 발명된 것으로써 리드프레임이 패키지의 바닥면에 놓이도록 된 패키지에서, 패키지의 바깥으로 리드를 돌출시키되, 상기 돌출되는 리드의 길이를 아주 짧게 형성하여 몰드시 리드프레임에 댐바(DAMBAR)가 없이도 몰딩을 가능하게 하고, 나아가 댐바를 제거하는 공정을 생략할 수 있으며 또한 도금 및 포밍공정시 픔질을 향상시킬 수 있도록 된 표면실장형 집적회로 패키지를 제공함에 그 목적이 있는 것이다.
이러한 목적을 달성하기 위한 본 발명에 따른 집적회로 패키지의 구성은 전자회로가 집적되어 있는 반도체칩과, 상기 반도체칩의 신호를 외부로 전달하는 리드와, 상기의 리드와 반도체칩의 신호를 연결해주는 와이어와, 상기 반도체칩과 그 외의 구성 부품들을 외부로부터 보호하기 위하여 볼딩된 봉지재를 포함하고 있으며, 상기 리드가 봉지재의 외측 저면으로 노출되는 집적회로 패키지에 있어서, 상기한 봉지재의 저면으로 노출되는 리드는 상기한 봉지재의 외부로 둘출시켜 예각을 유지하도록 하부로 절곡 형성하여서 된 것이다.
이하 본 발명을 첨부예시도면에 의거 상세히 설명한다.
제3도는 본 발명에 따른 쿼드 타입(QURD TYPE)의 표면실장형 패키지의 구조를 나타낸 것으로, (a)는 저면도, (b)는 평면도, (c)는 구성을 나타낸 단면도이다. 도시된 바와같이 리드프레임(10)을 봉지재(11)의 내부지점에서 상부로 절곡된 형태로 만들어 탑재판(15)위에 반도체칩(13)을 붙인후, 반도체칩(13)상에 구비된 패드(PAD)와 봉지재 (11)의 내부에 위치한 리드프레임(10)의 내부리드(12')를 와이어(14)로 연결한 다음 봉지재(11)로 몰딩한다.
이와같은 본 발명의 패키지 구성에 의하면, (b)도와 같이 봉지재(11)의 외부로 돌출되는 리드(12)의 길이가 매우 짧아지기 때문에 리드(12)와 리드(12) 사이의 공간a에 댐바(DAMBAR ; 성형시 열경화성수지의 외부누출을 막기위한 부재)를 만들어주지 않고 리드와 리드사이의 공RKS(a)부분에 수지의 플래쉬(FLASH)를 채우게 한다. 그 다음 이 플래쉬를 공기나 물로 제거하게 되면 리드(12)가 짧기 때문에 리드의 손상없이 간단하게 플래쉬가 제거된다.
다음에 솔도(SOLDER)로 도금을 실시하고 봉지재(11)의 외부로 돌출되는 리드(12)를 (c)도와 같이 예각 (α)을 갖도록 포밍(FORMING)을 하면 리드(12)의 짧은 길이에 의한 견고성으로 패키지의 품질이 가일층 제고되게 되는 것이다.
이러한 패키지형태는 예시도면 제3도와 같은 쿼드형 패키지 뿐만아니고, 도면 제4도와 같은 듀얼 타입 (DUAL TYPE)의 패키지에 있어서도 같은 형태로 구성할 수 있다.
그리고, 반도체칩(13), (23)의 두께에 따라 또한 봉지재(11), (21)의 내부특성에 따라 리드프레임(10, (20)의 탑재판(15), (25) 구조를 제3도의 (다)와 같이 내부리드(12')부분과 동일 높이로 구성할 수 있고, 제4도의 (나)와 같이 내부리드(22') 부분과 다른 높이로 구성할 수도 있다. 그리고, 포밍되는 리드(12), (22)의 형태도 제3도와 같이 예각(α)으로 절곡 형성할 수 있고, 제4도와 같이 수평 상태로 봉지재의 외부로 돌출시킬 수 있다.
이와같은 패키지는 봉지재의 바닥면으로 리드를 위치케함으로써 표면실장형 반도체 패키지의 크기를 최소화 시킬 수 있는 것이며, 또한 반도체를 고집적화하는데 최대의 난제였던 댐바(DAMBAR)제거공정인 트리밍(TRIMMING)공정을 없앨 수 있어 리드와 리드간격을 최소화함으로써 최소 패키지 크기에 최대 리드수 (또는 입출력된 수)를 넣을 수 있는 등 고품질의 반도체 패키지를 제조할 수 있는 것이다. 또한, 상기한 봉지재의 바닥면에 위치되며 봉지재의 외부로 돌출되어 하부로 절곡되는 부분의 탄력에 의해 메인보드에 실장시 오픈되는 리드 없이 모두 연결됨으로서 평탄성이 좋지 않아도 모든 리드가 메인보드에 연결됨으로서 별도의 공정이 필요치 않으며, 불량의 발생을 방지할 수 있는 것이다.

Claims (1)

  1. 전자회로가 집적되어 있는 반도체칩(13), (23)과, 상기 반도체칩(13), (23)의 신호를 외부로 전달하는 리드(12), (22)와, 상기의 리드(12), (22)와 반도체칩(13), (23)의 신호를 연결해주는 와이어(14), (24)와 상기 반도체칩(13), (22)과 그 외의 구성 부품들을 외부로부터 보호하기 위하여 몰딩된 봉지재 (11), (21)를 포함하고 있으며, 상기 리드(12), (22)가 봉지재(11), (21)의 외측 저면으로 노출되는 접적회로 패키지에 있어서, 상기한 봉지재(11), (21)의 저면으로 노출되는 리드(12), (22)는 상기한 봉지재(11), (21)의 외부로 돌출시켜 예각(α)을 유지하도록 하부로 절곡 형성하여서 된 것을 특징으로 하는 표면실장형 집적회로 패키지.
KR1019940001773A 1994-01-31 1994-01-31 표면실장형 집적회로 패키지 KR0124790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940001773A KR0124790B1 (ko) 1994-01-31 1994-01-31 표면실장형 집적회로 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940001773A KR0124790B1 (ko) 1994-01-31 1994-01-31 표면실장형 집적회로 패키지

Publications (2)

Publication Number Publication Date
KR950024310A KR950024310A (ko) 1995-08-21
KR0124790B1 true KR0124790B1 (ko) 1997-12-11

Family

ID=19376557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001773A KR0124790B1 (ko) 1994-01-31 1994-01-31 표면실장형 집적회로 패키지

Country Status (1)

Country Link
KR (1) KR0124790B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236328B1 (ko) * 1997-01-27 1999-12-15 김영환 비엘피(blp) 및 그의 제조 방법

Also Published As

Publication number Publication date
KR950024310A (ko) 1995-08-21

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
KR940007757Y1 (ko) 반도체 패키지
KR960009136A (ko) 반도체 패키지 및 그 제조방법
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
KR0124790B1 (ko) 표면실장형 집적회로 패키지
US5468991A (en) Lead frame having dummy leads
KR900001989B1 (ko) 반도체장치
JP3104695B2 (ja) Bga型樹脂封止半導体装置
JPH04215461A (ja) 半導体パッケージ
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
KR19980021184A (ko) 방열판을 갖는 반도체 칩 패키지
KR19990086280A (ko) 반도체 패키지
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JPH0653399A (ja) 樹脂封止型半導体装置
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
KR0119759Y1 (ko) 버텀 리드형 반도체 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR100253388B1 (ko) 반도체 패키지의 제조방법
JP2755719B2 (ja) 樹脂封止型半導体装置の製造方法
KR0157873B1 (ko) 반도체 패키지
KR100193228B1 (ko) 반도체 패키지 구조
KR200245729Y1 (ko) 반도체패키지구조
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
KR100478679B1 (ko) 고밀도실장용반도체패키지및이를성형하는반도체패키지제조금형

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110919

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 16