KR100236328B1 - 비엘피(blp) 및 그의 제조 방법 - Google Patents

비엘피(blp) 및 그의 제조 방법 Download PDF

Info

Publication number
KR100236328B1
KR100236328B1 KR1019970002244A KR19970002244A KR100236328B1 KR 100236328 B1 KR100236328 B1 KR 100236328B1 KR 1019970002244 A KR1019970002244 A KR 1019970002244A KR 19970002244 A KR19970002244 A KR 19970002244A KR 100236328 B1 KR100236328 B1 KR 100236328B1
Authority
KR
South Korea
Prior art keywords
blp
lead
chip
package body
package
Prior art date
Application number
KR1019970002244A
Other languages
English (en)
Other versions
KR19980066588A (ko
Inventor
홍준기
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970002244A priority Critical patent/KR100236328B1/ko
Publication of KR19980066588A publication Critical patent/KR19980066588A/ko
Application granted granted Critical
Publication of KR100236328B1 publication Critical patent/KR100236328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 비엘피(BLP:Bottom Leaded plastic Package) 및 그의 제조 방법에 관한 것으로, 특히 BLP를 피씨비(PCB:Printed Circuit Board)에 실장(實裝)할때 BLP와 PCB 결합의 신뢰성을 향상시키는 BLP 및 그의 제조 방법에 관한 것이다.
이를 위한 BLP 및 그의 제조 방법은 인너 리드상에 칩을 접착하고, 인너 리드와 칩을 전기적으로 연결시켜 주는 도전선을 형성하고, 상기 인너 리드, 칩과 도전선을 몰딩하여 패키지 본체를 형성하며, 상기 패키지 본체의 배면에서 패키지 본체와 일정 간격을 가지며 아웃 리드를 형성하는 것을 특징으로 한다.

Description

비엘피(BLP) 및 그의 제조 방법{Bottom leaded plastic package and method for manufacturing the same}
본 발명은 비엘피(BLP:Bottom Leaded plastic Package) 및 그의 제조 방법에 관한 것으로, 특히 BLP를 피씨비(PCB:Printed Circuit Board)에 실장(實裝)할때 BLP와 PCB 결합의 신뢰성을 향상시키는 BLP 및 그의 제조 방법에 관한 것이다.
이하 첨부된 도면을 참조하여 종래의 BLP 및 그의 제조 방법을 설명하면 다음과 같다.
종래의 BLP는 도 1에서와 같이, 본딩패드를 갖으며 인너 리드(Inner Read)(11a)상에 접착제(12)로 접착되는 칩(Chip)(13),상기 칩(13)의 하측에 위치한 본딩패드와 인너 리드(11a)를 전기적으로 연결시켜 주는 금선(Gold Wire)(14), 상기 인너 리드(11a), 칩(13)과 금선(14)을 외부 환경으로부터 보호시켜 주도록 에폭시 몰딩 컴파운드(Epoxy molding compound)로 몰딩한 패키지 본체(15), 상기 패키지 본체(15)의 배면에 박혀 있는 아웃 리드(Out Lead)(11b)로 구성되며, 상기 BLP의 아웃 리드(11b)는 PCB(17)상에 전기적으로 접속되게 납(16)으로 부착되어 있다.
그리고 종래의 BLP를 나타낸 사시도인 도 2에서와 같이, 패키지 본체(15)의 배면에 아웃 리드(11b)가 박혀 있기 때문에 상기 BLP가 PCB상에 납(16)에 의해 부착될 때 BLP는 어떠한 버퍼도 없이 패키지 본체(15)의 배면에 그대로 붙여있는 형태로 되어있다. 그리고 상기 아웃 리드(11b)의 길이가 짧아 아웃 리드(11b)에 플레쉬(Flash)량이 많으므로 플레쉬 제거 공정이 필요하게된다.
따라서 종래의 BLP는 PCB에 실장시 상기 PCB와 BLP의 열팽창계수의 차이로 인해 생기는 응력이 강도가 가장 낮은 납땜부에 그대로 작용되고 상기 납땜부는 이 응력을 못이겨서 상기 PCB와 BLP를 연결시켜 주는 납땜부가 손상되어 전기적으로 단락되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, BLP를 PCB에 실장후 패키지 본체와 PCB사이에 열팽창률의 차이로인해 발생되는 응력을 아웃 리드가 흡수하도록 함으로써 상기 BLP와 PCB의 납땜 결합의 신뢰성을 향상시키는 BLP 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 PCB에 실장된 BLP를 나타낸 구조 단면도
도 2는 종래의 BLP를 나타낸 사시도
도 3은 본 발명의 실시예에 따른 PCB에 실장된 BLP를 나타낸 구조 단면도
도 4는 본 발명의 실시예에 따른 BLP를 나타낸 사시도
도 5a 내지 도 5e는 본 발명의 실시예에 따른 BLP의 제조 방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
31a: 인너 리드 31b: 아웃 리드
32: 접착제 33: 칩
34: 금선 35: 패키지 본체
36: 납 37: PCB
본 발명의 BLP는 인너 리드상에 접착되는 칩, 인너 리드와 칩을 전기적으로 연결시켜 주는 도전선, 상기 인너 리드, 칩과 도전선을 몰딩하여 형성되는 패키지 본체와 상기 패키지 본체의 배면에서 패키지 본체와 일정 간격을 가지며 형성되는 아웃 리드를 포함하여 구성됨을 특징으로 한다.
그리고 본 발명의 BLP의 제조 방법은 리드 프레임의 인너 리드상에 본딩패드가 형성된 칩을 접착시키는 단계, 상기 인너 리드와 상기 칩의 본딩패드에 와이어로 본딩하는 단계, 상기 인너 리드와 칩 및 와이어를 몰딩하여 패키지 본체를 형성 하는 단계, 상기 패키지 본체에 박혀있는 리드 프레임의 아웃 리드를 당겨 패키지 본체로 부터 꺼낸 후 성형을 하는 단계와 상기 아웃 리드의 길이가 상기 패키지 본체보다 길도록 아웃 리드를 절단하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 BLP 및 그의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 PCB에 실장된 BLP를 나타낸 구조 단면도이다.
본 발명의 BLP는 도 3에서와 같이, 본딩패드를 가지며 인너 리드(31a)상에 접착제(32)로 접착되는 칩(33), 상기 인너 리드(31a)와 칩(33)의 본딩패드를 전기적으로 연결시켜 주는 금선(34), 상기 인너 리드(31a), 칩(33)과 금선(34)을 외부 환경으로 부터 보호시켜 주도록 에폭시 몰딩 컴파운드로 몰딩한 패키지 본체(35), 상기 패키지 본체(35)로부터 꺼내어져 패키지 본체(35)와 일정 간격으로 떨어지게 형성되는 아웃 리드(31b)로 구성되며, 상기 BLP의 아웃 리드(31b)는 PCB(37)상에 납(36)으로 부착되어 전기적으로 연결되어 있다. 여기서 상기 PCB(37)에 부착되는 상기 아웃 리드(31b)의 부분이 상기 패키지 본체(35)로 부터 일정 간격을 갖고 떨어져 있어 열팽창시 완충역할을 하게되므로 상기 BLP를 상기 PCB(37)에 실장할때 열팽창계수의 차이로 인해 생기는 응력을 견디어서 BLP와 PCB의 납땜 결합이 떨어지지 않게된다.
그리고 본 발명의 실시예에 따른 BLP를 나타낸 사시도인 도 4에서와 같이, 아웃리드(31b)는 패키지 본체(35)로 부터 일정 간격으로 빼내져 있고, 상기 아웃리드(31b)의 단면을 역사다리꼴로 되어있어 아웃리드(31b)를 상기 패키지 본체(35)로 부터 쉽게 빼낼수 있게된다. 그리고 상기 아웃 리드(31b)의 길이가 상기 패키지 본체(35)보다 길어서 납땜으로 부착되는 부위의 아웃 리드(31b)에 플레쉬(Flash)량이 적으므로 플레쉬 제거 공정이 필요없게된다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 BLP의 제조 방법을 나타낸 공정 단면도이다.
도 5a에서와 같이, 단면 형상이 역사다리꼴인 인너 리드(31a)와 아웃 리드(31b)를 가지는 리드 프레임상에 본딩패드가 형성된 칩(33)을 접착제(32)로 접착시킨다.
도 5b에서와 같이, 상기 인너 리드(31a)와 상기 칩(33)의 하측에 위치한 본딩패드에 금선(34)으로 본딩 공정을 행한다.
도 5c에서와 같이, 상기 인너 리드(31a), 칩(33)과 금선(34)을 외부 환경으로 부터 보호하기 위해 에폭시 몰딩 컴파운드로 몰딩하여 패키지 본체(35)를 형성 한다. 이어 트림(Trim) 공정에서 댐바(Dam-Bar)를 잘라 낸 다음, 상기 아웃 리드(31b)에 납도금을 한다.
도 5d에서와 같이, 상기 패키지 본체(35)에 박혀있는 아웃 리드(31b)를 끊어지지 않게 아래로 당겨 꺼낸 후 성형 공정을 한다.
도 5e에서와 같이, 상기 아웃 리드(31b)길이를 패키지 본체(35)의 외부로 일정 길이 만큼 나오게하여 잘라냄으로써 본 발명의 실시예에 따른 BLP가 완성된다.
본 발명의 BLP 및 그의 제조 방법은 아웃 리드가 패키지 본체로 부터 일정 간격으로 빼내어서 BLP가 PBC에 납땜으로 부착될 때 납땜부위가 패키지 본체로 일정 간격으로 떨어져 있으므로 PCB와 BLP의 열팽차계수의 차이로 인해 생기는 응력이 강도가 가장 낮은 납땜부로 전달되기 이전에 아웃 리드에서 흡수하게 되어 PCB와 BLP는 연결시켜 주는 납땜부가 손상되지 아니하므로 전기적으로 단락되지 않아 BLP와 PCB의 납땜결합의 신뢰성이 향상될 뿐만아니라 아웃 리드가 패키지 본체로 부터 약간 나오게함과 동시에 그의 단면이 역사다리꼴로 형성되어있어 박혀있는 아웃 리드를 용이하게 빼어낼수 있으며 납땜부위도 아웃 리드의 일부분에 형성되기 때문에 몰딩 공정시 발생되는 플래쉬를 제거하는 공정이 필요없게되어 공정이 그만큼 줄어들게되는 등 뛰어난 효과가 있다.

Claims (3)

  1. 인너 리드상에 접착되는 칩;
    인너 리드와 칩을 전기적으로 연결시켜 주는 도전선;
    상기 인너 리드, 칩과 도전선을 몰딩하여 형성되는 패키지 본체;
    상기 패키지 본체의 배면에서 패키지 본체와 일정 간격을 갖고 단면이 역사다리꼴 형태로 형성되는 아웃 리드를 포함하여 구성됨을 특징으로 하는 BLP.
  2. 삭제
  3. 인너 리드와 아웃 리드를 가지는 리드 프레임상에 본딩패드가 형성된 칩을 접착시키는 단계;
    상기 인너 리드와 상기 칩의 본딩패드에 와이어로 본딩하는 단계;
    상기 인너 리드와 칩 및 와이어를 몰딩하여 패키지 본체를 형성 하는 단계;
    상기 패키지 본체에 박혀있는 아웃 리드를 당겨 패키지 본체로 부터 꺼낸 후 성형을 하는 단계;
    상기 아웃 리드의 길이가 상기 패키지 본체보다 길도록 아웃 리드를 절단하는 단계를 포함하여 이루어짐을 특징으로 하는 BLP의 제조 방법.
KR1019970002244A 1997-01-27 1997-01-27 비엘피(blp) 및 그의 제조 방법 KR100236328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002244A KR100236328B1 (ko) 1997-01-27 1997-01-27 비엘피(blp) 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002244A KR100236328B1 (ko) 1997-01-27 1997-01-27 비엘피(blp) 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980066588A KR19980066588A (ko) 1998-10-15
KR100236328B1 true KR100236328B1 (ko) 1999-12-15

Family

ID=19495569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002244A KR100236328B1 (ko) 1997-01-27 1997-01-27 비엘피(blp) 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100236328B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135284A (ja) * 1993-11-10 1995-05-23 Nec Corp 樹脂封止型半導体装置およびその製造方法
KR950024310A (ko) * 1994-01-31 1995-08-21 황인길 표면실장형 집적회로 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135284A (ja) * 1993-11-10 1995-05-23 Nec Corp 樹脂封止型半導体装置およびその製造方法
KR950024310A (ko) * 1994-01-31 1995-08-21 황인길 표면실장형 집적회로 패키지

Also Published As

Publication number Publication date
KR19980066588A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR100984132B1 (ko) 반도체 패키지 및 그 실장방법
KR0152901B1 (ko) 플라스틱 반도체 패키지 및 그 제조방법
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
KR100242393B1 (ko) 반도체 패키지 및 제조방법
JP2007521643A (ja) 受動デバイスを有するリードフレーム
JP4600124B2 (ja) 半導体パッケージの製造方法
US6127206A (en) Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus
KR100236328B1 (ko) 비엘피(blp) 및 그의 제조 방법
US6246117B1 (en) Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
JPH11121680A (ja) リードフレームおよび半導体装置
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
US5532189A (en) Method of making semiconductor package
KR100218320B1 (ko) 버틈 리드 패키지의 제조방법
KR100253384B1 (ko) 반도체 패키지 및 그 제조방법
KR100230751B1 (ko) 반도체 패키지의 제조방법
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
KR100604332B1 (ko) 반도체 패키지 및 그 제조방법
KR100567045B1 (ko) 반도체 패키지
KR100537716B1 (ko) 리드 프레임 및 그를 이용한 반도체 패키지
KR19980058576A (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
JP5564750B2 (ja) 樹脂封止型半導体装置
JP2656762B2 (ja) 半導体装置およびその製造方法
JP2679687B2 (ja) 樹脂封止型半導体装置
JP2974811B2 (ja) 半導体搭載用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee