KR100604332B1 - 반도체 패키지 및 그 제조방법 - Google Patents
반도체 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100604332B1 KR100604332B1 KR1019990004820A KR19990004820A KR100604332B1 KR 100604332 B1 KR100604332 B1 KR 100604332B1 KR 1019990004820 A KR1019990004820 A KR 1019990004820A KR 19990004820 A KR19990004820 A KR 19990004820A KR 100604332 B1 KR100604332 B1 KR 100604332B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- semiconductor chip
- bonding pad
- bonding
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
반도체 칩과, 상기 반도체 칩 상에 형성된 본딩패드와, 상기 본딩패드의 일측에 도포된 충진제 상에 부착되는 것으로 소정 패턴이 형성되어 있는 인쇄회로기판 및 상기 인쇄회로기판과 반도체 칩이 전기적으로 연결가능하도록 상기 인쇄회로기판 상의 상기 패턴에 연결되어 상기 본딩패드에 본딩되는 것으로 그 몸체가 소정 형상으로 밴딩되어 탄성영역이 형성된 바아 형태의 빔 리드를 구비함으로써, 본딩장비의 궤적운동이 단순화되어 생산성의 효율 및 신뢰성이 향상되는 반도체 패키지 및 그 제조방법을 개시한다.
Description
도 1은 본 발명에 따른 반도체 패키지의 구성을 나타내 보인 개략적인 사시도이고,
도 2a 내지 도 2e는 본 발명에 따른 반도체 패키지의 제조방법을 설명하기 위한 개략적 도면이고,
그리고 도 3은 도 2의 제조방법에 따른 플로우-챠트이다.
<도면의 주요부분에 대한 부호의 설명>
110... 반도체 칩120... 본딩패드
130... 충진제(elastomer)
140... 인쇄회로기판(PCB: Print Circuit Board)
141...장공부150... 빔 리드
151... 탄성영역153... 파단부
160... 폴리이미드 테잎(Polyimide tape)
170... 밴딩장비170a... 가압부재
170b... 받침부재180... 본딩장비
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 반도체 칩과 인쇄회로 기판을 전기적으로 연결하도록 본딩된 빔 리드의 형상이 개선되고, 빔 리드의 본딩방법이 개선된 반도체 패키지 및 그 제조방법에 관한 것이다.
통상적으로, 반도체 패키지(package)라 함은, 반도체 칩(chip) 장착부가 마련된 회로기판 상에 상기 반도체 칩이 장착되고 상기 반도체 칩이 장착된 회로기판의 반대 면으로 타 회로 기판과 전기적으로 연결될 수 있는 리드프레임이 구비되어 있는 상태에서 상기 반도체 칩을 몰딩재 또는 에폭시로 일체화시킴으로써 구체화되는 것이다.
한편, 이러한 구조의 상기 반도체 패키지는 그 구성요소들에 의해 부피가 클 수밖에 없기 때문에 경박단소화를 위해 상기 리드프레임의 구조를 개선한 칩 스케일 패키지(CSP: Chip Scale Package)가 나오게 되었다.
이러한 칩 스케일 패키지(CSP: Chip Scale Package)는 그 내부에 구비된 반도체 칩의 1.25배의 크기이며, 그 전체 크기가 거의 반도체 칩의 크기로 까지 줄여가는 추세이다. 상기 칩 스케일 패키지는 그 구조에 따라 칩 온 보드(chip on board) 패키지, 리드 온 칩(lead on chip)패키지, 비지에이(Ball Grid Array) 패키지 등 여러 가지로 구분된다. 특히, 비지에이 반도체 패키지는 리드(lead)에 솔더볼(solder-ball)을 형성하여 외부기판의 연결단자와 접촉되어 전기도통 가능하게 구성된다.
이 중, 비지에이 반도체 패키지의 제조에 있어서는 패턴이 형성된 인쇄회로기판(PCB)과 반도체 칩을 전기적으로 연결하는 본딩 구조물이 반도체 칩에서 발생하는 열에 의해 인쇄회로기판(PCB)과 반도체 칩 간의 열팽창률의 차이에 따른 열응력으로 인해 본딩면이 박리되거나 탈락되는 등의 문제점이 있었다. 이에 미국의 Tessera사의 마이크로 비지에이 반도체 패키지(μ BGA Package)는 평면형상을 가진 빔 리드 구조를 사용하였고, 상기 빔 리드는 다변위에 따른 본딩장비의 궤적운동에 의해 "S" 자 형상으로 밴딩되어 반도체 칩에 본딩되도록 하였다. 이러한 빔 리드는 인쇄회로기판과 반도체 칩의 열팽창률 차이에 의해 빔 리드에서 발생하는 응력을 최대한 흡수할 수 있었고, 상술한 바와 같은 본딩면의 박리나 탈락현상을 방지할 수 있었다.
그러나, 상기의 빔 리드를 본딩장비를 사용하여 "S" 자 형상으로 밴딩하여 본딩하기 위해서는 다변위에 따른 궤적운동을 수행하도록 본딩장비의 프로그래밍 작업이 수행되어야 하는데, 그 프로그래밍 작업이 너무 복잡하고, 빔 리드의 평면형상 또한 설계 및 형성방법이 복잡하기 때문에 상기와 같은 빔 리드의 사용에 의한 패키지의 신뢰성 및 생산성 효율이 저감되는 문제점을 가지고 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창출된 것으로서, 패키지의 생산성 효율 및 신뢰성을 증대시킬 수 있도록 빔 리드의 형상이 개선되고, 빔 리드의 본딩방법이 개선된 반도체 패키지 및 그 제조방법을 제공하는 점에 그 목적이 있 다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는 반도체 칩과, 상기 반도체 칩 상에 형성된 본딩패드와, 상기 본딩패드의 일측에 도포된 충진제 상에 부착되는 것으로 소정 패턴이 형성되어 있는 인쇄회로기판 및 상기 인쇄회로기판과 반도체 칩이 전기적으로 연결가능하도록 상기 인쇄회로기판 상의 상기 패턴에 연결되어 상기 본딩패드에 본딩되는 것으로 그 몸체가 소정 형상으로 밴딩되어 탄성영역이 형성된 바아 형태의 빔 리드를 구비하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지의 제조방법은 (가) 다수의 장공이 마련된 인쇄회로기판을 형성하는 단계; (나) 상기 장공 상에 바아 형상의 빔 리드를 정렬하고, 상기 인쇄회로기판의 전면에 폴리이미드 테잎을 부착하는 단계; (다) 상기 빔 리드의 몸체에 소정 형상을 가진 탄성영역이 형성되도록 밴딩하는 단계; (라) 반도체 칩의 상면에 본딩패드를 부착하고, 상기 본딩패드가 형성되지 않은 영역에 충진제를 도포한 후, 상기 충진제 상에 상기 인쇄회로기판을 부착하는 단계; 및 (마) 상기 빔 리드를 파단하여 상기 본딩패드에 본딩하는 단계;를 포함하는 것을 특징으로 한다.
따라서, 빔 리드의 몸체에 국부적으로 스프링 기능을 가지는 탄성영역을 형성하기 위한 본딩장비의 궤적운동을 단순화시켜 생산성의 효율 및 신뢰성을 향상시키는 점에 그 특징이 있다.
이러한 특징을 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지를 상 세하게 설명하기로 한다.
도 1은 본 발명에 따른 반도체 패키지의 구성을 나타내 보인 개략적 사시도이다.
도 1을 참조하면, 본 발명에 따른 반도체 패키지는 종래의 구성과 거의 동일하나 빔 리드(150)의 형상이 종래와 같은 평면형상이 아닌 바아(bar) 형태로 구비되어 밴딩된 후, 인쇄회로기판(140)과 반도체 칩(110) 상의 본딩패드(120)에 본딩되는 것이 종래와 특징적으로 다르다.
즉, 본 발명에 따른 반도체 패키지는 회로 기능을 가지는 반도체 칩(110)이 구비되고, 상기 반도체 칩(110) 상부 즉, 상기 회로 기능이 형성된 면에 다수개의 본딩패드(120)가 접착되어 있다. 그리고, 상기 본딩패드(120)가 없는 영역에는 합성고무와 같은 충진제(130)(elestomer)가 도포되어 있다. 여기서, 상기 충진제(130)는 반도체 칩(110)의 회로 기능이 패키징 공정 중에 손상되는 것을 방지하기 위하여 도포되는 것이다. 이를 보다 상세히 설명하면, 통상의 반도체 칩(110)은 고유한 회로 기능이 형성된 활성영역과, 이러한 회로 기능을 외부로 연장시키기 위한 단자인 본딩패드(120)가 형성된 영역으로 분리된다. 이로써, 상기 충진제(130)는 절연물질로서 상기의 회로 기능을 보호하기 위한 것으로 상기 본딩패드(120)가 형성되지 않는 영역에 도포되며 반면에, 회로 기능을 외부로 연장시키기 위하여 형성되어 있는 본딩패드(120)가 형성된 영역에는 충진제(130)가 도포되지 않는다.
또한, 이러한 충진제(130)는 패키징 공정 중에 상기 반도체 칩(110)으로 전 달되는 열이나, 기타 기계적인 충격에 대하여 완충역할(buffer function)을 수행함으로써 반도체 칩(110)에 크랙(crack)이 발생되는 것을 방지하는 역할을 한다.
상기 충진제(130) 상에는 그 상면에 소정 패턴(도시되지 않음)이 형성된 인쇄회로기판(140)(PCB: print Circuit Board)이 상기 충진제(130)를 접착제로 활용하여 접착되어 있다. 상기 패턴은 구리 호일(Cu foil) 또는 구리 도금층으로 형성된다.
그리고, 상기 인쇄회로기판(140)과 반도체 칩(110)이 전기적으로 연결되기 위해서는 상기 인쇄회로기판(140) 상의 상기 패턴과 상기 본딩패드(120)의 상부에 직접 본딩되는 바아(bar) 형상의 빔 리드(150)가 구비된다. 여기서, 상기 인쇄회로기판(140) 상에는 기판 상의 상기 패턴을 보호하기 위한 유전체인 폴리이미드 테입(160)(Polyimide tape)이 부착되어 있다.
이러한 상기 빔 리드(150)는 그 몸체가 밴딩장비(도 2c의 170)에 의해 소정의 형상으로 밴딩된 탄성영역(151)을 가지고 있으며, 이렇게 밴딩된 상기 빔 리드(150)는 본딩장비(도 2e의 180)에 의해 본딩패드(120)에 본딩된다. 상기와 같이 빔 리드(150)에 소정 형상의 탄성영역(151)을 형성시키는 이유는 일반적으로 반도체 칩(110)에서 소정의 열이 발생하게 되면 인쇄회로기판(140)과 반도체 칩(110)은 서로 다른 열팽창률을 가지고 있어서 이러한 열팽창률의 차이로 인해 빔 리드(150)의 몸체에 열응력이 발생하게 되고, 이로 인해 빔 리드(150)의 본딩면이 본딩패드(120)에서 박리되거나 탈락되는 등의 문제점을 유발시키게 된다. 이에, 상기 빔 리드(150)는 스프링의 기능을 하는 소정 형상의 탄성영역(151)을 가지고 반 도체 칩(110) 상의 본딩패드(120)에 본딩되어 있기 때문에, 본딩 후 상기 열팽창률의 차이에 의해 발생하는 열응력을 상기 빔 리드(150)의 탄성영역(151)에서 완충시켜 둔화시키게 된다. 이로써, 빔 리드(150)의 본딩면이 본딩패드(120)에서 박리되거나, 탈락되는 것을 방지할 수 있게 된다.
이와 같은 구성을 가지는 반도체 패키지의 제조방법을 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 2a 내지 2e는 본 발명에 따른 반도체 패키지의 제조방법을 설명하기 위한 도면이고, 도 3은 도 2의 제조방법에 따른 플로우-챠트이다. 앞서 도시된 도면의 동일한 참조부호는 동일한 구성요소를 가리킨다.
도 2a 및 도 2b를 참조하면, 먼저, 후술되는 반도체 칩(110)에 접착되어 있는 본딩패드(120)의 형성영역에 대응되도록 다수의 장공(141)이 형성된 그리고, 그 상면에 구리 호일(Cu foil) 또는 구리 도금층으로 형성된 소정 패턴(도시되지 않음)을 가지는 인쇄회로기판(140)을 준비한다. 그 후, 상기 인쇄회로기판(140)의 패턴에 각각 연결되도록 상기 장공(141) 상부에 바아 형상을 가진 다수의 빔 리드(150)를 정렬되게 위치시킨다. 여기서, 상기 인쇄회로기판(140)의 패턴과 연결되지 않는 부위와 연결되어 있는 상기 빔 리드(150)의 일측에는 후술되는 본딩장비(도 2e의 180)의 궤적운동에 의해 용이하게 절단되도록 하기 위한 파단부(153)가 형성되어 있다. 이 후, 상기 인쇄회로기판(140) 상에 폴리이미드 테입(160)을 부착시켜 상기 빔 리드(150)를 고정시킨다( 도 3의 10).
도 2c를 참조하면, 그 다음으로는 상기 빔 리드(150)를 밴딩(bending)하는 단계(도 3의 30)로서, 소정 형상의 탄성영역(151)을 갖는 빔 리드(150)의 몸체 국부를 밴딩하기 위해서는 상기 형상에 대응되는 성형부를 가지는 밴딩장비(170)를 사용한다. 상기 밴딩장비(170)는 빔 리드(150)를 프레싱하여 소정 형상으로 밴딩하도록 각각 그 형상에 대응하는 상기 성형부를 가지는 가압부재(170a)와, 가압부재(170a)와 대응되는 받침부재(170b)를 구비한다. 즉, 상기 빔 리드(150)가 정렬되어 있는 인쇄회로기판(140)을 상기 가압부재(170a) 및 받침부재(170b) 사이에 위치시키면 상기 가압부재(170a)는 인쇄회로기판(140)의 장공(141)을 통해 정지하고 있는 받침부재(170b) 쪽으로 하강하여 빔 리드(150)를 프레싱한다. 그러면, 상기 빔 리드(150)는 가압부재(170a) 및 받침부재(170b)의 성형부에 의해 밴딩되어 탄성역역(151)을 갖는 소정 형상으로 성형된다. 여기서, 상기 탄성영역(151)의 형상은 도면에 도시되어 있는 형상만을 한정하는 것이 아니라, 후술되는 열응력을 둔화시키기에 최적화될 수 있도록 상기 밴딩장비(170)의 성형부를 여러가지 형상으로 바꾸어서 사양에 따라 밴딩할 수 있다. 이로써, 인쇄회로기판(140)과 반도체 칩(110)의 서로 다른 열팽창률에 따른 빔 리드(150) 몸체에 가해지는 열응력은 스프링 기능을 하는 상기 탄성영역(151)에서 둔화되어 본딩패드(120)에서 빔 리드(150)의 본딩면이 박리되거나 탈락되는 것을 방지할 수 있다.
도 2d를 참조하면, 다음으로, 상술한 바와 같이 빔 리드(150)가 밴딩된 인쇄회로기판(140)을 반도체 칩(110) 상에 부착하는 단계(도 3의 50)로서, 먼저 상기 반도체 칩(110) 상의 일측에 반도체 칩(110)의 활성영역에 형성된 회로 기능을 외부로 연장시키기 위한 단자인 본딩패드(120)를 부착한다. 그리고, 상기 본딩패드(120)가 부착되지 않은 영역에는 반도체 칩(110)의 크랙(crack)이 발생되는 것을 방지하기 위한 충진제(130)(elastomer)를 도포한다. 그 다음으로, 빔 리드(150)가 밴딩된 인쇄회로기판(140)을 상기 충진제(130) 상에 부착한다.
도 2e를 참조하면, 이 후, 밴딩된 상기 빔 리드(150)를 파단하여 상기 본딩패드(120)의 상면에 본딩하는 단계(도 3의 70)로서, 우선 본딩장비(180)를 상기 빔 리드(150)의 파단부(153) 상에 위치시킨다. 여기서, 상기 본딩장비(180)는 반도체 칩(110)의 본딩패드(120) 상에서 수직으로 상하 궤적운동만 프로그래밍되어 동작되는 것으로 본딩패드(120)의 수직 연장선 상에 위치한다. 그 다음으로는 상기 본딩장비(180)를 본딩패드(120) 쪽으로 하강시킨다. 그러면, 상기 본딩장비(180)는 밴딩장비(도 2c의 170)와 마찬가지로 인쇄회로기판(140)의 장공(141)을 통해 본딩패드(120) 쪽으로 상기 빔 리드(150)의 파단부(153)를 가압하면서 하강한다. 이 후, 빔 리드(150)는 본딩장비(180)의 하강에 따른 가압에 의해 파단부(153)가 먼저 절단되고, 본딩장비(180)는 패턴과 연결되어 있는 상태의 파단된 빔 리드(150)의 일단부를 본딩패드(120) 상면에 접촉시켜 본딩한다. 여기서, 상기 빔 리드(150)는 종래와 달리 바아 형상으로 마련되기 때문에, 밴딩장비(도 2c의 170)를 이용한 빔 리드(150)의 밴딩 후, 상기 본딩장비(180)의 궤적운동을 상하 수직운동으로만 단순화시켜 본딩할 수 있으므로 다수개의 빔 리드(150)를 동시에 밴딩하여 본딩할 수 있게 된다.
이 후 공정으로, 도면에는 도시하지 않았지만, 패키지 내부의 구조물을 보호하기 위한 기능을 수행하기 위하여 패키지를 몰드 컴파운드(mold compound)로 몰딩 하고, 상기 몰드 컴파운드를 경화하기 위한 오븐(oven) 큐어링(curing)을 진행하여 상기 몰드 컴파운드를 경화시키면 본 발명에 따른 반도체 패키지의 형태를 구체화시킨다.
이상에서의 설명에서와 같이, 본 발명에 따른 반도체 패키지 및 그 제조방법은 빔 리드의 형상을 바아(bar) 형상으로 제작하여 밴딩하고 본딩시킴으로써, 종래와는 달리 본딩장비의 궤적운동을 단순화시켜 생산성의 효율 및 신뢰성을 향상시키는 점에 그 장점이 있다.
Claims (2)
- 반도체 칩;상기 반도체 칩 상에 형성된 본딩패드;상기 본딩패드의 일측에 도포된 충진제 상에 부착되는 것으로 소정 패턴이 형성되어 있는 인쇄회로기판; 및상기 인쇄회로기판과 반도체 칩이 전기적으로 연결가능하도록 상기 인쇄회로기판 상의 상기 패턴에 연결되어 상기 본딩패드에 본딩되는 것으로 그 몸체가 수직 방향으로 밴딩되어 탄성영역이 형성된 바아 형태의 빔 리드를 구비하는 것을 특징으로 하는 반도체 패키지.
- (가) 다수의 장공이 마련된 인쇄회로기판을 형성하는 단계;(나) 상기 장공 상에 바아 형상의 빔 리드를 정렬하고, 상기 인쇄회로기판의 전면에 폴리이미드 테잎을 부착하는 단계;(다) 상기 빔 리드의 몸체에 수직 방향으로 소정의 형상을 가진 탄성영역이 형성되도록 밴딩하는 단계;(라) 반도체 칩의 상면에 본딩패드를 부착하고, 상기 본딩패드가 형성되지 않은 영역에 충진제를 도포한 후, 상기 충진제 상에 상기 인쇄회로기판을 부착하는 단계; 및(마) 상기 빔 리드를 파단하여 상기 본딩패드에 본딩하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990004820A KR100604332B1 (ko) | 1999-02-11 | 1999-02-11 | 반도체 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990004820A KR100604332B1 (ko) | 1999-02-11 | 1999-02-11 | 반도체 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000055912A KR20000055912A (ko) | 2000-09-15 |
KR100604332B1 true KR100604332B1 (ko) | 2006-07-24 |
Family
ID=19574113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990004820A KR100604332B1 (ko) | 1999-02-11 | 1999-02-11 | 반도체 패키지 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100604332B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170117215A1 (en) | 2015-10-27 | 2017-04-27 | Samsung Electronics Co., Ltd. | Semiconductor device having flexible interconnection and method for fabricating the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041344A (ja) * | 1996-07-25 | 1998-02-13 | Hitachi Cable Ltd | 半導体装置用テープキャリア |
JPH10144723A (ja) * | 1996-11-12 | 1998-05-29 | Hitachi Ltd | 半導体装置の製造方法 |
KR19990031914A (ko) * | 1997-10-15 | 1999-05-06 | 윤종용 | 칩 스케일 패키지 |
JP2000082725A (ja) * | 1998-07-18 | 2000-03-21 | Samsung Electronics Co Ltd | センタパッド型半導体パッケ―ジ素子の製造方法 |
-
1999
- 1999-02-11 KR KR1019990004820A patent/KR100604332B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041344A (ja) * | 1996-07-25 | 1998-02-13 | Hitachi Cable Ltd | 半導体装置用テープキャリア |
JPH10144723A (ja) * | 1996-11-12 | 1998-05-29 | Hitachi Ltd | 半導体装置の製造方法 |
KR19990031914A (ko) * | 1997-10-15 | 1999-05-06 | 윤종용 | 칩 스케일 패키지 |
JP2000082725A (ja) * | 1998-07-18 | 2000-03-21 | Samsung Electronics Co Ltd | センタパッド型半導体パッケ―ジ素子の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170117215A1 (en) | 2015-10-27 | 2017-04-27 | Samsung Electronics Co., Ltd. | Semiconductor device having flexible interconnection and method for fabricating the same |
US10553529B2 (en) | 2015-10-27 | 2020-02-04 | Samsung Electronics Co., Ltd. | Semiconductor device having flexible interconnection and method for fabricating the same |
US10770383B2 (en) | 2015-10-27 | 2020-09-08 | Samsung Electronics Co., Ltd. | Semiconductor device having flexible interconnection and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20000055912A (ko) | 2000-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100386061B1 (ko) | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 | |
US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
JP3491003B2 (ja) | チップサイズパッケージ半導体 | |
US6012224A (en) | Method of forming compliant microelectronic mounting device | |
US7208826B2 (en) | Semiconductor device and method of manufacturing the same | |
US9117684B1 (en) | Semiconductor package having a plurality of input/output members | |
US6977439B2 (en) | Semiconductor chip stack structure | |
US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
US20020163075A1 (en) | Semiconductor package with embedded heat-dissipating device | |
JP4785917B2 (ja) | マルチチップモジュールの製造方法 | |
US9196470B1 (en) | Molded leadframe substrate semiconductor package | |
US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
US6489667B1 (en) | Semiconductor device and method of manufacturing such device | |
US6465876B1 (en) | Semiconductor device and lead frame therefor | |
KR100604332B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR100353105B1 (ko) | Bga 구조를 갖는 반도체 장치 및 그 제조 방법 | |
JPH07335680A (ja) | 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法 | |
KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
KR100246367B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR19990066529A (ko) | 칩 사이즈 패키지 및 그 제조방법 | |
KR100362501B1 (ko) | 반도체장치 | |
KR100338129B1 (ko) | 반도체 소자의 다중 칩 모듈 및 그 제조방법 | |
JP2000232181A (ja) | Bga構造の半導体装置及びlga構造の半導体装置並びにその製造方法 | |
KR100215119B1 (ko) | 알루미늄 박판을 이용한 csp 패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |