KR100215119B1 - 알루미늄 박판을 이용한 csp 패키지 제조방법 - Google Patents

알루미늄 박판을 이용한 csp 패키지 제조방법 Download PDF

Info

Publication number
KR100215119B1
KR100215119B1 KR1019970009486A KR19970009486A KR100215119B1 KR 100215119 B1 KR100215119 B1 KR 100215119B1 KR 1019970009486 A KR1019970009486 A KR 1019970009486A KR 19970009486 A KR19970009486 A KR 19970009486A KR 100215119 B1 KR100215119 B1 KR 100215119B1
Authority
KR
South Korea
Prior art keywords
aluminum
thin plate
chip
forming
conductive adhesive
Prior art date
Application number
KR1019970009486A
Other languages
English (en)
Other versions
KR19980073902A (ko
Inventor
서원식
백영호
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970009486A priority Critical patent/KR100215119B1/ko
Publication of KR19980073902A publication Critical patent/KR19980073902A/ko
Application granted granted Critical
Publication of KR100215119B1 publication Critical patent/KR100215119B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

알루미늄 박판을 이용한 씨. 에스. 피(CSP: Chip scale package) 패키지의 제조방법에 관하여 개시한다. 이를 위하여 본 발명은, 알루미늄 박판에 적어도 한 개 이상의 홀(hole)을 가공하는 단계와, 상기 홀이 가공된 알루미늄 박판을 부도체화 시키는 단계와, 상기 부도체화 된 알루미늄 박판의 양면에 도전성 접착제를 정해진 패턴에 따라 형성하는 단계와, 상기 도전성 접착제의 표면에 도전물질층을 형성하여 상부에는 솔더볼 패드를, 하부에는 본드핑거를 형성하는 단계와, 상기 도전물질층이 형성된 알루미늄 박판에 칩을 부착하는 단계와, 상기 칩의 본드패드와 알루미늄 박판의 본드핑거를 골드와이어로 연결하는 와이어본딩 단계와, 상기 칩과 골드와이어가 형성된 알루미늄 박판의 하부면을 캡슐화하는 단계 및 상기 알루미늄 박판의 상부에 형성된 솔더볼 패드에 솔더볼을 부착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 알루미늄 박판을 이용한 CSP 패키지 제조방법을 제공한다.

Description

알루미늄 박판을 이용한 CSP 패키지 제조방법
본 발명은 반도체 장치의 패키징 방법에 관한 것으로, 특히 알루미늄 박판을 이용한 씨. 에스. 피(CSP: Chip scale package, 이하 'CSP'라 칭함) 패키지의 제조방법에 관한 것이다.
반도체 소자의 제조 공정에서 패키징(packaging or assembly) 공정은 반도체 칩을 외부 환경으로부터 보호하고, 사용이 용이하도록 반도체 칩을 형상화시키고, 반도체 칩에 구성된 동작 기능을 보호함으로써 반도체 소자의 신뢰도를 향상시키는 공정이다. 최근 반도체 소자의 집적도가 향상되고 반도체 소자의 기능이 다양해짐에 따라 패키징 공정의 추세는 점차 패키지 핀이 적은 공정에서 많은 공정인 다핀화 공정으로 옮겨가고 있으며, 인쇄 회로 기판(PCB: Print Circuit Board)에 패키지를 끼우는 형태에서 표면에 실장하는 방식의 표면실장형 형태로(surface mounting device)로 전환되고 있다. 이러한 표면실장형 형태의 패키지는 SOP(small outline package), PLCC(plastic leaded chip carrier), QFP(quad flat package), BGA(Ball Grid Array) 및 CSP(chip scale package)등 많은 종류가 소개되고 있는데, 특히, CSP 패키지에서는 세라믹(ceramic)계의 박판을 사영하여 패키지를 형성하는데는 경박 단소화에 한계가 있으며 제조 경비가 많이 소요된다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 알루미늄 박판을 이용하여 반도체 소자의 패키지 형태를 경박 단소화시키면서 저렴한 제조 비용으로 제조할 수 있는 CSP 패키지의 제조방법을 제공하는데 있다.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따라 알루미늄 박판을 이용한 CSP 패키지 제조방법을 설명하기 위하여 공정의 순서에 따라 도시한 단면도들이다.
* 도면의 주요부분에 대한 부호의 간단한 설명 *
100: 알루미늄 박판,102: 알루미늄 산화층,
104: 도전성 접착제,106: 도전물질층,
108: 칩,110: 골드와이어,
112: 몰드 컴파운드,114: 솔더볼.
상기의 기술적 과제를 달성하기 위하여 본 발명은, 알루미늄 박판에 적어도 한 개 이상의 홀(hole)을 가공하는 단계와, 상기 홀이 가공된 알루미늄 박판을 부도체화 시키는 단계와, 상기 부도체화 된 알루미늄 박판의 양면에 도전성 접착제를 정해진 패턴에 따라 형성하는 단계와, 상기 도전성 접착제의 표면에 도전물질층을 형성하여 상부에는 솔더볼 패드를, 하부에는 본드핑거를 형성하는 단계와, 상기 도전물질층이 형성된 알루미늄 박판에 칩을 부착하는 단계와, 상기 칩의 본드패드와 알루미늄 박판의 본드핑거를 골드와이어로 연결하는 와이어본딩 단계와, 상기 칩과 골드와이어가 형성된 알루미늄 박판의 하부면을 캡슐화하는 단계 및 상기 알루미늄 박판의 상부에 형성된 솔더볼 패드에 솔더볼을 부착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 알루미늄 박판을 이용한 CSP 패키지 제조방법을 제공한다.
본 발명의 바람직한 실시예에 따르면, 상기 알루미늄 박판을 부도체화 시키는 방법은 양극산화(anodizing)법을 이용하는 것이 적합하다.
바람직하게는, 상기 알루미늄 박판의 양면에 도전성 접착제를 정해진 패턴에 따라 형성하는 방법은 스크린 프린트법(method of screen print)을 이용하는 것이 적합하다.
또한, 상기 도전성 접착제의 표면에 형성된 도전물질층은 은(Ag), 팔라듐(Pd) 및 금(Au)중에서 선택된 하나를 사용하여 전기도금을 이용하여 형성하는 것이 바람직하다.
상기 알루미늄 박판의 하부면을 캡슐화하는 방법은 플라스틱이나 세라믹계의 재질을 사용하여 형성하는 것이 바람직하다.
본 발명에 따르면, 칩 크기의 패키지를 형성함에 있어서 알루미늄 박판을 종래의 세라막계의 리드프레임 대신에 사용하여 패키지의 크기를 보다 경박 단소화시킬 수 있으며, 제조 원가를 낮게 할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 의한 알루미늄 박판을 이용한 CSP 패키지 제조방법을 설명하기 위하여 공정의 순서에 따라 도시한 단면도들이다.
도 1을 참조하면, 알루미늄 박판(100)에 다수의 홀(hole)을 형성하고, 상기 홀(hole)이 가공된 알루미늄 박판(100)을 양극산화(anodizing)법을 이용하여 알루미늄 박판의 표면에 알루미늄 산화층(102)을 형성함으로써 알루미늄 박판(100) 전체를 부도체화 시킨다. 이어서, 상기 양극산화가 완료된 알루미늄 박판(100)의 양면에 도전성 접착제(conductive paste, 104)를 미리 설계된 형상을 따라 스크린 프린프법(method of screen print)으로 형성한다.
도 2를 참조하면, 상기 도전성 접착제(104)가 스크린 프린트법으로 형성된 알루미늄 박판(100)에서 도전성 접착제(104)의 표면에 금(Au), 은(Ag) 및 팔라늄(Pd)과 같은 전도성이 뛰어난 물질중에서 선택된 하나를 이용하여 전기도금법으로 도전물질층(106)을 형성한다.
도 3을 참조하면, 상기 도전물질층(106)이 도전성 접착제(104)의 표면에 형성된 결과물에서, 알루미늄 박판(100)의 하부면에 칩(108)을 부착(chip attach)하고, 연속해서 칩(108)에 형성되어 있는 본드패드(bond pad, 도면에 도시되지 않음)와 알루미늄 박판(100)에 형성되어 있는 본드 핑거(bond finger)를 골드와이어(gold wire, 110)를 사용하여 본딩(bonding)함으로써 연결한다. 여기서 본드패드는 칩(108)에 구성되어 있는 회로기능을 외부로 확장할 때 쓰이는 단자를 말하며, 본드 핑거(bond finger)는 알루미늄 박판(100) 상에 형성된 상기 본드패드와 연결된 골드와이어(110)를 최종 연결단자인 솔더볼에 연결시키는 중간 연결단자를 나타낸다.
도 4를 참조하면, 상기 골드와이어(110)가 형성된 결과물에서, 칩(108)이 있는 하부면을 열경화성 몰드 컴파운드(112)를 사용하여 캡슐화시킴으로 외부의 충격에 의해 손상이 되기 쉬운 내부의 칩(108)과 골드와이어(110)와 같은 구조물을 보호한다. 연속하여 상기 열경화성 몰드 컴파운드(112)를 경화시키기 위한 오븐 큐어링(oven curing) 공정을 몰드 컴파운드의 재질에 따라 달리하여 수행한다. 여기서 캡슐화 물질은 통상으로 쓰이는 플라스틱 패키지 형성을 위한 몰드 컴파운드를 일예로 설명하였지만, 내부에 내장되는 칩(108)이 작동중에 열을 많이 발생시키는 마이크로 프로세서(micro-processor)와 같은 칩(chip)인 경우에는 플라스틱 몰드 컴파운드 대신에 내열성이 강한 세라믹계의 재질을 사용하여 캡슐화를 시키면 CSP 패키지의 내열성이 높아져서 신뢰도를 보다 향상시킬 수 있다.
도 5를 참조하면, 상기 캡슐화기 끝난 결과물에 솔더볼(114) 부착공정을 진행하여 칩(108)에 본드패드의 최종적인 외부 확장 형태인 솔더볼(114)을 칩(108)이 부착된 타면의 솔더폴 패드에 형성한다. 이러한 솔더볼 패드(solder ball pad)는 이면(backside)에 있는 본드핑거와 서로 연결되어서 칩에 형성된 본드패드를 솔더볼로 연결시킨다. 여기서 상기 솔더볼을 부착하는 공정 이전에 플럭스(flux) 전처리를 실시하여 솔더볼(114)이 부착되는 영역에 잔존하는 이물질을 제거하여 솔더볼(114)의 부착을 용이하게 하는 것이 바람직하다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
따라서, 상술한 본 발명에 따르면,칩크기의 패키지를 제조하는 공정에서 종래에 쓰이던 세라믹 박판 대신에 알루미늄 박판을 산화시켜 사용함으로써, CSP 패키지를 좀더 경박단소화시킴과 동시에 제조원가 낮출 수 있다.

Claims (6)

  1. 알루미늄 박판에 적어도 한 개 이상의 홀(hole)을 가공하는 단계;
    상기 홀이 가공된 알루미늄 박판을 부도체화 시키는 단계;
    상기 부도체화 된 알루미늄 박판의 양면에 도전성 접착제를 정해진 패턴에 따라 형성하는 단계;
    상기 도전성 접착제의 표면에 도전물질층을 형성하여 상부에는 솔더볼 패드를, 하부에는 본드핑거를 형성하는 단계;
    상기 도전물질층이 형성된 알루미늄 박판에 칩을 부착하는 단계;
    상기 칩의 본드패드와 알루미늄 박판의 본드핑거를 골드와이어로 연결하는 와이어본딩 단계;
    상기 칩과 골드와이어가 형성된 알루미늄 박판의 하부면을 캡슐화하는 단계; 및
    상기 알루미늄 박판의 상부에 형성된 솔더볼 패드에 솔더볼을 부착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 알루미늄 박판을 이용한 CSP 패키지 제조방법.
  2. 제1항에 있어서, 상기 알루미늄 박판을 부도체화 시키는 방법은 양극산화(anodizing)법을 이용하는 것을 특징으로 하는 알루미늄 박판을 이용한 CSP 패키지 제조방법.
  3. 제1항에 있어서, 상기 알루미늄 박판의 양면에 도전성 접착제를 정해진 패턴에 따라 형성하는 방법은 스크린 프린트법(method of screen print)을 이용하는 것을 특징으로 하는 알루미늄 박판을 이용한 CSP 패키지 제조방법.
  4. 제1항에 있어서, 상기 도전성 접착제의 표면에 형성된 도전물질층은 은(Ag), 팔라듐(Pd) 및 금(Au)중에서 선택된 하나를 사용하여 형성하는 것을 특징으로 알루미늄 박판을 이용한 CSP 패키지 제조방법.
  5. 제1항에 있어서, 상기 도전성 접착제의 표면에 도전물질층을 형성하는 방법은 전기도금을 이용하는 것을 특징으로 하는 알루미늄 박판을 이용한 CSP 패키지 제조방법.
  6. 제1항에 있어서, 상기 알루미늄 박판의 하부면을 캡슐화하는 방법은 플라스틱이나 세라믹계의 재질을 사용하는 것을 특징으로 알루미늄 박판을 이용한 CSP 패키지 제조방법.
KR1019970009486A 1997-03-20 1997-03-20 알루미늄 박판을 이용한 csp 패키지 제조방법 KR100215119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970009486A KR100215119B1 (ko) 1997-03-20 1997-03-20 알루미늄 박판을 이용한 csp 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970009486A KR100215119B1 (ko) 1997-03-20 1997-03-20 알루미늄 박판을 이용한 csp 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR19980073902A KR19980073902A (ko) 1998-11-05
KR100215119B1 true KR100215119B1 (ko) 1999-08-16

Family

ID=19500197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970009486A KR100215119B1 (ko) 1997-03-20 1997-03-20 알루미늄 박판을 이용한 csp 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100215119B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656295B1 (ko) * 2004-11-29 2006-12-11 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법

Also Published As

Publication number Publication date
KR19980073902A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
US5854512A (en) High density leaded ball-grid array package
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
JPH07263611A (ja) 半導体装置用のリードフレーム
JP2844058B2 (ja) 半導体パッケージ
KR100215119B1 (ko) 알루미늄 박판을 이용한 csp 패키지 제조방법
KR100186759B1 (ko) 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이(bga) 반도체 패키지의 열 방출구조
JP3576228B2 (ja) 表面実装型半導体装置
KR0119757Y1 (ko) 반도체 패키지
CN115732450B (zh) 一种新型功率模块高密度封装结构及其制造方法
JPH08340069A (ja) リードフレーム及びこれを用いた半導体装置
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
KR19980025877A (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JPH08107127A (ja) 半導体装置
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR0119755Y1 (ko) 반도체 패키지
CN111834323A (zh) 一种半导体封装件及其制造方法
KR100215118B1 (ko) 씨.에스.피 패키지 제조방법
KR100369501B1 (ko) 반도체패키지
JPH1050915A (ja) 半導体装置及びその製造方法
KR100206965B1 (ko) 볼 그리드 어레이 패키지
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
JP3810155B2 (ja) ワイヤボンディング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120504

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee