CN111834323A - 一种半导体封装件及其制造方法 - Google Patents

一种半导体封装件及其制造方法 Download PDF

Info

Publication number
CN111834323A
CN111834323A CN202010742844.9A CN202010742844A CN111834323A CN 111834323 A CN111834323 A CN 111834323A CN 202010742844 A CN202010742844 A CN 202010742844A CN 111834323 A CN111834323 A CN 111834323A
Authority
CN
China
Prior art keywords
lead
lead frame
semiconductor chip
leads
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010742844.9A
Other languages
English (en)
Inventor
戴建业
刘伟
韦仕贡
张彦秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yandong Microelectronic Technology Co ltd
Original Assignee
Beijing Yandong Microelectronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yandong Microelectronic Technology Co ltd filed Critical Beijing Yandong Microelectronic Technology Co ltd
Priority to CN202010742844.9A priority Critical patent/CN111834323A/zh
Publication of CN111834323A publication Critical patent/CN111834323A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Abstract

本发明公开一种半导体封装件及其制造方法。该半导体封装件包括：半导体芯片，其表面设有多个外接端子；引线框架，其具有多个用于与外部电路连接的管脚；连接部，其包括作为连接线路的多条引线以及用于承载多条引线的绝缘基材层，其中引线的一端与外接端子连接，另一端与管脚连接；以及封装胶体，其包覆半导体芯片、引线框架和连接部，管脚暴露于封装胶体的外侧。本发明通过连接部上的引线连接半导体芯片的外接端子与引线框架外围的管脚，即利用连接部电连接代替了金属焊线电连接，从而省略了焊线工序，解决了金属焊线焊接不良所带来产品良率低的问题。

Description

一种半导体封装件及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体封装件及其制造方法。
背景技术
传统以引线框架为芯片承载件的半导体封装件，例如四方扁平式半导体封装件(QuadFlatPackage，QFP)、四方扁平无管脚式(QuadFlatNon-leaded，QFN)半导体封装件等，其制作方式均是在一具有芯片座及多个管脚的引线框架上粘结半导体芯片，通过多条金属焊线将芯片表面的外接端子同引线框架上的管脚进行电性连接，最后以封装胶体包覆该芯片和金属焊线，形成半导体封装件。
随着市场对消费类电子的性能需求不断提升，对半导体芯片以及半导体封装件的性能也提出了更高的要求。以中高端消费电子产品为例，其所使用的QFN产品中，引线框架四周的管脚数量基本不少于60个，金属焊线数量基本上大于100根。而在实际封装制程中，焊线工序中所易发生的焊线冲弯、焊接不良是导致QFN产品良率较低的重要因素，而且随着金属焊线数量增多，产品良率越低。
发明内容
本发明的目的在于提供一种半导体封装件及其制造方法，该半导体封装件能够避免焊线冲弯、降低焊点异常发生频率，提高半导体封装件长期使用的可靠性。
根据本发明的一个方面，提供了一种半导体封装件，包括：半导体芯片，其表面设有多个外接端子；引线框架，其具有多个用于与外部电路连接的管脚；连接部，其包括作为连接线路的多条引线以及用于承载多条引线的绝缘基材层，其中引线的一端与外接端子连接，另一端与管脚连接；以及封装胶体，其包覆半导体芯片、引线框架和连接部，管脚暴露于封装胶体的外侧。
进一步地，绝缘基材层具有相对的第一表面和第二表面，其中第一表面靠近半导体芯片，第二表面靠近引线框架；引线包括位于第一表面的第一引线、位于第二表面的第二引线、以及位于绝缘基材层内部的连接线；第一引线的一端与半导体芯片的外接端子连接，另一端与连接线连接；第二引线的一端与引线框架的管脚连接，另一端与连接线连接。
进一步地，绝缘基材层具有相对的第一表面和第二表面，其中第一表面靠近半导体芯片，第二表面靠近引线框架；引线的一端暴露于第一表面且与半导体芯片的外接端子连接，引线的另一端暴露于第二表面且与引线框架的管脚连接，引线的其它部分位于绝缘基材层内部。
进一步地，连接部设有用于与半导体芯片定位的定位点。
进一步地，绝缘基材层表面设有包覆引线的绝缘层。
进一步地，绝缘基材层的第二表面设有粘接层，绝缘基材层通过粘接层贴附于引线框架表面。
进一步地，引线的两端分别设有用于与半导体芯片的外接端子和引线框架的管脚连接的焊盘。
进一步地，焊盘的表面突出绝缘基材层的表面。
进一步地，焊盘的表面镀有镍或锡金属。
如前所述的半导体封装件，进一步地，连接部为柔性电路板。
根据本发明的另一个方面，提供了一种半导体封装件的制造方法，包括如下步骤：将连接部固定于引线框架表面，连接部包括作为连接线路的多条引线以及用于承载多条引线的绝缘基材层；将引线的一端与半导体芯片的外接端子连接，将引线的另一端与引线框架的管脚连接；利用封装胶体包覆半导体芯片、引线框架和连接部，并至少暴露出引线框架的管脚。
进一步地，还包括制作连接部的步骤：在绝缘基材层中形成多条引线；在引线一端形成用于连接外接端子的焊盘，在引线另一端形成用于连接管脚的焊盘。
进一步地，前述连接部为柔性电路板。
本发明的有益效果如下：
本发明提供的半导体封装件，采用连接部中的引线连接半导体芯片的外接端子与引线框架的管脚，即利用连接部电连接代替了传统的金属焊线电连接，也就省略了焊线工序，解决了因焊线冲弯与金属焊线焊接不良所导致的产品良率低的问题。并且，由于采用连接部电连接代替了金属焊线电连接，所以在加工过程中，可以通过贴装、回流焊等工艺完成连接部的电连接，经实践证明，可有效缩短产品的制程，提高产品的制造效率。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明实施例中半导体封装件的结构示意图。
图2示出本发明实施例中引线框架和连接部的连接结构示意图。
图3示出本发明实施例中半导体芯片、连接部和引线框架的连接结构剖视图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。为了清楚起见，附图中的各个部分没有按比例绘制。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
如图1-3所示，本发明实施例提供一种半导体封装件，该半导体封装件类似于QFN封装结构，其包括：半导体芯片10、引线框架20、连接部30和封装胶体(未示出)。
半导体芯片10的表面设有多个外接端子11(也被称为PAD或焊点)。优选地，半导体芯片10的所有外接端子11均位于半导体芯片10的同一侧，以利于通过连接部30与引线框架20连接，进而与外部电路连接。
引线框架20作为集成电路的芯片载体，起到半导体芯片10与外部电路连接的桥梁作用。具体地，引线框架20包括用于固定半导体芯片10的芯片座(未图示)，芯片座四周设置有若干用于与外部电路连接的管脚21。按照微电子行业的一般定义，将引线框架20(或芯片座)用于与半导体芯片10连接的一面称为“正面”，另外一面称为“背面”。
连接部30包括绝缘基材层31和多条引线32，引线32的两端分别与外接端子11和管脚21连接。
封装胶体用于包覆半导体芯片10、引线框架20和连接部30，起到保护其中的半导体芯片10免受侵蚀、氧化的作用。其中，为了方便与外部电路进行连接，引线框架20的管脚21局部从封装胶体暴露，比如可以采用类似于QFN封装的方式，管脚21从封装胶体的侧面和/或背面裸露。在实际产品中，引线框架20的背面也暴露于封装胶体的外侧，以利于半导体封装件的散热。在某些产品中，还可以将管脚21和引线框架20的背面焊锡到印刷电路板(Printed Circuit Board，PCB)。
传统工艺中，引线框架20借助于键合材料，例如金丝、铝丝、铜丝等金属焊线以及金属凸块等，实现半导体芯片10与外部电路的电连接以形成电气回路。确切地说，引线框架20是通过其四周的管脚21，并主要借助于金属焊线实现半导体芯片10的外接端子11与外部电路的电连接。但是在封装过程中，当融化的塑封材料以一定的模流速度填充到产品内部时，难以避免地会对其中的金属焊线产生压力，这就是业内俗称的焊线冲弯(wire sweep)。随着市场对芯片及半导体封装件性能的要求不断提高，金属焊线的数量大大增加，同时芯片及半导体封装件朝向小型化发展，造成金属焊线的密度越来越高，焊线工序的工艺难度大幅提高，生产效率大幅下降，并且金属焊线焊接不良、焊线冲弯等原因，也导致产品良率大幅度下降。
而本发明实施例提供的半导体封装件，通过连接部30上的引线32连接半导体芯片10的外接端子11与引线框架20外围的管脚21，即利用连接部30电连接代替了金属焊线电连接，也就省略了焊线工序，解决了金属焊线焊接不良、焊线冲弯所带来产品良率降低的问题。进一步地，在加工制程中，还可以通过贴装及回流焊完成连接部30与引线框架20之间的电连接，经实践证明，可有效缩短制程周期，提高制造效率。
传统工艺中，金属焊线的电连接(键合)，主要是采用焊线设备并利用焊针(焊线工艺的工装治具)在特定的环境(功率、压力、时间及温度)作用下完成。在焊接过程中，常常会出现焊点不牢、虚焊等问题。上述问题很难在作业过程以及电性能测试过程中发现。但是在产品长期使用过程中，焊接不牢、虚焊的焊点会发生脱落，造成接触不良，最终导致产品功能缺失乃至失效。
而本发明中，由于采用连接部30电连接代替了金属焊线电连接，也就避免了金属焊线焊接不牢、虚焊等系列问题，从而提高了半导体封装件的长期可靠性，延长了其使用寿命。此外，由于采用连接部30电连接替代了金属焊线电连接，连接部30的绝缘基材层31能够起到支撑、固定甚至保护引线32的作用，使电路以及连接点的抗冲击能力得到大幅度提升，这一点在高温、高湿、高压等恶劣环境下体现地尤为明显。
具体地，连接部30的绝缘基材层31具有相对的第一表面和第二表面，其中，第一表面靠近(或者说朝向)半导体芯片10，第二表面靠近引线框架20。
在一个实施例中，引线32包括贴附于绝缘基材层31第一表面的第一引线、贴附于第二表面的第二引线、位于绝缘基材层31内且两端分别连接第一引线和第二引线的连接线。第一引线与半导体芯片10的外接端子11连接，第二引线与引线框架20的管脚21连接。
本实施例对于第一引线、第二引线和连接线的具体形成方式不做特别限定。在一种实现方式中，第一引线和第二引线贴附于绝缘基材层31的表面，比如可以分别在绝缘基材层31的两个表面开设凹槽，在凹槽内形成金属线以作为第一引线和第二引线。连接线具体可以是贯穿于绝缘基材层31两侧表面的过孔。
在另一个实施例中，引线32位于绝缘基材层31的内部，引线32的两端分别位于第一表面和第二表面；确切地说，引线32的一端暴露于第一表面且与半导体芯片10的外接端子11连接，引线32的另一端暴露于第二表面且与引线框架20的管脚21连接，引线32的其它部分位于绝缘基材层31内部。即引线32的一端从绝缘基材层31第一表面露出并与半导体芯片10的外接端子11连接，引线32的另一端从第二表面露出并与引线框架20的管脚21连接。将引线32设置在绝缘基材层31内部，使绝缘基材层31能够对引线32起到更好的支撑、固定和保护作用，提高半导体封装件的可靠性。
如图2所示，连接部30上设有定位点33，定位点33具体可以是形成在绝缘基材层31的第一表面上的标识点，或者也可以是位于绝缘基材层31中的定位孔。在将半导体芯片10置于连接部30上方时，抓取机构能够通过定位点33将半导体芯片10准确放置到绝缘基材层31的第一表面，使得半导体芯片10的外接端子11与连接部30的引线32端部接触，以便于焊接二者。具体地，定位点33设置为四个，分别设置在绝缘基材层31中央矩形区域的四角。定位点33的形状可以是圆形、方形、十字形等。
在一个实施例中，连接部30的表面还设有绝缘层，绝缘层涂覆在绝缘基材层31的第一表面和第二表面上，从而将引线32有效包覆以起到保护的作用，使引线32与外部的灰尘和水分相隔绝。进一步地，在一些特定需求的产品中，还可以在绝缘层的表面进一步设有电磁屏蔽膜EMI，以保护引线32免受外界的强电磁干扰。
在一个实施例中，绝缘基材层31的第二表面与引线框架20的正面之间还设有粘接层，绝缘基材层31通过粘接层贴附于引线框架20表面。引线框架20表面凸起形成多个定位柱，绝缘基材层31上开设有与定位柱对应的定位孔，通过定位孔与定位柱的配合，可以实现连接部30与引线框架20之间的准确定位，确保引线32的端部与引线框架20的管脚21充分接触，从而利于二者的有效连接。
本实施例对于如何实现引线32与管脚21、引线32与外接端子11之间的电连接均不做特别限定，可以采用半导体领域常规的电连接方式。如图2和图3所示，引线32的两端分别设有用于与半导体芯片10的外接端子11和引线框架20的管脚21焊接的焊盘34。在半导体芯片10的外接端子11上利用Bumping工艺形成有金属凸点12，作为半导体芯片10对外导通的连接点，金属凸点12的顶部有圆顶状或半球状的金属锡，便于与焊盘34焊接。
在一个实施例中，焊盘34的表面突出绝缘基材层31的表面，即引线32两端的焊盘34高于绝缘基材层31的表面，以便于焊盘34分别与外接端子11和管脚21的焊接。优选地，焊盘34的表面镀有金属镍或锡，以便于焊接。
在一个优选实施例中，连接部30采用电路板，尤其可以选用柔性电路板FPC。柔性电路板的基本结构是铜箔基板，柔性电路板的基板胶片为绝缘基材层31，其材质主要为聚酰亚胺或者聚酯，柔性电路板中的铜箔形成为引线32。
由于柔性电路板具有良好的弹性，因此采用柔性电路板作为连接部30，可以在受到外界的应力的作用下不影响电路导通。其次，可以控制柔性电路板的厚度在100微米以下，这可以极大的减少空间占用，利于实现半导体封装件的小型化，也为产品结构设计提供更大的设计自由度。
本发明还公开了一种半导体封装件的制造方法，参考图1至图3，该制造方法包括如下步骤：
将连接部30固定于引线框架20表面，连接部30包括作为连接线路的多条引线32以及用于承载引线32的绝缘基材层31；
将引线32的一端与半导体芯片的外接端子11连接，将引线32的另一端与引线框架的管脚21连接；
利用封装胶体包覆半导体芯片10、引线框架20和连接部30，并至少暴露出引线框架20的管脚21。
在一个实施例中，还包括下述步骤：
芯片磨划：按照产品需求，将加工好的晶圆磨片减薄至要求厚度，再将减薄后的晶圆切割成单颗芯片(die)，即为半导体芯片10。
背面贴膜：先在将引线框架20的背面贴装好保护膜，避免在后续塑封过程中溢胶(依据工艺流程设计，此段工序也可以放在塑封工序的前面一道工序)。
连接部30贴装：将引线框架20固定于载具上，避免引线框架20在后续作业过程中出现翘曲，在绝缘基材层31表面涂粘接剂，通过粘接剂将连接部30贴合在引线框架20表面。
芯片贴装：将半导体芯片10贴装在连接部30另一表面，使半导体芯片10的外接端子11与引线32端部的焊盘34电连接。优选地，连接部30上设有定位点33，通过该定位点33，半导体芯片10能够与连接部30准确定位，从而实现外接端子11与引线32之间的有效连接。
本步骤也可称为倒装键合，属于芯片倒装焊(Flip Chip)，在具体实施过程中，可借助金属凸块、助焊剂以及倒装焊设备，实现半导体芯片10与连接部30之间的电连接。当然也不排除其它手段，只要能够实现半导体芯片10的外接端子11与连接部30的引线32之间的电连接即可。
回流焊：将连接部30第二表面的焊盘34与引线框架20的管脚21进行连接，以实现半导体芯片10的外接端子11与引线框架20的管脚21之间的电连接。
本步骤具体实施时，可利用回流焊设备，将连接部30第二表面的焊盘34与引线框架20的管脚21之间的金属熔化后再固化，形成焊接点。
水洗：采用水洗机将焊接时留下的残留物清洗干净，确保塑封的可靠性。
塑封：通过包封机将融化后的封装胶体包裹住半导体芯片10、连接部30以及引线框架20的正面并固化成型。
塑封完成后的半导体产品外观与传统QFN封装产品的外观近似，同样是引线框架20的背面裸露在外以方便散热；引线框架20上的管脚21局部也裸露在外，以方便与外部电路进行电连接。
在一个实施例中，还包括植球工艺，利用植球设备将锡珠固定在引线框架20背面，再通过回流焊进行高温固化。
进一步地，还可以包括制备连接部20的步骤。以采用柔性电路板为例，可首先进行线路设计：依据半导体芯片10外接端子11位置和引线框架管脚21位置，用CAD/CAM软件设计匹配连接图形和连接线路；然后进行金属凸点连接端点设计：依据半导体芯片10上金属凸点12表面的材料成份设计柔性电路板的焊盘34。比如芯片上的金属凸点12为铜柱主体，表面半圆是镍和锡，则柔性电路板焊盘34的材料一般为锡合金，当然也可以根据产品特性沿用其他金属材料；最后进行与管脚21连接端点的设计：依据引线框架20上面的管脚21镀层材料成份设计柔性电路板的焊盘34，材料一般为锡合金，也可以根据产品特性沿用其他金属材料。
本实施例中的柔性电路板制造一般只需要单面板制造即可，可以沿用现有成熟的制造工艺。显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (10)

1.一种半导体封装件，其特征在于，包括：
半导体芯片，其表面设有多个外接端子；
引线框架，其具有多个用于与外部电路连接的管脚；
连接部，其包括作为连接线路的多条引线以及用于承载多条所述引线的绝缘基材层，其中所述引线的一端与所述外接端子连接，另一端与所述管脚连接；以及
封装胶体，其包覆所述半导体芯片、引线框架和连接部，所述管脚暴露于所述封装胶体的外侧。
2.根据权利要求1所述的半导体封装件，其特征在于，所述绝缘基材层具有相对的第一表面和第二表面，其中所述第一表面靠近所述半导体芯片，所述第二表面靠近所述引线框架；
所述引线包括位于所述第一表面的第一引线、位于所述第二表面的第二引线、以及位于绝缘基材层内部的连接线；
所述第一引线的一端与所述半导体芯片的外接端子连接，另一端与所述连接线连接；所述第二引线的一端与所述引线框架的管脚连接，另一端与所述连接线连接。
3.根据权利要求1所述的半导体封装件，其特征在于，所述绝缘基材层具有相对的第一表面和第二表面，其中所述第一表面靠近所述半导体芯片，所述第二表面靠近所述引线框架；
所述引线的一端暴露于所述第一表面且与所述半导体芯片的外接端子连接，所述引线的另一端暴露于所述第二表面且与所述引线框架的管脚连接，所述引线的其它部分位于所述绝缘基材层内部。
4.根据权利要求2或3所述的半导体封装件，其特征在于，所述绝缘基材层的第二表面设有粘接层，所述绝缘基材层通过粘接层贴附于所述引线框架表面。
5.根据权利要求1-3任一项所述的半导体封装件，其特征在于，所述引线的两端分别设有用于与半导体芯片的外接端子和引线框架的管脚连接的焊盘。
6.根据权利要求5所述的半导体封装件，其特征在于，所述焊盘的表面突出所述绝缘基材层的表面。
7.根据权利要求1-6任一项所述的半导体封装件，其特征在于，所述连接部为柔性电路板。
8.一种半导体封装件的制造方法，其特征在于，包括如下步骤：
将连接部固定于引线框架表面，所述连接部包括作为连接线路的多条引线以及用于承载多条所述引线的绝缘基材层；
将所述引线的一端与半导体芯片的外接端子连接，将所述引线的另一端与所述引线框架的管脚连接；
利用封装胶体包覆所述半导体芯片、引线框架和连接部，并至少暴露出所述引线框架的管脚。
9.根据权利要求8所述的制造方法，其特征在于，还包括制作所述连接部的步骤：
在绝缘基材层中形成多条引线；
在所述引线一端形成用于连接外接端子的焊盘，在所述引线另一端形成用于连接管脚的焊盘。
10.根据权利要求8或9所述的制造方法，其特征在于，所述连接部为柔性电路板。
CN202010742844.9A 2020-07-29 2020-07-29 一种半导体封装件及其制造方法 Pending CN111834323A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010742844.9A CN111834323A (zh) 2020-07-29 2020-07-29 一种半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010742844.9A CN111834323A (zh) 2020-07-29 2020-07-29 一种半导体封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN111834323A true CN111834323A (zh) 2020-10-27

Family

ID=72920013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010742844.9A Pending CN111834323A (zh) 2020-07-29 2020-07-29 一种半导体封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN111834323A (zh)

Similar Documents

Publication Publication Date Title
US7638879B2 (en) Semiconductor package and fabrication method thereof
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
KR970000214B1 (ko) 반도체 장치 및 그 제조방법
US6326700B1 (en) Low profile semiconductor package and process for making the same
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
CN212542425U (zh) 一种半导体封装件
CN111834323A (zh) 一种半导体封装件及其制造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP4038021B2 (ja) 半導体装置の製造方法
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR200179419Y1 (ko) 반도체패키지
JPH08340069A (ja) リードフレーム及びこれを用いた半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination