KR100242249B1 - 패키지성형금형구조 및 반도체패키지 - Google Patents

패키지성형금형구조 및 반도체패키지 Download PDF

Info

Publication number
KR100242249B1
KR100242249B1 KR1019970018627A KR19970018627A KR100242249B1 KR 100242249 B1 KR100242249 B1 KR 100242249B1 KR 1019970018627 A KR1019970018627 A KR 1019970018627A KR 19970018627 A KR19970018627 A KR 19970018627A KR 100242249 B1 KR100242249 B1 KR 100242249B1
Authority
KR
South Korea
Prior art keywords
package
pcb
mold
molding
bga semiconductor
Prior art date
Application number
KR1019970018627A
Other languages
English (en)
Other versions
KR19980083357A (ko
Inventor
신원선
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019970018627A priority Critical patent/KR100242249B1/ko
Publication of KR19980083357A publication Critical patent/KR19980083357A/ko
Application granted granted Critical
Publication of KR100242249B1 publication Critical patent/KR100242249B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 반도체패키지 및 패키지성형금형 구조에 관한 것으로서, BGA 반도체패키지(20)의 PCB(10) 상부에 구비된 반도체칩(C)과 와이어(W)와 회로패턴(PT)의 일부를 포함하는 패키지영역(PA)에 패키지(P)가 형성되고,
상기 PCB(10)와 접하는 패키지(P)의 외주연에 후래쉬 발생을 억제시키는 돌출부(G)를 형성시킨 것으로 패키지(P) 외부로 발생되는 후래쉬를 억제시키므로서, BGA 반도체패키지의 제품신뢰성 증대와 패키지성형 불량을 방지한 효과가 있다.

Description

반도체패키지 및 패키지성형금형 구조
본 발명은 BGA 반도체패키지 및 패키지성형금형 구조에 관한 것으로서, 특히 BGA 반도체패키지의 패키지성형영역중 PCB와 접촉되는 패키지의 외주연을 외부로 돌출형성시켜 패키지성형시 후래쉬의 발생을 방지한 BGA 반도체패키지 및 패키지성형금형 구조에 관한 것이다.
일반적으로 최근의 전자기기는 소형화, 박형화, 다기능화에 따라 많은 양의 정보를 빠른 시간에 처리할 수 있는 고집적화된 반도체칩이 요구되고 그에 따라 많은 수의 입출력을 갖는 소형의 반도체패키지를 제조하는데 많은 노력을 쏟고 있다.
따라서, 리드의 수를 많이 확보하기 위해 리드피치(Lead Pitch)를 최소한으로 유지시키는 가공기술을 극복하지 못한 채 연구만을 거듭하던 중 리드 대신 볼(Ball)을 이용하는 BGA(Ball Grid Array) 기술을 출현시켜 하나의 반도체패키지를 통해 무수히 많은 출력단자를 실장토록 하는 반도체패키지를 구하였다.
이러한 BGA 반도체패키지는 파인피치 표면실장 기술과 핀그리드어레이(Pin Grid Array)의 고집적화 한계에 대한 기능과 품질을 보완하기 위해 기존의 리드(Lead)이 손상 방지와 부피 및 크기의 최소화와 전기적 기능특성과 열적특성의 우수성과 패키지의 수율과 기판조립 수율과 그 외 멀티칩 모듈의 확장과 신속한 디자인에서 생산까지의 사이클을 최소화 할 수 있는 장점을 가질 수 있도록 개발되었다.
또한 고집적화된 BGA 반도체패키지의 품질신뢰도 향상에 따른 이용의 다양성과 초소형으로 요구되는 각종 전자주변기계에 적용이 용이하고, 가격 경쟁력이 높아 고 부가가치의 제품을 얻을 수 있는 것이다.
이러한 BGA 반도체패키지는 보다 많은 수의 고집적화된 회로를 갖기 위해 PCB상에 회로패턴과 반도체칩이 부착되는 칩탑재부가 구비되고, 반도체칩의 회로와 PCB의 회로패턴에는 와이어를 연결시켜 본딩하며, 반도체칩과 와이어와 회로패턴의 일부를 포함하는 영역의 패키지 성형부에 컴파운드재의 패키지를 성형하고, 기판의 금속층에는 볼을 융착고정시켜 반도체칩의 회로가 볼과 연결될 수 있게 하였다.
상기한 PCB는 내부에 플레인층(Plane Layer)과 플레인층의 외부에는 에폭시층과 에폭시층의 외부에는 시그널(Signal)층과 시그널층 외부에 솔더마스크(Solder Mask)층을 구비하여 두께가 얇은 박판상의 PCB를 구하도록 하여 BGA반도체 제조공정으로 투입시킨 후 각각의 공정을 거쳐 완성된 BGA 반도체패키지를 얻을 수 있게 한 것이다.
이와 같이 된 종래의 BGA 반도체패키지(20)는 도 4에서 보는 바와 같이 두께가 얇은 PCB(10)의 상부중앙에 반도체칩(C)이 에폭시(E)로 부착되고, PCB(10)의 상부에 구비된 다수의 회로패턴(PT)과 반도체칩(C) 사이에는 다수의 와이어(W)을 연결본딩시키며, 회로패턴(PT)의 일부와 반도체칩(C)과 와이어(W)를 포함하는 부위에는 패키지성형영역(PA)이 구비되고, 패키지 성형영역(PA)에는 패키지(P)가 형성된다.
이러한 BGA 반도체패키지(20)는 반도체칩(C)과 그 밖의 주변 구성 부품등이 외적인 힘과 회로동작시 기능성을 보호하기 위해 컴파운드재의 패키지(P)가 패키지성형영역(PA)에 형성된 것이다.
그러나 상기 패키지(P)는 BGA 반도체패키지(20)의 제조공정시 패키지성형공정에서 몰드금형을 이용하여 액체상태의 컴파운드재를 소정압력으로 충진공급시킬 때 PCB(10)와 접하고 있는 패키지성형영역(PA)의 외부인 패키지(P)에서 충진공급 압력에 의하여 도 5와 같이 많은 량의 후래쉬가 발생되었다.
즉, 몰드금형(MD)이 합성수지재의 PCB(10)와 접합된 상태에서 충진압력으로 공급되는 컴파운드재(CP)의 패키지(P)가 몰드금형(MD)의 캐비티(CA) 내인 한정된 패키지성형영역(PA)으로 유입되어 패키지(P)가 형성될 때 PCB(10)와 몰드금형(MD)과의 접합력 불균형 및 PCB(10)와 몰드금형(MD)의 접합력 약화에 따라 패키지(P) 외부로 많은 량의 후래쉬가 발생됨으로서 BGA 반도체패키지(20)의 제품신뢰도 저하 및 패키지성형 작업성을 약화시키는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 발명한 것으로, BGA 반도체패키지의 패키지성형영역중 PCB와 접촉된 패키지의 외주연을 외부로 돌출형성하여 패키지성형시 후래쉬의 발생을 억제시키도록 함에 따라 BGA 반도체패키지의 제품신뢰도를 높일 수 있게 한 것을 목적으로 한다.
도 1은 본 발명의 단면구성도.
도 2는 본 발명의 평면구성도.
도 3은 본 발명의 패키지성형시 작용상태도.
도 4는 종래의 단면구성도.
도 5는 종래의 패키지성형시 작용상태도.
* 도면의 주요부분에 대한 부호의 설명
10 ; PCB20 ; BGA 반도체패키지
PT ; 회로패턴W ; 와이어
C ; 반도체칩PA ; 패키지성형영역
P ; 패키지G ; 돌출부
이하 본 발명의 구성을 설명하면 다음과 같다.
BGA 반도체패키지(20)의 PCB(10) 상부에 구비된 반도체칩(C)과 와이어(W)와 회로패턴(PT)의 일부를 포함하는 영역(PA)에 형성된 패키지(P)와 ;
상기 PCB(10)와 접하는 패키지(P)의 외주연에 후래쉬 발생을 억제시키는 돌출부(G)와 ;
를 포함하는 것이다.
또한 패키지 성형금형은 BGA 반도체패키지(20)의 패키지(P)를 성형시키는 몰드금형(MD)에 있어서, 상기 패키지(P)가 성형되는 몰드금형(MD)의 캐비티(CA)내부에 형성된 패키지성형영역(PA)과 ;
상기 패키지성형영역(PA) 외부로 형성된 요홈(G1)과 ;
을 포함한다.
이와 같이 구성된 본 발명의 일 실시예를 첨부도에 의하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 단면구성도로서, PCB(10)의 상부중앙에 반도체칩(C)이 에폭시(E)로 부착되고, 반도체칩(C)이 부착된 PCB(10)의 외부에는 다수의 회로패턴(PT)이 구비되며, 반도체칩(C)과 회로패턴(C)사이에는 다수의 와이어(W)를 연결구성시키고, 회로패턴(PT) 일부와 와이어(W)와 반도체칩(C)을 포함하는 패키지성형영역(PA)의 PCB(10) 상부에는 패키지(P)가 형성되며, PCB(10)와 접하고 있는 패키지(P)의 외주연에는 외부로 돌출부(G)를 형성한 것이다.
도 2는 본 발명의 평면구성도로서, PCB(10)의 중앙에 구비된 반도체칩(C)과 이 외부의 회로패턴(PT)과 와이어(W)을 포함하는 영역에 구비된 패키지성형영역(PA)에 패키지(P)가 형성되고, 패키지(P)의 외주연에는 외부로 돌출부(G)가 형성된 것이다.
이렇게 성형되는 패키지(P)는 BGA 반도체패키지(20)의 패키지(P)를 성형시키는 몰드금형(MD)에 있어서, 상기 패키지(P)가 성형되는 몰드금형(MD)의 캐비티(CA)내부의 패키지성형영역(PA) 외부로 요홈(G1)을 형성한 것이다.
이러한 패키지(P)는 PCB(10)와 접하는 부위의 외주연이 외부로 돌출 형성되는 돌출부(G)가 구성됨에 따라 도 3에서 보는 바와 같이 패키지성형공정에서 몰드금형(MD)내의 캐비티(CA)로 충진되는 액상의 컴파운드재(CP)가 패키지(P)의 보다 확장된 돌출부(G)를 형성하도록 구비된 요홈(G1)에 유입되므로서 충진압력 저하에 따른 패키지(P) 외부로 누출되는 후래쉬 발생 현상을 방지한다.
즉, 몰드금형(MD)의 캐비티(CA) 내부인 패키지성형영역(PA)내로 공급되는 커마운드재가 소정 압력으로 충진공급될 때 패키지(P)의 돌출부(G)에 해당하는 요홈(G1)부위로 유입됨에 따라 보다 확장된 요홈(G1)내에서 충진공급 압력이 완화된 상태로 공급됨에 따라 패키지(P)의 외부로 후래쉬의 발생이 방지되는 것이다.
따라서, 도 1과 같이 완성된 BGA 반도체패키지(20)의 패키지(P)는 후래쉬 발새이 방지된 상태로 형성되어 양품의 제품을 얻을 수 있게 한 것이다.
이상에서와 같이 본 발명은 BGA 반도체패키지의 패키지성형영역중 PCB와 접촉된 패키지의 외주연을 외부로 돌출형성하여 패키지성형시 후래쉬의 발생을 억제시키므로서, BGA 반도체패키지의 제품신뢰성 증대의 패키지성형 불량을 방지한 효과가 있다.

Claims (2)

  1. BGA 반도체패키지(20)의 PCB(10) 상부에 구비된 반도체칩(C)과 와이어(W)와 회로패턴(PT)의 일부를 포함하는 패키지성형영역(PA)에 형성되는 패키지(P)와 ;
    상기 PCB(10)와 접하는 패키지(P)의 외주연에 후래쉬 발생을 억제시키는 돌출부(G)와 ;
    를 포함하는 것을 특징으로 하는 BGA 반도체패키지.
  2. BGA 반도체패키지(20)의 패키지(P)를 성형시키는 몰드금형(MD)에 있어서, 상기 패키지(P)가 성형되는 몰드금형(MD)의 캐비티(CA)내부에 형성된 패키지성형영역(PA)과 ;
    상기 패키지성형영역(PA) 외부로 형성된 요홈(G1)과 ;
    을 포함하는 것을 특징으로 하는 패키지성형금형 구조.
KR1019970018627A 1997-05-13 1997-05-13 패키지성형금형구조 및 반도체패키지 KR100242249B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018627A KR100242249B1 (ko) 1997-05-13 1997-05-13 패키지성형금형구조 및 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018627A KR100242249B1 (ko) 1997-05-13 1997-05-13 패키지성형금형구조 및 반도체패키지

Publications (2)

Publication Number Publication Date
KR19980083357A KR19980083357A (ko) 1998-12-05
KR100242249B1 true KR100242249B1 (ko) 2000-02-01

Family

ID=19505830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018627A KR100242249B1 (ko) 1997-05-13 1997-05-13 패키지성형금형구조 및 반도체패키지

Country Status (1)

Country Link
KR (1) KR100242249B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554922A (en) * 1978-06-26 1980-01-14 Hitachi Ltd Lead frame
KR950004210A (ko) * 1993-07-24 1995-02-17 다나까 신사꾸 디스크 구동장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554922A (en) * 1978-06-26 1980-01-14 Hitachi Ltd Lead frame
KR950004210A (ko) * 1993-07-24 1995-02-17 다나까 신사꾸 디스크 구동장치

Also Published As

Publication number Publication date
KR19980083357A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
KR100242249B1 (ko) 패키지성형금형구조 및 반도체패키지
KR0127737B1 (ko) 볼 그리드 어레이(Ball Grid Array) 반도체 패키지
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR900001989B1 (ko) 반도체장치
KR100388289B1 (ko) 볼 그리드 어레이 반도체 패키지용 정전 제거형 인쇄회로기판
KR100357880B1 (ko) 반도체 패키지용 인쇄회로기판
KR100331072B1 (ko) 인쇄회로기판
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR19980058592A (ko) Bga 반도체패키지용 pcb
KR100198031B1 (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조
KR100357879B1 (ko) 반도체 패키지용 인쇄회로기판
KR100258351B1 (ko) 반도체패키지
KR100508261B1 (ko) 반도체 패키지 및 그 제조방법
KR100331071B1 (ko) 반도체 패키지용 인쇄회로기판의 몰딩 방법
KR20000073112A (ko) 내장형 히트 슬러그
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
KR200313831Y1 (ko) 바텀리드패키지
KR20000040585A (ko) 워피지 방지용 성형 금형
KR20090085254A (ko) 반도체 패키지 몰딩시 금선의 오버랩 방지를 위한인쇄회로기판
KR20020057358A (ko) 멀티칩 모듈 패키지 및 제조방법
KR20060075431A (ko) Ｆｂｇａ 패키지의 제조방법
KR20010111799A (ko) 반도체 패키지
KR20050059619A (ko) 연마 공정을 이용한 박형 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121105

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151109

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 18

EXPY Expiration of term