KR20010111799A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20010111799A
KR20010111799A KR1020000032480A KR20000032480A KR20010111799A KR 20010111799 A KR20010111799 A KR 20010111799A KR 1020000032480 A KR1020000032480 A KR 1020000032480A KR 20000032480 A KR20000032480 A KR 20000032480A KR 20010111799 A KR20010111799 A KR 20010111799A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor package
mold resin
semiconductor
package
Prior art date
Application number
KR1020000032480A
Other languages
English (en)
Inventor
박대근
이기욱
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000032480A priority Critical patent/KR20010111799A/ko
Publication of KR20010111799A publication Critical patent/KR20010111799A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로써, 몰딩 공정 후 몰딩된 반도체 패키지의 냉각시 몰드 수지의 급격한 수축에 따른 반도체 패키지의 휨을 최소로 저감시킬 수 있도록 한 것이다.
이를 위해, 본 발명은 반도체칩(10); 상기 반도체칩이 탑재되는 기판(substrate)(20); 상기 반도체칩의 신호를 상기 기판으로 전달하는 와이어(30); 상기 반도체칩 및 와이어를 봉지하며, 상기 와이어가 연결되는 부위의 내측 영역에 함몰된 홈(41)을 가지는 몰드 수지(40);를 포함하여 형성된 반도체 패키지가 제공된다.

Description

반도체 패키지{semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 제조 과정 중 몰딩 공정후 상온에서의 냉각 과정에서 발생되는 몰드 수지의 수축에 의한 반도체 패키지의 휨(warpage)를 방지하기 위한 구조에 관한 것이다.
최근 반도체 집적회로 소자의 집적도 증가에 따라 점차 입출력 핀 수가 증가되고 있음과 함께 그 실장면적은 최소한으로 이룰 수 있도록 하는 소형화가 더불어 요구되고 있다.
이에 따라 개발된 반도체 패키지 중의 하나가 볼 그리드 어레이(BGA; Ball Grid Array) 패키지이다.
도시한 도 1 은 일반적인 BGA 패키지를 나타내고 있다.
즉, 종래 BGA 패키지는 크게 반도체칩(1)과, 이 반도체칩이 탑재되는 회로기판(substrate)(2)과, 상기 반도체칩(1)의 신호를 회로기판으로 전달하는 와이어(3)와, 상기 반도체칩(1) 및 와이어(3)를 외부 환경으로부터 보호하도록 봉지하는 몰드 수지(4)와, 상기 회로기판(2)의 저면에 융착되어 반도체칩(1)으로부터 전달된 신호를 마더보드(5)로 전달하는 솔더볼(6) 등으로 구성된다.
도시한 도 2a 내지 도 2c는 전술한 구성을 가지는 BGA 패키지의 제조과정을 나타내고 있다.
즉, 최초에는 도 2a와 같이 회로기판(2) 상에 반도체칩(1)을 부착하는 칩 부착공정(die attaching process)이 수행된다.
이 때, 회로기판(2) 상인 반도체칩(1)의 탑재 위치에는 접착제(7)가 도포되어 상기 반도체칩(1)의 안정적인 탑재를 가능하게 한다.
이후, 도 2b와 같이 회로기판(2) 상에 탑재된 반도체칩(1)의 각 패드(1a)와 회로기판(2)의 각 회로배선(2a) 간을 골드 와이어(3)로써 상호 연결하는 와이어 본딩 공정(wire bonding process)이 수행된다.
그리고, 도 2c와 같이 몰드금형(8)을 이용하여 상기 회로기판(2)의 상면인 반도체칩(1)과 와이어(3)를 EMC등의 몰드 수지(4)로 봉지하여 외부 환경으로부터 보호하는 몰딩 공정(molding process)이 수행된다.
상기 단계의 완료후 회로기판(2)의 저면에 형성된 다수의 볼랜드부(2b)에 솔더볼(6)을 융착시킴으로써 BGA 패키지의 제조가 완료된다.
그러나, 전술한 과정 중 몰딩 공정 후 몰딩 완료된 반도체 패키지를 상온에서 냉각시키는 과정에서 몰딩된 부위의 수축이 이루어진다.
이는, 몰딩 공정이 고온에서 이루어짐을 고려할 때 상기 공정중 상당한 팽창이 이루어지고, 상기 몰딩 공정이 완료되어 그 냉각을 수행하는 과정에서는 상기 팽창된 부위가 수축되기 때문이다.
특히, 반도체칩(1)은 그 열팽창계수가 낮음으로 인해 냉각 과정에서의 수축량이 미미하지만 몰드 수지(4)는 그 열팽창계수가 높음으로 인해 수축량 역시 크다.
이에 반도체칩(1) 및 몰드 수지(4)는 상호간의 열팽창량 차이로 인해 몰딩 공정 후의 냉각 과정에서 도시한 도 3과 같이 완성된 BGA 패키지는 그 둘레부위가 상측으로 휘게 되는 문제점이 발생된다.
이는, 몰드 수지(4)의 수축이 이루어질 경우 반도체 패키지의 중앙부분에서 국부적인 압력집중이 이루어지면서 상기 중앙부분으로 당기려고 하는 힘을 전달함으로써 상기 반도체 패키지의 둘레부위가 상측으로 휘게 되는 것이다.
상기한 바와 같이 휜 상태의 BGA 패키지를 마더보드(5) 상에 실장할 경우 도면상 BGA 패키지의 둘레측 부위에 융착된 각 솔더볼(6)은 상기 마더보드(5)의 면상에 정확한 실장이 이루어지지 않게 됨으로써 상호간의 신호전달이 정확히 이루어지지 않는 등 많은 문제점을 추가로 유발하게 된다.
이로 인해 종래에는 상기 몰드 수지의 수축량을 감안하여 몰딩 공정의 수행을 진행하였지만, 이의 산출이 정확하지가 않아 전술한 문제점이 완전히 해소되지는 않았다.
상기와 같은 문제점은 굳이 BGA 패키지에만 국한되는 문제점이 아니라 리드프레임(lead frame)을 사용하는 일반적인 반도체 패키지에도 전술한 문제와 동일한 문제점이 발생된다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 몰딩 공정 후 몰딩된 반도체 패키지의 냉각시 몰드 수지의 급격한 수축에 따른 반도체 패키지의 휨을 최소로 저감시킬 수 있도록 하는데 그 목적이 있다.
도 1 은 종래 일반적인 BGA 반도체 패키지의 구조를 나타낸 종단면도
도 2a 내지 도 2c 는 BGA 반도체 패키지의 제조 과정을 나타낸 과정도
도 3 은 종래 반도체 패키지의 제조 과정 중 몰딩 공정 후 냉각과정에서 발생되는 몰드 수지의 수축에 따라 변형되는 형상을 나타낸 상태도
도 4 는 본 발명에 따른 구조를 적용한 반도체 패키지의 종단면도
도 5 는 도 4의 반도체 패키지를 평면에서 본 상태도
도 6 은 본 발명에 따른 반도체 패키지를 제조하는 과정 중 몰딩 과정시를 나타낸 상태도
도 7 은 본 발명에 따른 다른 형태를 나타낸 반도체 패키지의 종단면도
도 8 은 도 5와는 다른 구조의 BGA 패키지에 본 발명의 구성을 적용한 평면도
도 9 는 본 발명에 따른 구조를 리드프레임을 가지는 반도체 패키지에 적용한 상태를 나타낸 구성도
도면의 주요부분에 대한 부호의 설명
10. 반도체칩 20. 기판
30. 와이어 40,140. 몰드 수지
41,141. 홈
상기한 목적을 달성하기 위한 본 발명의 형태에 따르면, 반도체칩; 상기 반도체칩이 탑재되는 기판(substrate); 상기 반도체칩의 신호를 상기 기판으로 전달하는 와이어; 상기 반도체칩 및 와이어를 봉지하며, 상기 와이어가 연결되는 부위의 내측 영역에 함몰된 홈을 가지는 몰드 수지;를 포함하여 형성된 반도체 패키지가 제공된다.
즉, 본 발명은 반도체 패키지를 제조하기 위한 과정 중 하나인 몰딩 공정 후 그 냉각단계에서 몰드 수지의 수축으로 인한 패키지의 휨(warpage)를 최소화하기 위해 와이어에 따른 간섭이 이루어지지 않는 몰드 수지의 중앙부분에 반도체칩을 향하여 소정 높이만큼 함몰한 홈을 형성함으로써 상기 몰드 수지의 수축에 의해 발생되는 압축응력을 분산하도록 한 것이다.
이하, 전술한 개념을 가지는 본 발명의 바람직한 실시예를 첨부도면 도 4 내지 도 6을 참조하여 보다 상세히 설명하면 다음과 같다.
우선, 도시한 도 4는 본 발명에 따른 구조를 적용한 반도체 패키지의 종단면도이고, 도 5는 도 4의 반도체 패키지를 평면에서 본 상태도이다.
즉, 본 발명의 일 실시예에 따른 반도체 패키지에서는 몰드 수지(40)에 의해 봉지되는 각 봉지 부위 중 와이어(30) 및 상기 와이어에 의해 연결되는 부위를 제외한 여타 부위 중 소정의 부위에 반도체칩(10)을 향하여 함몰된 홈(41)을 형성한 것을 제시한다.
이 때, 상기 반도체 패키지가 BGA 형태의 반도체 패키지일 경우 상기 홈(41)은 몰드 수지(40)가 봉지하는 몰딩 부위중 기판(20)의 상면에 실장된 반도체칩(10)의 중앙측 상부에 형성한다.
이와 같은 구성은 BGA 반도체 패키지의 특성상 주로 외곽측을 따라 와이어(30)가 연결되기 때문에 상기 와이어(30)의 연결 부위를 피하여 홈(41)을 형성함과 함께 이 반도체 패키지의 제조 과정중 몰딩 공정이 끝나 상온에서 냉각시키는 과정 중 몰드 수지(40)의 수축에 따른 외곽부분의 휨을 방지하기 위한 것이다.
즉, 몰드 수지(40)의 축소에 따라 패키지 중앙부분에서의 응력 집중이 이루어짐을 고려할 때 상기 응력 집중이 이루어지는 부위에 홈(41)을 형성함으로써 상기 응력을 홈(41)의 전부분으로 분산 시킴으로써 상기 반도체 패키지의 외곽부분이 휘게됨을 최소화한 구성이다.
그리고, 상기 홈(41)의 형성은 반도체 패키지의 몰딩 공정을 위한 몰드 금형(80)의 형상을 변경함으로써 쉽게 가능하다.
즉, 도시한 도 6과 같이 홈이 위치되는 부위의 몰드 금형(80) 내측에 상기 반도체칩(10)을 향해 돌부(81)를 형성함으로써 반도체칩(10)의 중앙측 상부에 봉지되는 부위의 두께(T1)를 와이어(30)가 연결된 반도체칩(10)의 상부 외곽측에 봉지되는 부위의 두께(T2)에 비해 낮게 형성한다.
이 때, 상기 반도체칩(10)의 상부는 도시한 도 7과 같이 굳이 봉지하지 않아도 상관은 없으나 상기 반도체칩(10)의 상면에 형성되는 각종 회로를 보호하기 위해서는 최소한으로 봉지하는 것이 바람직하다.
이에 따라 상기 몰드 수지(40)의 각 부위중 홈(41)이 형성된 부위의두께(T1)를 대략 1mil∼10mil 정도의 범위대에 속하도록 형성하여 반도체칩(10)의 보호 및 방열적인 효과를 극대화시키는 구성을 제시한다.
이 때, 도시한 도 7의 구성은 몰드 수지(40)에 형성된 홈(41)을 반도체칩(10)의 상면에까지 연장하여 상기 반도체칩의 상면을 외부로 노출되도록 한 것이다.
이는, 기 전술한 홈의 형성 방법과 동일하게 몰드 금형(80)에 형성된 돌부(81)를 반도체칩(10)의 상면에 맞닿을 정도까지 연장함으로써 가능하다.
이와 같은 구성에 의해 제조된 반도체 패키지는 그 휨이 최소화되어 마더보드(5) 상에 실장할 경우 도시한 바와 같이 그 정확한 실장이 이루어짐으로써 안정적인 신호의 전달이 가능하게 된다.
그리고, 도시한 도 8은 본 발명에서 실시예로 제시한 네 면이 모두 와이어로 연결된 BGA 패키지가 아닌 양 측만이 와이어로 연결된 BGA 패키지에 본 발명의 구성을 적용한 실시예를 나타내고 있으며, 이에 따른 상세한 설명은 생략한다.
한편, 도시한 도 9은 본 발명에 따른 구성을 리드프레임(120)을 가지는 반도체 패키지에 적용한 실시예를 나타내고 있다.
이 때에는 몰드 수지(140)가 봉지하는 몰딩 부위 중 와이어(130)에 의해 연결되는 부위를 제외한 반도체 패키지의 중앙측 상면 및 하면에 본 발명에 따른 홈(141)을 각각 형성한다.
하지만, 전술한 바와 같이 반도체 패키지의 상면 및 하면에 동시에 형성하는 것으로만 한정되지는 않으며, 최소 어느 한측면에만 공간부(141)를 형성할 수도 있고, 그 이상의 면에도 와이어(130)에 의한 연결부위의 간섭을 가하지 않는 범위 내에서는 다수 형성할 수 있다.
그리고, 전술한 실시예에서와 같이 본 발명에 따른 기판(20)은 피씨비(Printed circuit board) 혹은 리드프레임(lead-frame)으로만 구성할 수 있는 것이 아니라 도시는 하지 않았지만 필름(film)으로도 구성할 수 있다.
한편, 본 발명에 따른 공간부(41)(141)의 형상은 굳이 도시한 형태로만 한정되지 않는다.
즉, 본 발명에 따른 개념을 가지는 홈은 하나만 크게 형성될 수 있는 것이 아니라 작은 홈을 다수 형성함으로써 구성할수도 있다.
그러나, 그 제조상 기 서술된 실시예에서와 같이 단일 형상의 홈으로써 본 발명을 구성함이 가장 바람직하다.
이상에서 설명한 바와 같이 본 발명은 반도체 패키지의 제조 공정 중 발생되는 반도체 패키지의 휨(warpage) 현상을 최소한으로 저감시킬 수 있음에 따라 전체적인 반도체 패키지의 수율을 향상시키게 된 효과가 있다.
그리고, 전술한 효과로 인하여 마더보드 상에 실장되는 반도체 패키지와 상기 마더보드의 각 접촉단자가 상호 안정적인 접촉을 수행할 수 있게 된다.

Claims (4)

  1. 반도체칩;
    상기 반도체칩이 탑재되는 기판(substrate);
    상기 반도체칩의 신호를 상기 기판으로 전달하는 와이어;
    상기 반도체칩 및 와이어를 봉지하며, 상기 와이어가 연결되는 부위의 내측 영역에 함몰된 홈을 가지는 몰드 수지;를 포함하여 형성된 반도체 패키지.
  2. 제 1 항에 있어서,
    반도체칩의 중앙측 상부에 봉지되는 몰드 수지의 두께는 대략 1mil∼10mil 정도의 범위대에 속하도록 형성함을 특징으로 하는 반도체 패키지의 구조.
  3. 제 1 항에 있어서,
    몰드 수지에 형성된 홈을 반도체칩의 상면에까지 연장 형성하여 상기 반도체칩의 상면을 노출되도록 함을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    기판이 리드프레임으로 구성될 경우 몰드 수지의 홈은 상기 몰드 수지가 봉지하는 몰딩 부위중 와이어에 의해 연결되는 부위를 제외한 반도체칩의 중앙측 상면 및 하면 중 최소 어느 한측면에 형성됨을 특징으로 하는 반도체 패키지.
KR1020000032480A 2000-06-13 2000-06-13 반도체 패키지 KR20010111799A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000032480A KR20010111799A (ko) 2000-06-13 2000-06-13 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000032480A KR20010111799A (ko) 2000-06-13 2000-06-13 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20010111799A true KR20010111799A (ko) 2001-12-20

Family

ID=45932666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000032480A KR20010111799A (ko) 2000-06-13 2000-06-13 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20010111799A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619469B1 (ko) * 2005-08-08 2006-09-06 삼성전자주식회사 스페이서를 갖는 보드 온 칩 패키지 및 그를 이용한 적층패키지
CN112563249A (zh) * 2019-09-25 2021-03-26 江苏长电科技股份有限公司 集成封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619469B1 (ko) * 2005-08-08 2006-09-06 삼성전자주식회사 스페이서를 갖는 보드 온 칩 패키지 및 그를 이용한 적층패키지
CN112563249A (zh) * 2019-09-25 2021-03-26 江苏长电科技股份有限公司 集成封装结构

Similar Documents

Publication Publication Date Title
US6677663B1 (en) End grid array semiconductor package
JP3291368B2 (ja) ボールグリッドアレイ型半導体パッケージの構造
US7781264B2 (en) Method for fabricating flip-chip semiconductor package with lead frame as chip carrier
US20090011545A1 (en) Chip package process
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US6657293B1 (en) Chip scale package in which layout of wiring lines is improved
KR100237895B1 (ko) 저가 수지 몰드 반도체 장치
KR20010111799A (ko) 반도체 패키지
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR0127737B1 (ko) 볼 그리드 어레이(Ball Grid Array) 반도체 패키지
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100321149B1 (ko) 칩사이즈 패키지
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100352117B1 (ko) 반도체패키지구조
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
JPH0250438A (ja) 半導体記憶装置
KR100336758B1 (ko) 마이크로 비지에이 패키지 및 제조방법
JPS61194753A (ja) 半導体装置
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
KR20020057358A (ko) 멀티칩 모듈 패키지 및 제조방법
KR19990055508A (ko) 에리어 어레이 패키지 및 그 제조방법
KR19980054914A (ko) 반도체 패키지의 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application