KR20060075431A - Ｆｂｇａ 패키지의 제조방법 - Google Patents
Ｆｂｇａ 패키지의 제조방법 Download PDFInfo
- Publication number
- KR20060075431A KR20060075431A KR1020040114216A KR20040114216A KR20060075431A KR 20060075431 A KR20060075431 A KR 20060075431A KR 1020040114216 A KR1020040114216 A KR 1020040114216A KR 20040114216 A KR20040114216 A KR 20040114216A KR 20060075431 A KR20060075431 A KR 20060075431A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor chip
- unit
- stripe
- molding
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title description 21
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000465 moulding Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 6
- 230000007547 defect Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 기판의 휨 발생을 방지할 수 있는 FBGA 패키지의 제조방법을 개시한다. 개시된 본 발명은 회로패턴을 구비하고, 중앙부에 캐버티(cavity)를 구비하며, 하부면에 볼 랜드를 구비한 유니트 레벨(unit level)의 기판들로 구성된 스트라이프(stripe) 레벨의 기판을 제공하는 단계; 상기 각 유니트 기판 상에 반도체 칩을 부착시키는 단계; 상기 반도체 칩의 본딩패드와 기판의 회로패턴 간을 금속와이어로 연결시키는 단계; 상기 금속와이어를 포함한 기판 캐버티 부분과 상기 반도체 칩을 포함한 기판 상부면을 몰딩하는 단계; 상기 각 유니트 기판의 볼 랜드 상에 솔더 볼을 부착시키는 단계; 및 상기 스트라이프 레벨의 기판을 유니트 레벨의 기판으로 절단하는 단계;를 포함하는 FBGA 패키지의 제조방법에 있어서, 상기 금속와이어를 포함한 기판 캐버티 부분과 상기 반도체 칩을 포함한 기판 상부면을 몰딩하는 단계는, 몰딩시 스트라이프 레벨 기판에서의 휨 발생이 방지되도록 상기 스트라이프 레벨 기판에 에어벤트를 구비시켜 진행한다.
Description
도 1 내지 도 3은 본 발명의 실시예에 따른 FBGA 패키지의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 기판 12 : 볼 랜드
20 : 반도체 칩 22 : 본딩패드
30 : 에어벤트 40 : 금속와이어
50 : 패키지 몰드
본 발명은 FBGA 패키지의 제조방법에 관한 것으로, 보다 상세하게는, 기판의 휨 발생을 방지할 수 있는 FBGA 패키지의 제조방법에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향 상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.
이하, 종래 FBGA 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 중앙부에 캐비티(Cavity)를 구비한 기판을 제공한다. 그 다음, 상기 기판 상에 센터 패드형 반도체 칩을 부착한 다음, 상기 반도체 칩의 본딩패드와 기판의 금속배선을 전기적으로 연결하기 위해 와이어 본딩(wire bonding) 공정을 진행하다. 이어서, 와이어 본딩 영역과 반도체 칩의 상부면을 몰딩(molding) 공정에 의해 밀봉한 후에 상기 기판의 금속배선의 볼 랜드에 외부접속 단자인 솔더 볼을 부착한다. 그 다음, 기판에 소잉 공정(sawing) 공정을 진행하여 반도체 칩을 개별적으로 분리하여 FBGA 패키지를 완성한다.
그러나, 종래 FBGA 패키지의 제조방법은 몰딩 공정시 기판 휨 현상이 발생하게 되어 후속 공정인 볼 마운트 공정 및 소잉 공정에서 대량으로 불량이 발생할 수 있다. 이로 인해, FBGA 패키지 공정의 수율이 저하되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 기판의 휨 발생을 방지할 수 있는 FBGA 패키지의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 회로패턴을 구비하고, 중앙부에 캐버티(cavity)를 구비하며, 하부면에 볼 랜드를 구비한 유니트 레벨(unit level)의 기판들로 구성된 스트라이프(stripe) 레벨의 기판을 제공하는 단계; 상기 각 유니트 기판 상에 반도체 칩을 부착시키는 단계; 상기 반도체 칩의 본딩패드와 기판의 회로패턴 간을 금속와이어로 연결시키는 단계; 상기 금속와이어를 포함한 기판 캐버티 부분과 상기 반도체 칩을 포함한 기판 상부면을 몰딩하는 단계; 상기 각 유니트 기판의 볼 랜드 상에 솔더 볼을 부착시키는 단계; 및 상기 스트라이프 레벨의 기판을 유니트 레벨의 기판으로 절단하는 단계;를 포함하는 FBGA 패키지의 제조방법에 있어서, 상기 금속와이어를 포함한 기판 캐버티 부분과 상기 반도체 칩을 포함한 기판 상부면을 몰딩하는 단계는, 몰딩시 스트라이프 레벨 기판에서의 휨 발생이 방지되도록 상기 스트라이프 레벨 기판에 에어벤트를 구비시켜 진행한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 1 내지 도 3은 본 발명의 실시예에 따른 FBGA 패키지의 제조방법을 설명하기 위한 공정별 단면도이다.
도 1에 도시된 바와 같이, 회로패턴을 구비하고, 중앙부에 캐버티(cavity)를 구비하며, 하부면에 볼 랜드를 구비한 유니트 레벨(unit level)의 기판들로 구성된 스트라이프(stripe) 레벨의 기판(10)을 제공한다. 이때, 상기 기판(10)은 후속 공정인 몰딩 공정시 스트라이프 레벨 기판에서의 휨 발생이 방지되도록 상기 스트라이프 레벨 기판(10)에 에어벤트(30)를 구비한다.
도 2에 도시된 바와 같이, 상기 각 유니트 기판(11) 상에 반도체 칩(20)을 부착한다. 그 다음, 상기 반도체 칩(20)의 본딩패드(22)와 기판(10)의 회로패턴 간을 금속와이어(40)로 연결한다. 여기에서, 도 2는 도 1의 A의 부분을 확대한 도면이며, 도면부호 12는 기판의 볼 랜드를 나타낸다.
도 3에 도시된 바와 같이, 상기 금속와이어(40)를 포함한 기판 캐버티 부분과 상기 반도체 칩(20)을 포함한 기판 상부면을 패키지 몰드(50)로 몰딩한다. 이때, 패키지 몰드가 에어벤트로 흘러나오면서 기판 휨 현상을 방지해 준다.
이후, 도시하지 않았으나, 상기 각 유니트 기판의 볼 랜드 상에 솔더 볼(미도시)을 부착시킨 후에 상기 소잉 공정을 진행하여 스트라이프 레벨의 기판을 유니트 레벨의 기판으로 절단한다.
이상, 본 발명은 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 수 있을 것이다.
이상에서와 같이, 본 발명에 의하면, FBGA 패키지의 제조시 스트라이프 레벨 기판에 에어벤트를 구비시켜 몰딩 공정을 진행함으로써 몰딩 공정시 기판 휨 현상을 방지할 수 있다. 이에 따라, 몰딩 공정시 기판 휨 현상을 방지함으로써 후속 공정인 볼 마운트 공정 및 소잉 공정에서 대량으로 불량이 발생하는 것을 방지하여 FBGA 패키지 공정의 수율을 향상시킬 수 있다.
Claims (1)
- 회로패턴을 구비하고, 중앙부에 캐버티(cavity)를 구비하며, 하부면에 볼 랜드를 구비한 유니트 레벨(unit level)의 기판들로 구성된 스트라이프(stripe) 레벨의 기판을 제공하는 단계; 상기 각 유니트 기판 상에 반도체 칩을 부착시키는 단계; 상기 반도체 칩의 본딩패드와 기판의 회로패턴 간을 금속와이어로 연결시키는 단계; 상기 금속와이어를 포함한 기판 캐버티 부분과 상기 반도체 칩을 포함한 기판 상부면을 몰딩하는 단계; 상기 각 유니트 기판의 볼 랜드 상에 솔더 볼을 부착시키는 단계; 및 상기 스트라이프 레벨의 기판을 유니트 레벨의 기판으로 절단하는 단계;를 포함하는 FBGA 패키지의 제조방법에 있어서,상기 금속와이어를 포함한 기판 캐버티 부분과 상기 반도체 칩을 포함한 기판 상부면을 몰딩하는 단계는, 몰딩시 스트라이프 레벨 기판에서의 휨 발생이 방지되도록 상기 스트라이프 레벨 기판에 에어벤트를 구비시켜 진행하는 것을 특징으로 하는 FBGA 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114216A KR20060075431A (ko) | 2004-12-28 | 2004-12-28 | Ｆｂｇａ 패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114216A KR20060075431A (ko) | 2004-12-28 | 2004-12-28 | Ｆｂｇａ 패키지의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060075431A true KR20060075431A (ko) | 2006-07-04 |
Family
ID=37167969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114216A KR20060075431A (ko) | 2004-12-28 | 2004-12-28 | Ｆｂｇａ 패키지의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060075431A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240366B2 (en) | 2013-04-22 | 2016-01-19 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor package, and electronic system |
-
2004
- 2004-12-28 KR KR1020040114216A patent/KR20060075431A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240366B2 (en) | 2013-04-22 | 2016-01-19 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor package, and electronic system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279780B2 (en) | Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same | |
| US6756252B2 (en) | Multilayer laser trim interconnect method | |
| US8618641B2 (en) | Leadframe-based semiconductor package | |
| US7595255B2 (en) | Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same | |
| KR20060075431A (ko) | Ｆｂｇａ 패키지의 제조방법 | |
| JP5302234B2 (ja) | 半導体装置 | |
| JP3920657B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4030363B2 (ja) | 半導体装置 | |
| JP4252391B2 (ja) | 集合半導体装置 | |
| KR100680950B1 (ko) | Ｆｂｇａ 패키지의 제조방법 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| KR20090009137U (ko) | 인쇄회로기판 | |
| KR20010004041A (ko) | 칩 사이즈 패키지의 제조 방법 | |
| US8399967B2 (en) | Package structure | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR20040060535A (ko) | 볼 그리드 어레이 반도체 패키지 | |
| KR20090056558A (ko) | 반도체 패키지용 기판 | |
| KR20060074140A (ko) | 에프비지에이 패키지 | |
| KR20050101040A (ko) | 에프비지에이 패키지 | |
| KR20000000575A (ko) | 파인 피치 비지에이 패키지와 그 제조 방법 | |
| KR20080114022A (ko) | 반도체 패키지 제조 방법 | |
| KR19990057570A (ko) | 비지에이 패키지 및 그 제조방법 | |
| KR20080029274A (ko) | Ｔｓｏｐ 타입 패키지 | |
| KR20100030504A (ko) | 스트립 기판 | |
| KR20000002999A (ko) | 반도체 칩 패키지와 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |