KR20090009137U - 인쇄회로기판 - Google Patents
인쇄회로기판 Download PDFInfo
- Publication number
- KR20090009137U KR20090009137U KR2020080003070U KR20080003070U KR20090009137U KR 20090009137 U KR20090009137 U KR 20090009137U KR 2020080003070 U KR2020080003070 U KR 2020080003070U KR 20080003070 U KR20080003070 U KR 20080003070U KR 20090009137 U KR20090009137 U KR 20090009137U
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- circuit board
- insulating layer
- pattern
- wiring pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
Abstract
본 고안에 따른 인쇄회로기판은, 절연층과, 상기 절연층에 형성된 배선 패턴과, 상기 배선 패턴과 이격된, 상기 절연층의 상면 및 하면 가장자리에 형성된 휨 방지 패턴과, 상기 휨 방지 패턴과 배선 패턴을 포함한 절연층 상면 및 하면 각각에 형성된 솔더 마스크를 포함한다.
Description
본 고안은 인쇄회로기판에 관한 것으로, 보다 자세하게는 반도체 패키지 형성시, 휨(Warpage) 현상을 방지한 인쇄회로기판에 관한 것이다.
웨이퍼(Wafer) 한 장에는 동일한 전기회로가 인쇄된 반도체 칩이 수백 개에서 혹은 수천 개가 구비된다. 그러나, 상기와 같은 반도체 칩 자체만으로는 외부로부터 전기를 공급 받아 전기신호를 전달해 주거나 전달받을 수 없으며, 또한, 상기 반도체 칩은 미세한 회로를 담고 있어 외부충격에 쉽게 손상될 수도 있다. 따라서, 상기와 같은 반도체 칩에 전기적인 연결을 해 주고, 외부의 충격에 견디도록, 밀봉 포장하여 물리적인 기능과 형상을 갖게 해주는 것이 반도체 패키지이다.
통상적으로, 반도체 패키지는 금속재 등으로 만들어진 리드프레임, 소정의 회로경로가 집약된 수지계열의 인쇄회로기판 또는 회로필름 등과 같이 각종 자재(기판)를 이용하여 여러 가지 구조로 제조되는 바, 최근에는 단위 시간당 생산성을 증대시키고자 매트릭스(Matrix) 배열 구조의 반도체 칩 부착 영역을 갖는 인쇄회로기판을 이용하여, 반도체 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정 등을 거치게 한 다음, 낱개로 소잉 내지 싱글레이션 공정 등을 거치게 하여 한번에 많은 반도체 패키지를 제조하는 추세에 있다.
대개, 상기와 같은 반도체 패키지는 기판에 반도체 칩을 부착하는 공정과, 반도체 칩과 기판 간의 전기적 신호를 위한 와이어 본딩 공정, 반도체 칩과 와이어 등을 EMC(Epoxy Molding Compound)와 같은 봉지제로 감싸는 몰딩 공정 및 솔더 볼과 같은 인출 단자 부착 공정 등을 필수적으로 거쳐 제조된다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 바와 같은 반도체 패키지는, 상기 반도체 패키지를 구성하는 반도체 칩, 봉지제 및 인쇄회로기판 등과 같은 각 구성들의 상이한 열 팽창율에 의해, 상기와 같은 여러 단계의 공정 수행 후 상기 인쇄회로기판에서 휨(Warpage) 현상이 발생하게 된다.
더욱이, 상기와 같은 인쇄회로기판의 휨 현상은 상기 인쇄회로기판의 두께가 얇아질수록 더욱 심화되어, 이로 인해, 패키지를 형성하기 위한 후속의 나머지 공정 수행시 그에 따른, 패키지의 불량을 유발하게 된다.
본 고안은, 반도체 패키지 형성시, 휨 현상을 방지한 인쇄회로기판을 제공한다.
본 고안에 따른 인쇄회로기판은, 절연층; 상기 절연층에 형성된 배선 패턴; 상기 배선 패턴과 이격된, 상기 절연층의 상면 및 하면 가장자리에 형성된 휨 방지 패턴; 및 상기 휨 방지 패턴과 배선 패턴을 포함한 절연층 상면 및 하면 각각에 형 성된 솔더 마스크;를 포함한다.
상기 배선 패턴은 상기 절연층 상면 또는 하면에 형성된 것을 특징으로 한다.
상기 배선 패턴은 상기 절연층 상면 및 하면에 형성된 것을 특징으로 한다.
상기 휨 방지 패턴은 금속으로 이루어진 것을 특징으로 한다.
상기 휨 방지 패턴은 스테인리스강(Stainless Steel)을 포함한다.
상기 휨 방지 패턴은 사진틀 형상을 포함한다.
본 고안은, 인쇄회로기판을 이용한 반도체 패키지 형성시, 상기 인쇄회로기판의 가장자리 부분 내에 스테인리스 강으로 이루어진 휨 방지 패턴을 형성하여 반도체 패키지를 형성함으로써, 반도체 패키지를 형성하기 위한 여러 단계의 공정 수행 중, 상기 반도체 패키지를 구성하는 반도체 칩, 봉지제 및 인쇄회로기판 등과 같은 각 구성들의 상이한 열 팽창율에 의해 발생하는 인쇄회로기판의 휨(Warpage) 현상을 방지할 수 있다.
게다가, 본 고안은, 상기와 같은 인쇄회로기판 가장자리 부분 내에 형성된 휨 방지 패턴에 의해, 상기 인쇄회로기판의 두께가 얇아질수록 더욱 심화되는 인쇄회로기판의 휨 현상을 최소화시킬 수 있다.
따라서, 본 고안은 반도체 패키지를 형성하기 위한 후속의 나머지 공정 수행시 그에 따른 패키지의 불량 유발을 방지할 수 있다.
본 고안은, 인쇄회로기판을 이용한 반도체 패키지 형성시, 상기 인쇄회로기판의 가장자리 부분 내에 스테인리스 강으로 이루어진 휨 방지 패턴을 형성하여 반도체 패키지를 형성한다.
이렇게 하면, 상기와 같이 인쇄회로기판 가장자리 부분 내에 형성된 휨 방지 패턴에 의해, 반도체 패키지를 형성하기 위한 여러 단계의 공정 수행 중, 상기 반도체 패키지를 구성하는 반도체 칩, 봉지제 및 인쇄회로기판 등과 같은 각 구성들의 상이한 열 팽창율에 의해 발생하는 인쇄회로기판의 휨(Warpage) 현상을 방지할 수 있다.
게다가, 인쇄회로기판의 두께가 얇아질수록 더욱 심화되는 인쇄회로기판의 휨 현상을, 상기와 같은 인쇄회로기판 가장자리 부분 내에 형성된 휨 방지 패턴에 의해 최소화시킬 수 있다.
따라서, 반도체 패키지를 형성하기 위한 후속의 나머지 공정 수행시 그에 따른 패키지의 불량 유발을 방지할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1은 본 고안의 실시예에 따른 인쇄회로기판을 설명하기 위해 도시한 평면도이고, 도 2는 도 1의 A-A' 절단선에 대응하는 본 고안의 실시예에 따른 인쇄회로기판을 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도 1 및 도 2에 도시된 바와 같이, 본 고안의 실시예에 따른 인쇄회로기판(100)은, 반도체 패키지를 형성하기 위해 이용하는 인쇄회로기판으로서, 코 어(Core)와 같은 물질로 이루어진 절연층(102)에 구리 배선 패턴(104)이 형성되고, 상기 구리 배선 패턴(104)과 이격되며 상기 절연층(102)의 상면 및 하면 가장자리 부분에는 휨 방지 패턴(106)이 형성된다.
이때, 상기 배선 패턴(104)은 상기 절연층(102)의 상면 또는 하면에 형성되거나, 또는, 상기 배선 패턴(104)은 상기 절연층(102)의 상면 및 하면에 형성될 수 있다.
또한, 상기 절연층(102)의 상면 및 하면 가장자리 부분에 형성된 상기 휨 방지 패턴(106)과 구리 배선 패턴(104)을 덮도록 상기 절연층(102) 상면 및 하면에 솔더 마스크(108)가 형성된다.
여기서, 상기 휨 방지 패턴(106)은 상기 절연층의 표면 내에 형성되며, 이때, 상기 휨 방지 패턴(106)은 스테인리스강(Stainless Steel)으로 이루어진다.
게다가, 상기 휨 방지 패턴(106)은 도 1에 도시된 바와 같이, 상기 구리 배선 패턴(104)을 감싸는 형상의 사진틀 형상으로 형성된다.
전술한 바와 같이 본 고안에 따른 인쇄회로기판은, 상기와 같이, 인쇄회로기판의 가장자리 부분 내에 스테린리스 강으로 이루어진 휨 방지 패턴을 형성하여 반도체 패키지를 형성함으로써, 상기와 같이 인쇄회로기판 가장자리 부분 내에 형성된 휨 방지 패턴에 의해, 반도체 패키지를 형성하기 위한 여러 단계의 공정 수행 중, 상기 반도체 패키지를 구성하는 반도체 칩, 봉지제 및 인쇄회로기판 등과 같은 각 구성들의 상이한 열 팽창율에 의해 발생하는 인쇄회로기판의 휨(Warpage) 현상을 방지할 수 있다.
게다가, 인쇄회로기판의 두께가 얇아질수록 더욱 심화되는 인쇄회로기판의 휨 현상을 상기와 같은 인쇄회로기판 가장자리 부분 내에 형성된 휨 방지 패턴에 의해 최조화시킬 수 있다.
따라서, 반도체 패키지를 형성하기 위한 후속의 나머지 공정 수행시 그에 따른 패키지의 불량 유발을 방지할 수 있다.
이상, 전술한 본 고안의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 고안이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 고안의 정신과 분야를 이탈하지 않는 한도 내에서 본 고안이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 고안의 실시예에 따른 인쇄회로기판을 설명하기 위해 도시한 평면도.
도 2는 본 고안의 실시예에 따른 인쇄회로기판을 설명하기 위해 도시한 단면도.
Claims (6)
- 절연층;상기 절연층에 형성된 배선 패턴;상기 배선 패턴과 이격된, 상기 절연층의 상면 및 하면 가장자리에 형성된 휨 방지 패턴; 및상기 휨 방지 패턴과 배선 패턴을 포함한 절연층 상면 및 하면 각각에 형성된 솔더 마스크;를 포함하는 것을 특징으로 하는 인쇄회로기판.
- 제 1 항에 있어서,상기 배선 패턴은 상기 절연층 상면 또는 하면에 형성된 것을 특징으로 하는 인쇄회로기판.
- 제 1 항에 있어서,상기 배선 패턴은 상기 절연층 상면 및 하면에 형성된 것을 특징으로 하는 인쇄회로기판.
- 제 1 항에 있어서,상기 휨 방지 패턴은 금속으로 이루어진 것을 특징으로 하는 인쇄회로기판.
- 제 4 항에 있어서,상기 휨 방지 패턴은 스테인리스강(Stainless Steel)을 포함하는 것을 특징으로 하는 인쇄회로기판.
- 제 1 항에 있어서,상기 휨 방지 패턴은 사진틀 형상을 포함하는 것을 특징으로 하는 인쇄회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020080003070U KR20090009137U (ko) | 2008-03-07 | 2008-03-07 | 인쇄회로기판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020080003070U KR20090009137U (ko) | 2008-03-07 | 2008-03-07 | 인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090009137U true KR20090009137U (ko) | 2009-09-10 |
Family
ID=41297099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2020080003070U KR20090009137U (ko) | 2008-03-07 | 2008-03-07 | 인쇄회로기판 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090009137U (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101582918B1 (ko) | 2015-01-27 | 2016-01-07 | 고유근 | 칼 겸용 칼 고정기구 |
WO2024025401A1 (ko) * | 2022-07-29 | 2024-02-01 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 반도체 패키지 |
-
2008
- 2008-03-07 KR KR2020080003070U patent/KR20090009137U/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101582918B1 (ko) | 2015-01-27 | 2016-01-07 | 고유근 | 칼 겸용 칼 고정기구 |
WO2024025401A1 (ko) * | 2022-07-29 | 2024-02-01 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 반도체 패키지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11152296B2 (en) | Semiconductor package and manufacturing method thereof | |
US10008472B2 (en) | Method for making semiconductor device with sidewall recess and related devices | |
JP2003174345A (ja) | 表面弾性波フィルターパッケージ製造方法 | |
JP2008227348A (ja) | 半導体装置及びその製造方法 | |
US20170084519A1 (en) | Semiconductor package and method of manufacturing same | |
US9947636B2 (en) | Method for making semiconductor device with lead frame made from top and bottom components and related devices | |
JP2008130701A (ja) | 配線基板とそれを用いた半導体装置及び半導体装置の製造方法 | |
JP2009010378A (ja) | 擬似チップを有する半導体素子パッケージ | |
US7217599B2 (en) | Integrated circuit package with leadframe locked encapsulation and method of manufacture therefor | |
CN106847780B (zh) | 框架具有多个臂的半导体器件及相关方法 | |
US20170194233A1 (en) | Integrated circuit chip with a vertical connector | |
JP2008218932A (ja) | 半導体素子搭載用基板およびその製造方法 | |
KR20090009137U (ko) | 인쇄회로기판 | |
KR100871379B1 (ko) | 반도체 패키지의 제조방법 | |
US9761570B1 (en) | Electronic component package with multple electronic components | |
US20140118978A1 (en) | Package substrate and chip package using the same | |
KR20130050077A (ko) | 스택 패키지 및 이의 제조 방법 | |
KR20090089175A (ko) | 반도체 패키지용 기판 | |
JP2011061055A (ja) | 半導体装置の製造方法 | |
US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
KR20130059580A (ko) | 반도체 패키지 및 그의 제조방법 | |
KR20130015685A (ko) | 반도체 패키지 및 이의 제조 방법 | |
JP2010238994A (ja) | 半導体モジュールおよびその製造方法 | |
EP3982405A1 (en) | Semiconductor package with improved board level reliability | |
KR100924543B1 (ko) | 반도체 패키지의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |