JP2785917B2 - 半導体チップモジュール - Google Patents

半導体チップモジュール

Info

Publication number
JP2785917B2
JP2785917B2 JP2033293A JP3329390A JP2785917B2 JP 2785917 B2 JP2785917 B2 JP 2785917B2 JP 2033293 A JP2033293 A JP 2033293A JP 3329390 A JP3329390 A JP 3329390A JP 2785917 B2 JP2785917 B2 JP 2785917B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
cap
substrate
bonding wire
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2033293A
Other languages
English (en)
Other versions
JPH03236249A (ja
Inventor
克哉 深瀬
則雄 和田
正人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2033293A priority Critical patent/JP2785917B2/ja
Publication of JPH03236249A publication Critical patent/JPH03236249A/ja
Application granted granted Critical
Publication of JP2785917B2 publication Critical patent/JP2785917B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16151Cap comprising an aperture, e.g. for pressure control, encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体チップモジュールに関する。
(従来技術) 本出願人は先に、取り扱いが容易で高密度実装が可能
な半導体チップモジュールについて提案した(特願平1
−231131号)。この半導体チップモジュールは半導体チ
ップに形成したパッドにボンディングワイヤの一端を接
続し、ボンディングワイヤの他端を樹脂封止の外面まで
引き出ししてこの引き出し端が外部接続用の端子部とな
るように半導体チップを樹脂封止したものである。この
半導体チップモジュールは半導体チップが樹脂封止され
ることによって好適な耐環境性が得られるとともに、実
装作業等における取り扱い性がよいこと、半導体チップ
の面全体が端子形成部として使用できること、外部接続
用の端子部にバンプを形成した場合にはフリップチップ
法で容易に実装できるから多ピン化が可能で高密度実装
が可能であるといった利点を有する。
(発明が解決しようとする課題) しかしながら、上記の半導体チップモジュールは半導
体チップを樹脂封止したことによって、モジュール内に
水分が侵入する可能性があり、はんだリフロー等の実装
工程でモジュールが加熱された場合にこの水分による悪
影響が発生するおそれがあること、また、単に樹脂で封
止している場合は加熱等によりモジュール本体が熱膨張
した際、樹脂の熱膨張係数が半導体チップの熱膨張係数
よりも大きいことから、半導体チップ上のパッドあるい
はボンディングワイヤ等の接続部に応力が発生し接続部
の信頼性を低下させるおそれがある。
そこで、本発明は上記問題点を解消すべくなされたも
のであり、その目的とするところは、モジュールの気密
性を高く維持することができ、耐環境性に優れるととも
に、加熱等によっても接続部等に対して応力集中が発生
せず装置を長寿命化させることのできる半導体チップモ
ジュールを提供しようとするものである。
(課題を解決するための手段) 本発明は上記目的を達成するため次の構成をそなえ
る。
すなわち、基板に半導体チップが接合されるととも
に、該半導体チップが接合された基板面上に半導体チッ
プを密封するキャップが接合され、半導体チップに設け
たパッドに一端が接続されたボンディングワイヤの他端
が前記キャップに設けた透孔から外部に引き出され、該
透孔が封止されたことを特徴とする。
また、基板に半導体チップが接合されるとともに、該
半導体チップの上面に半導体チップの上面部分を密封す
るキャップが接合され、半導体チップに設けたパッドに
一端が接続されたボンディングワイヤの他端が前記キャ
ップに設けた透孔から外部に引き出され、該透孔が封止
されたことを特徴とする。
また、前記ボンディングワイヤの他端がキャップ外面
に設けたバンプに接続されたことを特徴とする。
また、前記キャップが、前記半導体チップとの間に空
隙を設けて接合されたことを特徴とする。
(作用) 半導体チップはキャップとの間に空隙部が形成されて
密封され、ボンディングワイヤは半導体チップとキャッ
プとの間に接続されるとともに、他端が回路基板等への
外部接続用として用いられる。
(実施例) 以下本発明の好適な実施例を添付図面に基づいて詳細
に説明する。
第1図は本発明に係る半導体チップモジュールの一実
施例を示す断面図である。
図で10は半導体チップであり、基板12にAu−Si共晶合
金やボンディング樹脂等のダイ付け材14によって接合さ
れている。16は半導体チップ10に設けたパッドで、パッ
ド16に外部接続用のボンディングワイヤ18が接続され
る。ボンディングワイヤ18はボールボンディングによっ
て一端がパッド16に溶着され、溶着後垂直にひき上げら
れて所定長さ位置で切断される。なお、ワイヤボンディ
ング法はボールボンディング法に限るものではなく、ア
ルミニウムワイヤ等をボンディングする際の超音波ボン
ディング法等も利用できる。また、ボンディングワイヤ
に絶縁被覆を施したものを用いてもよい。半導体チップ
10上の各パッド16上にはこのようにしてボンディングワ
イヤ18が立設される。
20は基板12に接合されたキャップで、基板12の半導体
チップ10が接合された面の周縁部に接合材22によって接
合され、半導体チップ10を密封している。キャップ20に
は前記ボンディングワイヤ18の先端側を挿通させる透孔
21がそれぞれのボンディングワイヤ18の位置に穿設さ
れ、透孔21は封止材24によって封止されている。以上の
構成により半導体チップ10の周囲とキャップ20の内壁間
は密封された隙間空間となる。
上記構成に係る半導体チップモジュールを製造する際
は、半導体チップ10を基板12に接合した後、ボンディン
グワイヤ18を立設し、キャップ20を半導体チップ10の周
囲を覆うようにかぶせて基板12に接合し、透孔21を封止
材24によって封止する。
こうして得られた半導体チップモジュールは基板12お
よびキャップ20からなるモジュール本体からボンディン
グワイヤ18の先端部が延出する製品となる。モジュール
本体から延出したボンディングワイヤ18は、そのまま外
部接続用の端子として用いられ回路基板等へ接続され
る。
この半導体チップモジュールは半導体チップ10が基板
12とキャップ20によって密封されて保護されているか
ら、ベアチップ方式等による実装方法とくらべてはるか
に耐環境性に優れるとともに、樹脂封止タイプのように
モジュール本体内に水分が侵入する等の問題を解消する
ことができる。
また、半導体チップ10が基板12に接合されていること
により半導体チップ10の取り扱い性、保形性が向上する
と共に、とくにパッド16とキャップ20との間に設けた空
間がボンディングワイヤ18を介してパッド16に加わる応
力集中を緩和する緩衝的効果を有することから接続部を
長寿命化させることができるという利点がある。
なお、上記半導体チップモジュールの構成においては
基板12、キャップ20等の各部の材料として種々の組み合
わせを選択することができる。以下、基板およびキャッ
プに金属等の導電性材料を用いた場合とセラミック等の
絶縁性材料を用いた例を示す。
基板12およびキャップ20に金属を用いたもの、ボン
ディングワイヤ18を電気的に絶縁するため、封止材24に
は絶縁性接合材を用いる。基板12とキャップ20との間は
樹脂系接合材、はんだ、ガラス溶着等によって接合す
る。
この組立せ例は、基板12、キャップ20に金属を用いる
ことにより放熱性を向上させることができるという特徴
がある。
基板12およびキャップ20にセラミックを用いたも
の。接合材22、封止材24としては樹脂系接合材、はん
だ、ガラス等が使用できる。この場合、必要に応じてセ
ラミックにはメタライズを施すものとする。
この例では、基体としてセラミックを用いたことによ
って装置としての熱的安定性が良好になり信頼性を向上
させることができるという特徴がある。なお、基板12に
金属を用いてキャップ20にセラミックを用いる等のバリ
エーションももちろん可能である。
第2図は半導体チップモジュールの他の実施例を示す
断面図である。この実施例では基板12に基板12と同サイ
ズの半導体チップ10をダイ付けし、キャップ20は半導体
チップ10の上面と一定の隙間をあけて半導体チップ10の
周縁部に接合材22によって接合されている。ボンディン
グワイヤ18は上記例と同様に、半導体チップ10のパッド
16に立設され先端部はキャップ20の外部に引き出されて
いる。
この実施例の場合も上述したと同様に基板12およびキ
ャップ20等の各部分の材料として種々の組合せを選択す
ることができる。
この実施例の半導体チップモジュールは、上記例と比
べて半導体チップ10の発熱に対してより熱放散性を向上
させることができるという特徴がある。
第3図は半導体チップモジュールのさらに他の実施例
として、キャップ20の外面に接続用のバンプ26を形成し
た例である。この実施例の場合はボンディングワイヤ18
の先端をキャップ20の外面位置にほぼ一致する位置で切
断し、透孔21をはんだ等の導電材料で封止し、キャップ
20外面から導電材料を盛り上げてバンプ26とする。この
場合、キャップ20の材料としてはセラミック等の絶縁性
材料を用い、透孔21の内壁にはメタライズパターン28を
形成してバンプ26を形成しやすくしておくとよい。
この実施例の半導体チップモジュールは前述した各実
施例の効果の他、第1図の実施例と同様に半導体チップ
の面全体が外部接続用の端子形成部として利用できるう
え、バンプ26を用いて表面実装が行えるからさらに高密
度実装が可能になるという利点がある。
以下、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
(発明の効果) 上述したように、本発明に係る半導体チップモジュー
ルは、半導体チップがキャップ封止されることによって
好適な気密性が得られ優れた耐環境性を得ることができ
る。また、取り扱い性がよいことから回路基板等への実
装作業が容易にできる。また、半導体チップが基板に接
合されてその変形を防止するとともに、パッド等の接続
部に対する応力集中が緩和でき、接続部を長寿命化させ
ることができる等の著効を奏する。
【図面の簡単な説明】
第1図は本発明に係る半導体チップモジュールの一実施
例を示す断面図、第2図は他の実施例を示す断面図、第
3図はさらに他の実施例を示す説明図である。 10……半導体チップ、12……基板、14……ダイ付け材、
16……パッド、18……ボンディングワイヤ、20……キャ
ップ、22……接合材、24……封止材、26……バンプ。
フロントページの続き (56)参考文献 特開 昭64−37038(JP,A) 実開 平1−130530(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311 H01L 23/04 H01L 21/92 604

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】基板に半導体チップが接合されるととも
    に、該半導体チップが接合された基板面上に半導体チッ
    プを密封するキャップが接合され、半導体チップに設け
    たパッドに一端が接続されたボンディングワイヤの他端
    が前記キャップに設けた透孔から外部に引き出され、該
    透孔が封止されたことを特徴とする半導体チップモジュ
    ール。
  2. 【請求項2】基板に半導体チップが接合されるととも
    に、該半導体チップの上面に半導体チップの上面部分を
    密封するキャップが接合され、半導体チップに設けたパ
    ッドに一端が接続されたボンディングワイヤの他端が前
    記キャップに設けた透孔から外部に引き出され、該透孔
    が封止されたことを特徴とする半導体チップモジュー
    ル。
  3. 【請求項3】ボンディングワイヤの他端がキャップ外面
    に設けたバンプに接続されたことを特徴とする請求項1
    または2記載の半導体チップモジュール。
  4. 【請求項4】キャップが、前記半導体チップとの間に空
    隙を設けて接合されたことを特徴とする請求項1、2ま
    たは3記載の半導体チップモジュール。
JP2033293A 1990-02-14 1990-02-14 半導体チップモジュール Expired - Lifetime JP2785917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2033293A JP2785917B2 (ja) 1990-02-14 1990-02-14 半導体チップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2033293A JP2785917B2 (ja) 1990-02-14 1990-02-14 半導体チップモジュール

Publications (2)

Publication Number Publication Date
JPH03236249A JPH03236249A (ja) 1991-10-22
JP2785917B2 true JP2785917B2 (ja) 1998-08-13

Family

ID=12382495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2033293A Expired - Lifetime JP2785917B2 (ja) 1990-02-14 1990-02-14 半導体チップモジュール

Country Status (1)

Country Link
JP (1) JP2785917B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package

Also Published As

Publication number Publication date
JPH03236249A (ja) 1991-10-22

Similar Documents

Publication Publication Date Title
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
JP2840316B2 (ja) 半導体装置およびその製造方法
US6282094B1 (en) Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same
US5763296A (en) Method for fabricating an electronic device structure with studs locating lead frame on backing plate
JPH08510358A (ja) 集積回路チップと基板との相互接続
JPH0878574A (ja) 半導体装置及びその製造方法
JPH09213839A (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
JP3129169B2 (ja) 半導体装置及びその製造方法
JP2785917B2 (ja) 半導体チップモジュール
JP3446508B2 (ja) バンプ付きワークの実装方法および実装基板
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH0412028B2 (ja)
JPS6384128A (ja) 混成集積回路装置
JPH1032300A (ja) リードフレーム,半導体装置及び半導体装置の製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH1012788A (ja) 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
JP3561671B2 (ja) 半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
JPH0821668B2 (ja) 立設実装形半導体装置
JPH0777243B2 (ja) 表面実装用パツケ−ジ
JPS6089945A (ja) 封止半導体装置
JP2986661B2 (ja) 半導体装置の製造方法
JP2973712B2 (ja) 平行平板型コンデンサの電極取り付け構造
JPS5927537A (ja) 半導体装置
JPS6041858B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20071026

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20081026

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20101026

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20111026

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20121026

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 12